KR100400290B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

반도체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR100400290B1
KR100400290B1 KR1019960079885A KR19960079885A KR100400290B1 KR 100400290 B1 KR100400290 B1 KR 100400290B1 KR 1019960079885 A KR1019960079885 A KR 1019960079885A KR 19960079885 A KR19960079885 A KR 19960079885A KR 100400290 B1 KR100400290 B1 KR 100400290B1
Authority
KR
South Korea
Prior art keywords
film
titanium
diffusion barrier
forming
semiconductor device
Prior art date
Application number
KR1019960079885A
Other languages
English (en)
Other versions
KR19980060523A (ko
Inventor
홍권
유용식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960079885A priority Critical patent/KR100400290B1/ko
Publication of KR19980060523A publication Critical patent/KR19980060523A/ko
Application granted granted Critical
Publication of KR100400290B1 publication Critical patent/KR100400290B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체 기판의 콘택플러그 상부에 확산방지막으로 형성되는 티타늄막 표면을 산화시켜 티타늄산화막을 형성하고, 그 상부에 티타늄질화막을 형성하여 캐패시터를 형성함으로써 고온 열처리 공정시 콘택플러그의 다결정 실리콘과 확산방지막의 티타늄에서 고상반응에 의해 형성된 티타늄 실리사이드의 인장응력으로 티타늄질화막의 파괴현상을 억제하고, 입계를 통한 실리콘의 확산을 방지함으로써 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.

Description

반도체 소자의 캐패시터 제조방법
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 상세하게는 확산방지막으로 형성된 티타늄막을 산소부족형 티타늄산화막으로 바꿔줌으로써 후속 공정의 티타늄질화막이 파괴되는 현상을 방지하여 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로, 반도체 소자의 고집적화됨에 따라 캐패시터에 요구되는 정전용량이 증대되어 고유전상수의 캐패시터로서 SrTiO3및 (Ba, Sr)TiO3의 개발이 한창 진행되고 있다.
또한, 이와 병행하여 고유전율 박막의 하부구조에서 플러그다결정 실리콘과 하부전극 사이에 열 또는 응력방지용막으로 티타늄/티타늄질화막이 사용되는데 이는 캐패시터의 전기적 특성을 좌우하게 된다.
그런데, SrTiO3및 (Ba, Sr)TiO3등과 같은 고유전율 박막의 고밀도 반도체 소자에서 Pt, RuO2/Ru 같은 하부전극의 이용은 금속의 확산방지막으로서 티타늄/티타늄질화막의 사용이 보편화되어 있으나, 고온 열처리공정시 플러그규소와 티타늄의 반응에 의한 티타늄실리사이드가 형성되어 캐패시터의 전기적 특성을 저하시키거나 티타늄 실리사이드의 응집에 의해 금속확산방지막이 파괴되어 반도체 소자의 신뢰성이 저하되는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판의 콘택플러그 상부에 확산방지막으로 형성되는 티타늄막 표면을 산화시켜 티타늄산화막을 형성하고, 그 상부에 티타늄질화막을 형성하여 캐패시터를 형성함으로써 고온 열처리 공정시 콘택플러그의 다결정 실리콘과 확산방지막의 티타늄에서 고상반응에 의해 형성된 티타늄 실리사이드의 인장응력으로 티타늄질화막의 파괴현상을 억제하고, 입계를 통한 실리콘의 확산을 방지함으로써 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1i 는 본 발명에 따른 반도체 소자의 캐패시터 제조 공정도.
< 도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판, 12 : 절연막,
14 : 콘택플러그, 16 : 제 1확산방지막,
18 : 제 2확산방지막, 20 : 제 3확산방지막,
22 : 도전충, 24 : 유전체막,
26 : 플레이트전극.
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 캐패시터 제조방법은
반도체 기판 상부에 저장전극 콘택홀을 구비하는 절연막을 형성하는 공정과,
상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과,
상기 콘택플러그 상부에 티타늄/티타늄산화막/티타늄질화막 또는 탄탈늄/탄탈늄산화막/탄탈늄질화막의 적층 구조로된 확산방지막 패턴을 형성하는 공정과,
상기 확산방지막패턴의 표면을 감싸는 저장전극이 되는 도전층을 형성하는 공정과,
상기 저장전극패턴 상부에 유전체막을 형성하는 공정과,
상기 유전체막 상부에 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1i 는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도이다.
먼저, 반도체 기판(10)에 소자분리 절연막(도시 않됨), 게이트산화막(도시 않됨), 게이트전극(도시 않됨) 및 비트라인(도시 않됨) 등을 형성하고 전표면에 절연막(12)을 형성한다.
다음, 상기 절연막(12)을 콘택마스크로 식각하여 콘택부분으로 예정되어 노출되는 부분에 콘택홀을 형성한다.
그 다음, 상기 구조의 전표면에 500 ∼ 3000Å 두께의 다결정 실리콘막(도시 않됨)을 화학기상증착법으로 형성한 다음, 상기 다결정 실리콘막을 전면 식각하여 상기 콘택홀을 매립하여 노출되는 콘택플러그(14)를 형성한다.(도 1a 참조)
다음, 상기 구조의 전표면에 100 ∼ 1000Å 두께의 티타늄(Ti) 또는 탄탈늄(Ta)으로 이루어진 제 1확산방지막(16)을 형성한다.(도 1b 참조)
그 다음, 상기 제 1확산방지막(16) 상부에 레디오 프리컨시 스퍼터링 쳄버(rf sputtering chamber)에서 산소분압을 10%이내로 산화시켜 산소부족형 티타늄산화막 또는 탄탈늄산화막으로 이루어진 제 2확산방지막(18)을 형성한다.(도 1c 참조)
다음, 상기 제 2확산방지막(18) 상부에 200 ∼ 2000Å 두께의 티타늄질화막 또는 탄탈늄질화막으로 이루어진 제 3확산방지막(20)을 형성한다.(도 1d 참조)
그 다음, 노광마스크를 이용한 이방성 식각공정으로 상기 절연막(12)의 상부표면이 노출될 때까지 식각하여 제 3확산방지막(20)패턴과, 제 2확산방지막(18)패턴 및 제 1확산방지막(16)패턴을 형성한다.(도 1e 참조)
다음, 상기 제 3확산방지막(20), 제 2확산방지막(18) 및 제 1확산방지막(16)을 제거한 다음, 전표면에 1000 ∼ 5000Å 두께의 플라티늄 또는 100 ∼ 1000Å 두께의 루테늄으로 이루어진 도전층(22)을 형성한다.(도 1f 참조)
그 다음, 상기 도전층(22)을 노광마스크를 이용한 건식공정으로 전면식각하되 상기 절연막(12)의 상부표면이 노출되도록 식각하여 상기 콘택플러그(14)와 확산방지막(16,18.20)패턴 및 도전층(22)패턴으로 구성되는 저장전극패턴을 형성한다.(도 1g 참조)
다음, 상기 구조의 전표면에 100 ∼ 1000Å 두께의 BST 또는 SrTiO3막으로 이루어진 유전체막(24)을 형성한다.(도 1h 참조)
그 다음, 상기 유전체막(24) 상부에 500 ∼ 2000Å 두께의 플라티늄 또는 이산화루테늄막(RuO3)을 화학기상증착법으로 플레이트전극(26)을 형성하여 본 발명에 따른 캐패시터 제조공정을 완료한다.(도 1i 참조)
상기한 바와같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 확산방지막으로 형성된 티타늄막을 산소부족형 티타늄산화막으로 바꿔줌으로써 후속 공정의 티타늄질화막이 파괴되는 현상을 방지하여 전기적 특성을 개선시켜 반도체 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (7)

  1. 반도체 기판 상부에 저장전극 콘택홀을 구비하는 절연막을 형성하는 공정과,
    상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과,
    상기 콘택플러그 상부에 티타늄/티타늄산화막/티타늄질화막 또는 탄탈늄/탄탈늄산화막/탄탈늄질화막의 적충 구조로된 확산방지막패턴을 형성하는 공정과,
    상기 확산방지막패턴의 표면을 감싸는 저장전극이 되는 도전층을 형성하는 공정과,
    상기 저장전극패턴 상부에 유전체막을 형성하는 공정과,
    상기 유전체막 상부에 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  2. 청구항 1 에 있어서, 상기 티타늄산화막은 레디오 프리컨시 스퍼터링 쳄버에서 산소분압을 10% 이내로 산화시켜 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  3. 청구항1에 있어서, 상기 티타늄막은 100Å ~ 1000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  4. 청구항 1 에 있어서, 상기 티타늄질화막은 200Å ∼ 2000Å 두께로 형성된것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  5. 청구항 1 에 있어서, 상기 도전층은 플라티늄 또는 루테늄으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  6. 청구항 1 에 있어서, 상기 유전체막은 BST 또는 SrTiO3막으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  7. 청구항 1에 있어서, 상기 플레이트전극은 플라티늄 또는 이산화루테늄막으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
KR1019960079885A 1996-12-31 1996-12-31 반도체 소자의 캐패시터 제조방법 KR100400290B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079885A KR100400290B1 (ko) 1996-12-31 1996-12-31 반도체 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079885A KR100400290B1 (ko) 1996-12-31 1996-12-31 반도체 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR19980060523A KR19980060523A (ko) 1998-10-07
KR100400290B1 true KR100400290B1 (ko) 2003-12-24

Family

ID=37422346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079885A KR100400290B1 (ko) 1996-12-31 1996-12-31 반도체 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100400290B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582731A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置およびその製造方法
KR960009156A (ko) * 1994-08-01 1996-03-22 윌리엄 이. 힐러 고유전 상수 물질 전극을 위한 도전성 신형 나이트라이드 장벽층
KR960043216A (ko) * 1995-05-29 1996-12-23 김광호 고유전율 캐패시터의 하부전극 형성방법
KR100199346B1 (ko) * 1995-04-04 1999-06-15 김영환 반도체 소자의 전하저장전극 형성방법
KR100311034B1 (ko) * 1994-12-31 2003-05-09 삼성전자 주식회사 반도체장치의캐패시터제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582731A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置およびその製造方法
KR960009156A (ko) * 1994-08-01 1996-03-22 윌리엄 이. 힐러 고유전 상수 물질 전극을 위한 도전성 신형 나이트라이드 장벽층
KR100311034B1 (ko) * 1994-12-31 2003-05-09 삼성전자 주식회사 반도체장치의캐패시터제조방법
KR100199346B1 (ko) * 1995-04-04 1999-06-15 김영환 반도체 소자의 전하저장전극 형성방법
KR960043216A (ko) * 1995-05-29 1996-12-23 김광호 고유전율 캐패시터의 하부전극 형성방법

Also Published As

Publication number Publication date
KR19980060523A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR0147640B1 (ko) 반도체 장치의 커패시터 및 그 제조방법
KR100190111B1 (ko) 반도체장치의 커패시터 제조방법
US5955774A (en) Integrated circuit ferroelectric memory devices including resistors in periphery region
KR100301371B1 (ko) 반도체메모리장치및그의제조방법
KR100280206B1 (ko) 고유전체 캐패시터 및 그의 제조 방법
KR19980043405A (ko) 반도체 소자의 커패시터 및 그의 제조방법
US5714402A (en) Method for fabricating a capacitor of a semiconductor device and the structure of the same
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR0147639B1 (ko) 고유전율 캐패시터의 하부전극 형성방법
KR100425827B1 (ko) 반도체소자의캐패시터제조방법
KR100400290B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100474589B1 (ko) 캐패시터제조방법
KR100275332B1 (ko) 반도체 소자의 캐패시터 제조방법
US6407419B1 (en) Semiconductor device and manufacturing method thereof
KR100235955B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
KR100425826B1 (ko) 반도체소자의캐패시터제조방법
KR100419027B1 (ko) 반도체소자의캐패시터제조방법
KR100209377B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH08236719A (ja) 白金薄膜、半導体装置及びそれらの製造方法
KR0161451B1 (ko) 반도체 기억장치 및 그 제조방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR19980016024A (ko) 반도체소자의 캐패시터 형성방법
KR19980060612A (ko) 반도체의 캐패시터 제조방법
KR19980077339A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee