JPH0582731A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0582731A
JPH0582731A JP3238535A JP23853591A JPH0582731A JP H0582731 A JPH0582731 A JP H0582731A JP 3238535 A JP3238535 A JP 3238535A JP 23853591 A JP23853591 A JP 23853591A JP H0582731 A JPH0582731 A JP H0582731A
Authority
JP
Japan
Prior art keywords
film
electrode
insulating film
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3238535A
Other languages
English (en)
Other versions
JP3055242B2 (ja
Inventor
Satoshi Kamiyama
聡 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3238535A priority Critical patent/JP3055242B2/ja
Priority to US07/945,260 priority patent/US5279985A/en
Priority to KR1019920017018A priority patent/KR100294963B1/ko
Publication of JPH0582731A publication Critical patent/JPH0582731A/ja
Application granted granted Critical
Publication of JP3055242B2 publication Critical patent/JP3055242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/163—Thick-thin oxides

Abstract

(57)【要約】 【目的】酸化タンタル膜を容量絶縁膜とする容量構造体
において、リーク電流の少ない構造及び製造方法を提供
する。 【構成】ストレージノード電極１０６，酸化タンタル膜
からなる容量絶縁膜１０７を形成した後、窒化チタン
膜，チタン膜，およびアルミニウム系金属膜を順次堆積
し、窒化チタン膜とチタン膜との積層膜からなる第１の
プレート電極１０８ａとアルミニウム系金属膜からなる
第２のプレート電極１０８ｂとを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に酸化タンタル（Ｔａ2 Ｏ5 ）膜から
なる容量絶縁膜を具備した容量構造体を有する半導体装
置およびその製造方法に関する。
【０００２】
【従来の技術】超ＬＳＩメモリにおける重要課題とし
て、単位面積当りの容量値を大きくするため、高誘電率
膜である酸化タンタル膜の検討が行なわれている。
【０００３】図６は、酸化タンタル膜を用いた従来のＤ
ＲＡＭの容量構造体に着目した断面図である。シリコン
基板２０１表面に素子分離用酸化膜２０２が選択的に形
成され、ゲート酸化膜が形成された後、ワード線を兼る
ゲート電極２０３が形成され、シリコン基板２０１表面
にＭＯＳＦＥＴのソース・ドレイン領域となる不純物拡
散層２０５ａ，２０５ｂが形成される。不純物拡散層２
０５ａ，２０５ｂの形成と前後してシリコン酸化膜２０
４（このシリコン酸化膜は、ゲート酸化膜，スペーサ酸
化膜，および層間絶縁膜用のシリコン酸化膜を含んでい
る）が形成される。
【０００４】不純物拡散層２０５ａの表面上のシリコン
酸化膜２０４にノード・コンタクトが開口され、多結晶
シリコンからなるストレージノード電極２０６が不純物
拡散層２０５ａに接続して形成される。ストレージノー
ド電極２０６並びにシリコン酸化膜表面を覆う酸化タン
タル膜からなる容量絶縁膜２０７が形成され、プレート
電極２０８が形成される。プレート電極２０８直下以外
の容量絶縁膜２０７はエッチング除去される。プレート
電極２０８には、アルミニウム（Ａｌ）系金属膜，ある
いは高融点金属膜であるタングステン（Ｗ）膜やモリブ
デン（Ｍｏ）膜が用いられている。アルミニウム系金属
膜の形成方法としては真空蒸着法やスパッタ法が、また
高融点金属膜であるタングステン膜やモリブデン膜の形
成方法としてはスパッタ法が用いられている。
【０００５】
【発明が解決しようとする課題】上述した従来の容量構
造体においては、以下に述べる問題点がある。
【０００６】まず、プレート電極がアルミニウム系金属
膜である場合、成膜時にアルミニウムと酸化タンタルと
の間に反応が起り、酸化タンタル膜のリーク電流が増大
するという問題点がある。
【０００７】一方、プレート電極がタングステン膜等の
高融点金属膜から構成される場合には、アルミニウム系
金属膜を用いた場合に比べて酸化タンタル膜のリーク電
流は小さくなる。これは、高融点金属膜を用いることに
より、酸化タンタルとの反応が起らないためである。し
かしながらこれら高融点金属膜をプレート電極として用
いた場合でも、実用化レベルでのリーク電流に問題が残
され、十分信頼できる酸化タンタル膜には至っていな
い。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
シリコン系材料からなる下層電極，酸化タンタル膜から
なる容量絶縁膜，および上層電極により構成された容量
構造体を有する半導体装置において、上層電極と容量絶
縁膜との間には、容量絶縁膜を覆う窒化チタン膜が少な
くとも存在する。好ましくは、下層電極と容量絶縁膜と
の間には、下層電極を覆う高融点金属膜と高融点金属膜
を覆う別の窒化チタン膜とが少なくとも存在する。
【０００９】本発明の半導体装置の製造方法は、シリコ
ン系材料からなる下層電極，酸化タンタル膜からなる容
量絶縁膜，および上層電極により構成された容量構造体
を有する半導体装置の製造方法において、下層電極を形
成する工程と、下層電極を覆う容量絶縁膜を形成する工
程と、容量絶縁膜を覆う窒化チタン膜を形成する工程
と、を有している。好ましくは、下層電極を形成した
後、下層電極を覆う高融点金属膜を形成し、高融点金属
膜を覆う別の窒化チタン膜を形成する工程を有してい
る。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
【００１１】まず、図１に示す酸化タンタル膜の製造装
置の概略図を用いて、本発明の第１の実施例の酸化タン
タル膜の形成方法について説明する。有機タンタル原料
１１５であるタンタルペンタエトキシド（Ｔａ（ＯＣ2
Ｈ5 ）5 ）あるいはタンタルペンタメトキシド（Ｔａ
（ＯＣＨ3 ）5 ）が、ヒータ１１６で熱せられた気化室
１１４で気化される。キャリアガス導入管１１３，バル
ブ１２５を介して導入されたアルゴンガスにより、気化
した原料ガスはバルブ１２６を介して反応室１１７に導
入される。原料ガスの他に、反応室１１７には、アルゴ
ンガス導入管１１１，バルブ１２３を介してアルゴンガ
スが導入され、酸素ガス導入管１１２，バルブ１２４を
介して酸素ガスが導入される。反応室１１７内ではヒー
タ１１８により基板ホールダ１１９が熱せられている。
反応室１１７に導入された原料ガスと酸素ガスとが化学
反応を起し、基板ホールダ１１９上のウェハ１２０表面
に酸化タンタル膜が堆積する。反応室１１７に導入され
た未反応のガスは、真空ポンプ１２２により、排気孔１
２１から排気される。成長条件としては例えば、ヒータ
１１６による気化室１１４の加熱温度は５０〜２００
℃，ヒータ１１８による反応室１１７の成長温度は３０
０〜８００℃，キャリアガスとしてのアルゴンガスの流
量は１０〜２００ＳＣＣＭ，酸素ガスの流量は０．１〜
５．０ＳＬＭ，圧力は０．１〜１０Ｔｏｒｒである。
【００１２】次に、図２に示すＤＲＡＭの容量構造体に
着目した工程順の断面図を用いて、本実施例をその製造
方法に沿って説明する。
【００１３】まず、シリコン基板１０１表面に素子分離
用酸化膜１０２が選択的に形成され、ゲート酸化膜が形
成された後、ワード線を兼るゲート電極１０３が形成さ
れ、シリコン基板１０１表面にＭＯＳＦＥＴのソース・
ドレイン領域となる不純物拡散層１０５ａ，１０５ｂが
形成される。不純物拡散層１０５ａ，１０５ｂの形成と
前後してシリコン酸化膜１０４（このシリコン酸化膜
は、ゲート酸化膜，スペーサ酸化膜，および層間絶縁膜
用のシリコン酸化膜を含んでいる）が形成される。不純
物拡散層１０５ａの表面上のシリコン酸化膜１０４にノ
ード・コンタクトが開口され、燐をドープした多結晶シ
リコンからなるストレージノード電極１０６が不純物拡
散層１０５ａに接続して形成される〔図２（ａ）〕。
【００１４】次に、有機タンタル（Ｔａ（ＯＣ
Ｈ3 ）5 ）を気化させた原料ガスと酸素ガスとによる図
１に示した製造装置を用いた化学気相反応により、スト
レージノード電極１０６を含む全面に酸化タンタル（Ｔ
ａ2 Ｏ5 ）膜からなる容量絶縁膜１０７を形成する。さ
らに容量絶縁膜１０７のリーク電流をより小さくするた
めに、酸素ガスによる熱処理を行なう〔図２（ｂ）〕。
【００１５】続いて、全面にスパッタ法あるいは反応性
スパッタ法による膜厚５０〜４００ｎｍの窒化チタン
膜，およびスパッタ法による膜厚数〜数十ｎｍのチタン
膜を順次堆積する。さらに、全面にアルミニウム系金属
膜を堆積する。その後、公知のフォトリソグラフィ技術
によりアルミニウム系金属膜，チタン膜，窒化チタン
膜，および容量絶縁膜１０７を順次エッチングし、窒化
チタン膜およびチタン膜の積層膜からなる第１のプレー
ト電極１０８ａ，アルミニウム系金属膜からなる第２の
プレート電極１０８ｂを形成する〔図２（ｃ）〕。窒化
チタン膜とアルミニウム系金属膜との密着性を良くする
ため、両者の間にチタン膜が設けてある。
【００１６】本実施例による容量絶縁膜のリーク電流特
性を図３に示す。同図には比較のため、図６に示した従
来構造の容量絶縁膜のリーク電流特性が示してある。同
図から明かなように、本実施例は従来構造よりリーク電
流特性が優れている。これは、酸化タンタル膜表面に設
けられた窒化チタン膜がバリア膜として機能し、アルミ
ニウムが酸化タンタル膜中に侵入するのを防止するため
である。さらに、窒化チタン膜中のチタンが、酸化タン
タル膜中のリークパス（ダングリングホンドなど）部分
に混入するためである。
【００１７】本実施例では上述の構成からなる第１，第
２のプレート電極を用いたが、第１のプレート電極が単
層の窒化チタン膜，第２のプレート電極が高融点金属膜
から構成された場合でも、同様の効果が得られる。ま
た、酸化タンタル膜の製造方法は上述の方法に限定され
るものではなく、例えば塩化タンタル（ＴａＣｌ5 ）原
料ガスと亜酸化窒素（Ｎ2 Ｏ）ガスとを用いたプラズマ
化学気相反応により形成された酸化タンタル膜を容量絶
縁膜として用いても、本実施例と同様の効果が得られ
る。
【００１８】次に、図４に示すＤＲＡＭの容量構造体に
着目した工程順の断面図を用いて、本発明の第２の実施
例をその製造方法に沿って説明する。
【００１９】まず、第１の実施例と同様の方法により、
燐をドープした多結晶シリコンからなる第１のストレー
ジノード電極１０６ａを、不純物拡散層１０５ａに接続
して形成する。次に、ストレージノード電極１０６ａの
表面を覆うチタン膜，窒化チタン膜の積層膜からなる第
２のストレージノード電極１０６ｂを形成する〔図４
（ａ）〕。チタン膜は多結晶シリコンからなる第１のス
トレージノード電極１０６ａと窒化チタン膜との密着性
を良くするために設けられている。チタン膜の代りに他
の高融点金属膜を用いてもよい。
【００２０】続いて、第１の実施例と同様に、酸化タン
タル膜からなる容量絶縁膜１０７，窒化チタン膜とチタ
ン膜との積層膜からなる第１のプレート電極１０８ａ，
アルミニウム系金属膜からなる第２のプレート電極１０
８ｂを形成する〔図４（ｂ）〕。
【００２１】本実施例による容量絶縁膜の比誘電率は、
図５に示すように、第１の実施例より優れている。第１
の実施例による容量絶縁膜では、比誘電率が膜厚依存性
を持つが、本実施例では膜厚に依存せずほぼ一定の値を
有し、しかも酸化タンタルのバルク値（εr ＝２５）と
ほぼ一致する。
【００２２】
【発明の効果】以上説明したように本発明は、酸化タン
タルを容量絶縁膜とする容量構造体において、上層電極
と容量絶縁膜との間に窒化チタン膜が形成されているた
め、従来の容量構造体よりリーク電流の少ない半導体装
置が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の容量絶縁膜を形成する
半導体製造装置の概略図である。
【図２】本発明の第１の実施例を説明するための工程順
の断面図である。
【図３】本発明の第１の実施例の効果を説明するための
図であり、リーク電流特性を示すグラフである。
【図４】本発明の第２の実施例を説明するための工程順
の断面図である。
【図５】本発明の第２の実施例の効果を説明するための
図であり、比誘電率の膜厚依存性を示すグラフである。
【図６】従来の半導体装置の断面図である。
【符号の説明】
１０１，２０１ シリコン基板 １０２，２０２ 素子分離用酸化膜 １０３，２０３ ゲート電極 １０４，２０４ シリコン酸化膜 １０５ａ，１０５ｂ，２０５ａ，２０５ｂ 不純物拡
散層 １０６，１０６ａ，１０６ｂ，２０６ ストレージノ
ード電極 １０７，２０７ 容量絶縁膜 １０８ａ，１０８ｂ，２０８ プレート電極 １１１，１１２，１１３ 導入管 １１４ 気化室 １１５ 有機タンタル原料 １１６，１１８ ヒータ １１７ 反応室 １１９ 基板ホルダ １２０ ウェハ １２１ 排気口 １２２ 真空ポンプ １２３，１２４，１２５，１２６ バルブ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 シリコン系材料からなる下層電極，酸化
    タンタル膜からなる容量絶縁膜，および上層電極により
    構成された容量構造体を有する半導体装置において、 前記上層電極が、少なくとも前記容量絶縁膜を覆う窒化
    チタン膜を含むことを特徴とする半導体装置。
  2. 【請求項２】 前記下層電極と前記容量絶縁膜との間
    に、前記下層電極表面を覆う高融点金属膜と前記高融点
    金属膜を覆う窒化チタン膜とを有することを特徴とする
    請求項１記載の半導体装置。
  3. 【請求項３】 シリコン系材料からなる下層電極，酸化
    タンタル膜からなる容量絶縁膜，および上層電極により
    構成された容量構造体を有する半導体装置の製造方法に
    おいて、 前記下層電極を形成する工程と、 前記下層電極を覆う前記容量絶縁膜を形成する工程と、 前記容量絶縁膜を覆う窒化チタン膜を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 前記下層電極を形成し、前記下層電極を
    覆う高融点金属膜を形成し、前記高融点金属膜を覆う窒
    化チタン膜を形成する工程を有することを特徴とする請
    求項３記載の半導体装置の製造方法。
JP3238535A 1991-09-19 1991-09-19 半導体装置およびその製造方法 Expired - Fee Related JP3055242B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3238535A JP3055242B2 (ja) 1991-09-19 1991-09-19 半導体装置およびその製造方法
US07/945,260 US5279985A (en) 1991-09-19 1992-09-15 Semiconductor device and method of fabrication thereof
KR1019920017018A KR100294963B1 (ko) 1991-09-19 1992-09-18 반도체장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3238535A JP3055242B2 (ja) 1991-09-19 1991-09-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0582731A true JPH0582731A (ja) 1993-04-02
JP3055242B2 JP3055242B2 (ja) 2000-06-26

Family

ID=17031696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238535A Expired - Fee Related JP3055242B2 (ja) 1991-09-19 1991-09-19 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5279985A (ja)
JP (1) JP3055242B2 (ja)
KR (1) KR100294963B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992801A (ja) * 1995-09-19 1997-04-04 Samsung Electron Co Ltd 半導体装置のキャパシタ形成方法
KR19980060512A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 캐패시터 제조방법
US6281066B1 (en) 1998-12-22 2001-08-28 Hyundai Electronics, Industries Co., Ltd. Method of manufacturing a capacitor in a memory device
US6559499B1 (en) * 2000-01-04 2003-05-06 Agere Systems Inc. Process for fabricating an integrated circuit device having capacitors with a multilevel metallization
KR100400290B1 (ko) * 1996-12-31 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2897631B2 (ja) * 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
US6107105A (en) * 1994-05-13 2000-08-22 Micron Technology, Inc. Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material
US6770924B1 (en) 1994-05-13 2004-08-03 Micron Technology, Inc. Amorphous TiN films for an integrated capacitor dielectric/bottom plate using high dielectric constant materials
US5418180A (en) * 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
US5665625A (en) 1995-05-19 1997-09-09 Micron Technology, Inc. Method of forming capacitors having an amorphous electrically conductive layer
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US5994181A (en) * 1997-05-19 1999-11-30 United Microelectronics Corp. Method for forming a DRAM cell electrode
TW366593B (en) * 1997-06-28 1999-08-11 United Microelectronics Corp Manufacturing method of DRAM
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6635523B1 (en) * 1997-12-04 2003-10-21 Fujitsu Limited Semiconductor device and method of manufacturing the same
GB2326524B (en) * 1997-12-23 1999-11-17 United Microelectronics Corp Method of fabricating a dynamic random access memory device
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
GB2337361B (en) * 1998-05-06 2000-03-29 United Microelectronics Corp Method of etching tantalum oxide layer
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
US6294807B1 (en) 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP3735550B2 (ja) * 2001-09-21 2006-01-18 Ｔｄｋ株式会社 弾性表面波装置およびその製造方法
US7178278B1 (en) * 2003-01-15 2007-02-20 Russell Earl Morris Method for interchangeably promoting a business on a hat
US20060021117A1 (en) * 2004-07-30 2006-02-02 Madonia Stephen J Motorcycle helmet flag assembly
WO2019160674A1 (en) * 2018-02-19 2019-08-22 Applied Materials, Inc. Pvd titanium dioxide formation using sputter etch to halt onset of crystalinity in thick films

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
US5079191A (en) * 1985-11-29 1992-01-07 Hitachi, Ltd. Process for producing a semiconductor device
US5108941A (en) * 1986-12-05 1992-04-28 Texas Instrument Incorporated Method of making metal-to-polysilicon capacitor
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JPH01283862A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
JP2861129B2 (ja) * 1989-10-23 1999-02-24 日本電気株式会社 半導体装置
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992801A (ja) * 1995-09-19 1997-04-04 Samsung Electron Co Ltd 半導体装置のキャパシタ形成方法
KR19980060512A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 캐패시터 제조방법
KR100400290B1 (ko) * 1996-12-31 2003-12-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6281066B1 (en) 1998-12-22 2001-08-28 Hyundai Electronics, Industries Co., Ltd. Method of manufacturing a capacitor in a memory device
US6559499B1 (en) * 2000-01-04 2003-05-06 Agere Systems Inc. Process for fabricating an integrated circuit device having capacitors with a multilevel metallization

Also Published As

Publication number Publication date
US5279985A (en) 1994-01-18
JP3055242B2 (ja) 2000-06-26
KR100294963B1 (ko) 2001-09-17

Similar Documents

Publication Publication Date Title
JP3055242B2 (ja) 半導体装置およびその製造方法
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
JP2786071B2 (ja) 半導体装置の製造方法
US6198124B1 (en) Method of forming a Ta2O5 dielectric layer, method of forming a capacitor having a Ta2O5 dielectric layer, and capacitor construction
JP2605465B2 (ja) 容量絶縁膜の形成方法
US5733816A (en) Method for depositing a tungsten layer on silicon
JP3141553B2 (ja) 半導体装置の製造方法
US6156630A (en) Titanium boride gate electrode and interconnect and methods regarding same
US5846859A (en) Method for manufacturing a semiconductor memory device having capacitive storage
JP3127348B2 (ja) 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法
JPH0234918A (ja) 半導体装置の製造方法
JPH09219498A (ja) 半導体装置の製造方法
US6680228B2 (en) Capacitor in semiconductor device
JPH07221201A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2002141424A (ja) 半導体素子のキャパシタ製造方法
JPH0641631B2 (ja) 酸化タンタル膜の化学気相成長法および化学気相成長装置
JP2611466B2 (ja) 容量絶縁膜の形成方法
US6559000B2 (en) Method of manufacturing a capacitor in a semiconductor device
JP2000183058A (ja) 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。
JPH09249972A (ja) 薄膜形成方法、半導体装置及びその製造方法
JPH05114698A (ja) 半導体装置の製造方法
JPH11163282A (ja) 半導体装置の製造方法
JP3196700B2 (ja) 半導体装置の製造方法
JP2907236B2 (ja) 半導体装置の製造方法
US6762090B2 (en) Method for fabricating a capacitor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000314

LAPS Cancellation because of no payment of annual fees