JP2000183058A - 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 - Google Patents

反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。

Info

Publication number
JP2000183058A
JP2000183058A JP11349093A JP34909399A JP2000183058A JP 2000183058 A JP2000183058 A JP 2000183058A JP 11349093 A JP11349093 A JP 11349093A JP 34909399 A JP34909399 A JP 34909399A JP 2000183058 A JP2000183058 A JP 2000183058A
Authority
JP
Japan
Prior art keywords
reactant
vacuum chamber
semiconductor substrate
forming
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11349093A
Other languages
English (en)
Other versions
JP4583531B2 (ja
Inventor
Aruuri Purasaddo
プラサッド・アルーリ
Muraridahaaru Ramachandoran
ラマチャンドラン・ムラリダハール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2000183058A publication Critical patent/JP2000183058A/ja
Application granted granted Critical
Publication of JP4583531B2 publication Critical patent/JP4583531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 反応物質の流入を変化させることによって堆
積された層を有する半導体デバイスを形成する方法が提
供される。 【解決手段】 半導体基板を真空チャンバ内に入れ、半
導体基板２０を大気圧以下の圧力下に置き、大気圧以下
の圧力を維持しつつ、半導体基板の上に層４０を堆積さ
せることによって、半導体デバイスを形成する方法。層
４０の堆積は、（ｉ）第１流量において、第１反応物質
が真空チャンバ内へと流入する段階、（ｉｉ）真空チャ
ンバ内への第１反応物質の流入を、第２流量に低下させ
る段階、および（ｉｉｉ）第１反応物質の真空チャンバ
内への流入を、第３流量へと増加させる段階を連続して
行うことによって実施される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイス関し、さ
らに詳しくは、反応物質の流れを変化させることにより
堆積された層を有する半導体デバイスを形成する方法に
関する。
【０００２】
【従来の技術】半導体デバイスは小型化の一途を辿って
いる。コンデンサやダイナミック・ランダム・アクセス
・メモリ（ＤＲＡＭ）のビット・セルなどの回路の小型
化によって、誘電率の高い材料をこのようなデバイスの
製造に組み込む必要性が生じた。酸化バリウム・ストロ
ンチウム・チタン（ＢＳＴ）とこれに類する材料が、こ
のような集積技法の一部として現在使用されている高誘
電率（高Ｋ）材料である。
【０００３】高温のとき、ＢＳＴの化学気相堆積法工程
は、物質移動が制限され、核種は、堆積しつつある基板
表面の上に着地するやいなや反応することを、本発明の
発明者らは認識している。物質移動が制限される工程で
は、部材がある領域に接触して、核を形成し、成長する
やいなや、反応が起こるように、システム内には十分な
エネルギーがある。このように直ちに反応が起こると、
結果的に、堆積された薄膜のステップ・カバレージが悪
化する。本発明の発明者らは、物質移動が制限される反
応の持つマイナスの影響を回避しようと試み、温度を低
下させて、物質移動制限型の方式から反応制限型の方式
へと工程をシフトさせることを考慮した。反応制限型の
方式では、反応が十分ゆっくり起こるので、核種は、反
応が起こる前にパターン（feature）の表面全体に拡散
することができ、これにより、ステップ・カバレージが
向上する。しかしながら、低温の動作では、結果的に、
薄膜の堆積速度が低下して、薄膜の結晶度が低下する。
また、低温の動作では、結果として、炭素などの不純物
が、堆積された薄膜の中に捕らわれる。低温堆積工程に
伴う結晶度の低さの問題を克服する一つの方法は、チャ
ンバからウエハを除去して、これを高温でアニールする
段階を含む。これは、ＢＳＴ膜の再結晶化を可能にし、
これにより所望の電気特性を達成する。しかしながら、
こうした工程を加えると、集積上、新たな問題が生じ
る。
【０００４】
【発明が解決しようとする課題】図１に示されるのは、
下部電極層またはポスト１２２の上に載るコンデンサ誘
電体（capacitor dielectric）１２４を有する半導体デ
バイス基板１０の図である。図１に示されるように、コ
ンデンサ誘電体１２４のステップ・カバレージは、側壁
の厚さが、電極ポスト１２２の上部の上に載る膜の厚さ
より薄くできている。コンデンサ電極の上に載る誘電体
の厚さが均一でないことから、誘電体の厚さが薄すぎる
領域では、漏れの問題が生じる可能性がある。誘電体全
体の厚さを増すことによって、漏れの問題を克服しよう
と試みると、デバイスの静電容量が低下するので、好ま
しくない。
【０００５】以上述べてきたことに鑑み、半導体デバイ
スにおいて、優れた品質を有する薄膜を堆積させること
が望ましい。
【０００６】
【実施例】図２は、導電プラグを確定するために部分的
に加工された半導体デバイスの図を含む。図に示される
ように、部分的に加工された半導体デバイスは、半導体
デバイス基板２０，電界分離領域２０２，トランジスタ
２１８，導電プラグ２１３および誘電体膜２１０を含
む。トランジスタ２１８は、ドープ領域２０４，ゲート
誘電体膜２０６およびゲート電極２０８によって構成さ
れる。半導体デバイス基板２０は、本明細書で用いられ
るように、単結晶半導体ウエハ，ＳＯＩ（semiconducto
r on insulator）基板，または半導体デバイスを形成す
るのに用いられる他の任意の基板によって構成される。
【０００７】一つの実施例において、ゲート電極２０８
は、多結晶シリコン層である。また、ゲート電極２０８
は、タングステンもしくはモリブデンなどの金属層，窒
化チタンもしくは窒化タングステンなどの窒化金属層，
またはその組み合わせとすることができる。また、ゲー
ト電極２０８は、ケイ化タングステン，ケイ化チタンま
たはケイ化コバルトなどケイ化金属によって構成され、
多結晶層の上に載るポリサイド（polycide）層とするこ
とができる。
【０００８】ゲート電極の形成後、誘電体膜２１０が半
導体デバイス基板１０の上に形成され、パターン形成さ
れて、接点開口部を形成する。一つの実施例において、
誘電体膜２１０は、プラズマにより堆積された酸化物層
で、この層は、ソース・ガスとしてテトラエトキシシラ
ン（ＴＥＯＳ）を用いて形成される。また、誘電体膜２
１０は、窒化シリコン層，リン珪酸ガラス（ＰＳＧ）
層，ホウ素・リン珪酸ガラス（ＢＰＳＧ）層，酸窒化シ
リコン層，ポリイミド層，低Ｋ誘電体またはその組み合
わせとすることができる。
【０００９】接点開口部は、誘電体膜２１０内に形成さ
れ、導電プラグ２１３は、接点開口部内に形成される。
導電プラグ２１３は、チタン／窒化チタン，タンタル／
窒化タンタルなどの接着／障壁膜２１４を用いて形成さ
れる。タングステンまたは多結晶シリコンなどの導電膜
材料２１６、およびイリジウムなどの酸素遮断材料２２
０が、接点開口部内に形成される。堆積後、導電膜材料
２１６と、その下に配置される接着／障壁材料２１４の
いくつかの部分が、従来のエッチング工程もしくは化学
機械研磨工程を用いて除去されて、導電プラグを形成す
る。ついで、導電プラグの上部が、選択的にエッチング
されて、接点開口部内に凹みを形成する。このエッチン
グは、誘電層２１０に対し十分選択性を有する従来のエ
ッチング工程を用いて実施され、約２００ナノメータの
導電プラグ材料を、プラグ開口部の最上部から除去す
る。
【００１０】ついで酸素遮断材料が、基板表面の上と、
接点開口部内に堆積されて、接点開口部を完全に充填す
る。通常、酸素遮断材料２２０は、他の導電材料を用い
て形成され、これらの導電材料は、貴金属，導電性の金
属酸化物を形成できる金属，導電性の金属酸化物，導電
性の金属窒化物，金属ホウ化物，金属炭化物などを含む
ことができる。これらの例は、イリジウム，ルテニウ
ム，酸化イリジウム，酸化ルテニウム，窒化チタン，窒
化チタン・アルミニウム，窒化チタン・シリコン，窒化
タンタル，窒化タンタル・アルミニウム，窒化タンタル
・シリコンを含む。堆積後、酸素遮断材料のいくつかの
部分が、従来のエッチング工程またはＣＭＰ工程を用い
て除去されて、導電プラグ２１３を形成する。プロセス
のこの時点までは、従来の方法が用いられて、図２に示
されるデバイスを形成する。
【００１１】図３に示されるのは、接点開口部１１３の
上に形成される下部電極ポスト構造である。一つの実施
例において、下部電極ポスト３０は、プラチナを用いて
形成される。また、下部電極ポストは、貴金属または導
電性の金属酸化物を形成できる他の金属と、導電性の金
属酸化物および導電性の金属窒化物を用いて形成され
る。これらの例には、イリジウム，パラジウム，ルテニ
ウム，酸化イリジウム，窒化ルテニウムが含まれる。
【００１２】一つの実施例において、電極ポスト３０を
形成するのに用いられる下部電極材料は、ＰＶＤを用い
て堆積される。また、下部電極材料は、ＣＶＤ，電気め
っきまたは無電解めっきを用いて形成される。電極ポス
トを形成するのに用いられる材料を堆積させた後、つい
で、従来のプラズマ・エッチング工程を用いてエッチン
グされて、図３に示されるような下部電極ポスト３０を
形成する。
【００１３】図４はさらに、図３に示されるデバイスを
示し、ここでは、下部電極３０の上に形成されるコンデ
ンサ誘電体膜４０を含む。本発明の実施例に従って、高
Ｋ誘電材料から形成されるコンデンサ誘電体膜４０は、
ＣＶＤ法を用いて形成される。図に示される実施例の具
体的展開に従って、ＣＶＤ法は、堆積中に、反応核種の
流入を交互にオンオフする技術を組み込み、下部電極３
０の上に配置される誘電体のステップ・カバレージを向
上させる。本発明の実施例により、堆積は通常、摂氏約
５００度から７００度の範囲内など、摂氏５００度を越
える温度で実施され、摂氏約５５０度から６２５度の範
囲内にあることが望ましい。先行技術では、これらの温
度において、堆積が物質移動によって抑制され、その結
果、ステップ・カバレージが悪化する。本発明の実施例
に従って、反応核種の流入を交互にオンオフすることに
より、反応物質をパターンの周囲に均一に拡散した後、
最終生成物の誘電材料を形成するように反応させること
ができる。酸化バリウム・ストロンチウム・チタンが、
結果として生じる堆積膜である実施例では、バリウム，
ストロンチウムおよびチタンの先駆物質を含む第１反応
物質、およびＯ2/Ｎ 2の混合物を含む第２反応物質の流
入を、交互にオンオフすることができる。ジルコン酸チ
タン酸鉛および五酸化タンタルなど他の高Ｋ誘電材料も
利用できる。
【００１４】図４に示されるように、電極ポスト３０
は、実質的に垂直な部分もしくは表面と、実質的に水平
な部分とを有する段差部を形成する。図に示される誘電
層は、最適なステップ・カバレージを有し、垂直部分の
層の厚さと水平部分の層の厚さとの比率は約１：１であ
る。本発明の実施例によれば、この比率は、図４に示さ
れる１：１のように、約１：２（水平の上部表面の厚さ
に対して、垂直側壁の厚さがその半分であること）を越
えることが望ましい。
【００１５】図７から図８に示されるのは、ＣＶＤ法の
タイミング列（timing sequence）を示す本発明の実施
例である。図７は、堆積工程の或る期間にわたって流入
が交互にオンオフされる２つの反応物質ＡとＢのガス流
図を示す。「第１反応物質Ａ」と「第２反応物質Ｂ」と
いう語はそれぞれ、Ｏ2/Ｎ2Ｏガス混合物などの単一ソ
ースから、チャンバ内にパルスとして一緒に流入される
１群の物質を指すことに注意されたい。
【００１６】反応物質ＡとＢのガス流はＹ軸、時間
（ｔ）はＸ軸で表される。本発明の実施例により、時間
ｔ０のとき、第１反応物質Ａがオンになり、第２反応物
質Ｂはオフのままである。約０．１から１０秒の間とす
ることができる時間ｔ０からｔ１までの間、反応物質Ａ
は、パターン表面に均一に拡散する。時間ｔ１におい
て、反応物質Ａはオフになり、Ｂはオンになる。反応物
質Ｂがオンになっている間、反応物質Ｂは反応物質Ａと
結合して、パターン表面の上に堆積される（完全に反応
済みの）生成物の薄膜を形成する。時間ｔ３において、
反応物質Ｂはオフになる。ｔ３からｔ４までの間、工程
反応物質は、チャンバ内に流入しない。この間、表面の
反応生成物は、表面上で拡散して、薄膜の品質と共形性
（conformality）を向上させる時間が得られる。時間ｔ
４において、反応物質Ａは再度オンになり、パルス列が
続く。このパルス列、またはプロセス・ガスの流入を交
互にオンオフすることは、薄膜が所望の厚さに堆積する
まで続く（例：少なくとも１０サイクル）。このため、
一般に、パルス列により、反応物質のごく一部の集合
を、パターン表面に均一に拡散でき、この間に時間化学
反応（time chemical reaction）が、表面拡散、および
表面反応とともに起こって、パターン全体に拡散可能な
反応生成物を形成する。パルス時間は、反応の完全性と
十分な表面拡散とを確保するように最適化できる。
【００１７】換言すれば、反応物質Ａは、ｔ０において
第１流量で流れ（「オン」位置に対応）、ｔ１で第２流
量に低下され（「オフ」位置に対応）、ｔ４では第３流
量で流れる（「オン」位置に対応）。この具体的な実施
例では、第２流量はほぼゼロに等しい。図７は、離散的
な２値のオンオフ位置を示すが、流量は、ガス流のオン
オフ切り換えと共に直ぐに変化するわけではないことに
注意されたい。したがって、流量の変化は、ランプ上昇
（ramp-up）およびランプ下降（ramp-down）曲線とする
方がより適切にモデル化できる。第１と第３流量は実質
的に等しいが、これらは熟練工の好みに応じて異なる可
能性がある。反応物質Ａと同様、反応物質Ｂは、ｔ１で
は第４流量，ｔ３では第５流量、およびｔ５では第６流
量として、断続的に流入する。
【００１８】一般に反応物質ＡとＢは、約０．１から１
０秒など比較的短い時間に渡りオンまたはオフに切り替
わる。また、堆積は真空チャンバ内で実施され、チャン
バ内では真空状態（大気圧以下の圧力）は、堆積段階の
間、破壊されない。大気圧以下の圧力は一般に、約０．
１から５０トルの範囲内など、１Ｅ１０-4トルを越え
る。
【００１９】一つの実施例（図示せず）では、反応物質
Ａのみがパルス（pulse）される一方、反応物質Ｂは、
一定の流量で流れる。この方式は、表面の反応生成物
が、間隔を置き、Ａがオフになるときに、パターン全体
に拡散するのに有利に働く。堆積工程中に用いられる反
応物質の例は、反応物質Ａとして、バリウム・ストロン
チウム・チタン、特にb-ジケトン酸（b-diketonate）、
反応物質ＢとしてＯ2/Ｎ 2Ｏを含む。
【００２０】また、別の実施例（図８）では、第３反応
物質をチャンバ内に流入させることができる。例えば、
Ｏ2/Ｎ2Ｏと、チタンやバリウム・ストロンチウム先駆
物質などの２つの反応物質とは、独立してパルスされ、
薄膜を堆積できる。この例はまた、反応物質ＡとＢが、
Ｙ軸上のそれぞれの位置により示されるように、オンオ
フされる一方、反応物質Ｃは常にオンになっていること
を示す。ＢＳＴのケースで既に論じられたように、反応
物質の例は、１つの反応物質としてバリウムとストロン
チウムを含み、第２の反応物質Ｂとしてチタン先駆物
質、および第３反応物質ＣとしてＯ2/Ｎ2Ｏを含む。
【００２１】図８において、時間ｔ０では、反応物質Ａ
がオンになり、反応物質Ｂはオフになる。反応物質Ｃは
常にオンである。いったん反応物質Ａがオンになると、
時間ｔ１までパターン表面にわたって拡散し、反応物質
Ｂがオンになり、反応物質ＡとＢが結合して、パターン
表面の上に堆積膜を形成する。時間ｔ１からｔ２までの
間、反応物質ＡとＢがオンになり、堆積が生じる。ｔ２
からｔ３までの間、Ｂの流入が続いて、表面のパターン
特徴に沿って拡散した反応物質Ａと完全に反応する。時
間ｔ２では、反応物質Ａがオフになり、反応物質Ｂはオ
ンのままになる。時間ｔ３からｔ４までの間、表面反応
が完了するに加え、反応生成物の表面拡散が生じる。こ
のようなパルス列は、所要の膜厚に達するまで続けられ
る。
【００２２】堆積工程の間、反応物質ＡとＢの流れは、
それらが互いに種々のオンとオフの位相になるようにタ
イミングされるように選択される。パルス時間は、反応
核種の反応が起こる前に、反応核種の十分な拡散が行わ
れるように選択できる。このようにして、反応物質は、
パターン上で反応して堆積する前に、パターン全体に分
布することができ、これにより、ステップ・カバレージ
と、パターン表面全体の均一性を向上させる。
【００２３】本発明の実施例は、多成分膜を高温で堆積
させる場合に利用できる。ＢＳＴが堆積膜である場合に
は、反応物質は、バリウム・ストロンチウム先駆物質，
チタン先駆物質およびＯ2/Ｎ2Ｏ混合物を含むことがで
きる。多成分膜の他の例は、チタン酸ストロンチウム
（ＳＴＯ），ジルコン酸チタン酸鉛（ＰＺＴ），タンタ
ル酸ストロンチウム・ビスマス（ＳＢＴ）および五酸化
タンタル（Ｔａ2Ｏ5）を含むことができる。
【００２４】図５は更に、コンデンサ誘電体膜４０のい
くつかの部分の上に配置されて形成される導電膜５０を
含む。導電膜５０は、下部コンデンサ電極３０を形成す
るのに既に論じたのと同様の材料および工程を用いて形
成される。２つのコンデンサ電極３０，５０は、同一ま
たは異なる導電材料を含むことができる。下部コンデン
サ電極，コンデンサ誘電体４０および上部コンデンサ電
極５０が組み合わされて、コンデンサを形成する。ま
た、図６に示されるように、絶縁層６０が、上部コンデ
ンサ電極５０の上に形成される。上部コンデンサ電極５
０，コンデンサ誘電体膜４０および下部電極３０が組み
合わされて、コンデンサを形成する。トランジスタ２１
８，酸素遮断材料２２０，導電膜材料２１６（記憶ノー
ド）およびコンデンサが組み合わされて、典型的な動的
ランダム・アクセス記憶装置（ＤＲＡＭ）ビット・セル
を形成する。他の電気接続も可能であるが、図６には示
されない。また、他の層間誘電層および相互接続レベル
も、より高度な半導体デバイスを形成するのに存在する
可能性がある。
【００２５】図６は、図４に示される下部電極構成によ
る完全なコンデンサ構造を有するデバイスを含むことに
注意されたい。しかしながら、コンデンサ構造は、他の
下部電極構成（クラウン(crown)構造および埋め込み構
造を含めることができる）に対しても同様に完成でき
る。当業者は、これらのコンデンサ構造を形成する利点
および種々の方法を理解している。
【００２６】誘電材料を堆積させる方法は、技術上周知
である。本発明の実施例は、ＣＶＤ法において反応物質
の流入をオンオフするタイミング列を交互にすることを
利用して、パターン表面全体に堆積された薄膜の均一性
を向上させる。先行技術では、堆積された薄膜のステッ
プ・カバレージを向上させるのに現在用いられる一つの
方法は、薄膜を低温で堆積させる段階を含む。これは、
誘電材料の結晶度を向上させるために、高温でのさらな
るアニール段階を利用する必要がある。このため、加工
上の複雑性が増し、他の集積上の問題が生じる。
【００２７】本発明の実施例を用いると、多成分の高誘
電率膜のステップ・カバレージが、高温での堆積中、正
確に制御される。更なる利点は、薄膜が高温で堆積され
るので、炭素その他の不純物が揮発し、そのために薄膜
に組み込まれないことを含む。さらに、高温では、より
高い堆積率が達成でき、最終的な堆積膜の成果において
結晶度が向上する。また、本発明の実施例を利用する利
点は、パターンのアスペクト比が増加するに伴って、重
要性が増そう。また、多成分および単一成分膜を堆積さ
せるこの戦略は、ＣＶＤ法に組み込むことができるとと
もに、薄膜の品質とステップ・カバレージを制御できる
際の加工パラメータとして用いることができる。これ
は、高Ｋ誘電体膜のみの用途に限定されず、ＣＶＤによ
って堆積されるいずれの薄膜にも使用できる。そのた
め、本発明の実施例により、先行技術を凌ぐ利点を提供
するコンデンサ構造、およびコンデンサ誘電体を形成す
る方法が提供されることは明らかである。
【００２８】本明細書では、具体的実施例を参照して本
発明を説明してきた。しかしながら、当業者は、冒頭に
記載される請求の範囲から逸脱することなく、種々の変
形および変更が可能であることを理解しよう。従って、
本明細書および図面は、限定を意図するのではなく、明
解さを意図するものとみなすべきであり、上記すべての
変形は本発明の範囲に属することが意図される。請求の
範囲では、機能を有する手段クレームは（あれば）、こ
こに具陳された機能を実施する本明細書記載の構造を包
含する。機能を有する手段クレームはまた、ここに具陳
された機能を実施する構造上の同等性および同等の構造
を包含する。
【図面の簡単な説明】
本発明は、例として図示されるものであって、添付の図
面によって限定されない。これらの図面において、同様
の参照番号は同様の素子を示す。
【図１】 コンデンサ電極を形成した後の半導体デバイ
ス基板の一部分に関する先行技術の断面図を含む。
【図２】 本発明の実施例によるコンデンサを形成する
方法についての連続する段階の断面図を含む。
【図３】 本発明の実施例によるコンデンサを形成する
方法についての連続する段階の断面図を含む。
【図４】 本発明の実施例によるコンデンサを形成する
方法についての連続する段階の断面図を含む。
【図５】 本発明の実施例によるコンデンサを形成する
方法についての連続する段階の断面図を含む。
【図６】 本発明の実施例によるコンデンサを形成する
方法についての連続する段階の断面図を含む。
【図７】 本発明の実施例による化学気相堆積法工程中
の反応の流れに関するタイミング列のグラフを示す。
【図８】 本発明の実施例による化学気相堆積法工程中
の反応の流れに関するタイミング列のグラフを示す。図
面内の素子は、単純化かつ分かりやすく図示されてお
り、必ずしも縮尺通りではないことを、当業者は理解し
よう。例えば、図面内に示される幾つかの素子の寸法
は、本発明の実施例に対する理解の促進を助けるため、
他の素子と比較して大きめに示される場合もある。
【符号の説明】
２０ 半導体デバイス基板 ３０ 下部電極ポスト ４０ コンデンサ誘電体膜 ５０ 上部コンデンサ電極 ６０ 絶縁層 ２０２ 電界分離領域 ２０４ ドープ領域 ２０６，２１０ 誘電体膜 ２０８ ゲート電極 ２１３ 導電プラグ ２１４ 接着／障壁膜 ２１６ 導電膜材料 ２１８ トランジスタ ２２０ 酸素遮断材料

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスを形成する方法であっ
    て：半導体基板（１０）を設ける段階；前記半導体基板
    （１０）を真空チャンバ内に入れて、前記半導体基板を
    大気圧以下の圧力下に置く段階；および、 前記大気圧以下の圧力を維持する一方で、（ｉ）第１反
    応物質を、前記真空チャンバ内に第１流量で流入させる
    段階、（ｉｉ）前記第１反応物質の前記真空チャンバ内
    への流入を、第２流量に減少させる段階、および（ｉｉ
    ｉ）前記第１反応物質の前記真空チャンバ内への流入
    を、第３流量へと増加させる段階を連続して実施するこ
    とによって、前記半導体基板（１０）上に層（４０）を
    堆積させる段階；を含むことを特徴とする方法。
  2. 【請求項２】 半導体デバイスを形成する方法であっ
    て：半導体基板（１０）を、真空チャンバ内に入れる段
    階；前記真空チャンバを、大気圧以下の圧力へと排気す
    る段階；第１反応物質を、前記真空チャンバ内に流入さ
    せる段階；および、 第２反応物質を、前記真空チャンバ内に流入させる段階
    であって、前記第１反応物質と前記第２反応物質を用い
    て、前記半導体基板（１０）の上に層（４０）を形成す
    る堆積工程の間、前記第２反応物質の流量は、第１流量
    から第２流量へと交互に変化し、前記第２流量は、前記
    第１流量とは異なる段階；を含むことを特徴とする方
    法。
  3. 【請求項３】 半導体デバイスを形成する方法であっ
    て：半導体基板（１０）を、真空チャンバ内に入れる段
    階；前記真空チャンバを、大気圧以下の圧力へと排気す
    る段階；第１反応物質を、前記真空チャンバ内に流入さ
    せる段階；少なくとも２つめの反応物質を、前記真空チ
    ャンバ内に流入させる段階：および、 前記半導体基板（１０）の上に層（４０）が形成される
    間、前記第１反応物質と、前記少なくとも２つめの反応
    物質のうち少なくとも１つの流量を、交互に変化させ、
    前記層（４０）は、チタン酸バリウム・ストロンチウ
    ム；チタン酸ストロンチウム；ジルコン酸チタン酸鉛；
    タンタル酸ストロンチウム・ビスマス；および五酸化タ
    ンタルによって構成されるグループから選択される物質
    を含む段階；を含むことを特徴とする方法。
  4. 【請求項４】 半導体デバイスを形成する方法であっ
    て：半導体基板（１０）を、化学気相堆積法チャンバ内
    に入れる段階；前記化学気相堆積法チャンバを、約０．
    １から５０トルの範囲内にある圧力へと排気する段階；
    第１反応物質を、前記化学気相堆積法チャンバ内に流入
    させる段階；少なくとも２つめの反応物質を、前記真空
    チャンバ内に流入させる段階；および、 前記半導体基板（１０）の上に誘電体層（４０）が形成
    される間、前記第１反応物質と、少なくとも２つめの反
    応物質のうち少なくとも１つの流量を交互に変化させる
    段階であって、前記誘電体層が形成される間、温度は、
    摂氏約５００度から７００度の範囲内にあり、かつ前記
    誘電体層（４０）は、バリウム，ストロンチウム，チタ
    ンおよび酸素を含む段階；を含むことを特徴とする方
    法。
  5. 【請求項５】 半導体デバイスを形成する方法であっ
    て：第１コンデンサ電極（３０）を、半導体基板（１
    ０）の上に形成する段階；前記半導体基板（１０）を、
    真空チャンバ内に入れる段階；前記真空チャンバを、大
    気圧以下の圧力へと排気する段階；第１反応物質を、前
    記真空チャンバ内に流入させる段階；少なくとも２つめ
    の反応物質を、前記真空チャンバ内に流入させる段階：
    コンデンサ誘電体層（４０）が前記第１コンデンサ電極
    （３０）の上に形成される間、前記第１反応物質と、前
    記少なくとも２つめの反応物質のうち少なくとも１つの
    流量を交互に変化させる段階；前記半導体基板（１０）
    を、前記真空チャンバから除去する段階；および第２コ
    ンデンサ電極（５０）を、前記コンデンサ誘電体層の上
    に形成する段階；を含むことを特徴とする方法。
JP34909399A 1998-12-14 1999-12-08 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 Expired - Fee Related JP4583531B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/211,165 US6583057B1 (en) 1998-12-14 1998-12-14 Method of forming a semiconductor device having a layer deposited by varying flow of reactants
US211165 2002-08-01

Publications (2)

Publication Number Publication Date
JP2000183058A true JP2000183058A (ja) 2000-06-30
JP4583531B2 JP4583531B2 (ja) 2010-11-17

Family

ID=22785804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34909399A Expired - Fee Related JP4583531B2 (ja) 1998-12-14 1999-12-08 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。

Country Status (3)

Country Link
US (1) US6583057B1 (ja)
JP (1) JP4583531B2 (ja)
KR (1) KR100659918B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060219157A1 (en) * 2001-06-28 2006-10-05 Antti Rahtu Oxide films containing titanium
FI108375B (fi) 1998-09-11 2002-01-15 Asm Microchemistry Oy Menetelmõ eristõvien oksidiohutkalvojen valmistamiseksi
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6876145B1 (en) 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
JP4074461B2 (ja) * 2002-02-06 2008-04-09 東京エレクトロン株式会社 成膜方法および成膜装置、半導体装置の製造方法
US8383525B2 (en) 2008-04-25 2013-02-26 Asm America, Inc. Plasma-enhanced deposition process for forming a metal oxide thin film and related structures
US20110293830A1 (en) 2010-02-25 2011-12-01 Timo Hatanpaa Precursors and methods for atomic layer deposition of transition metal oxides
US9062390B2 (en) 2011-09-12 2015-06-23 Asm International N.V. Crystalline strontium titanate and methods of forming the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4557950A (en) * 1984-05-18 1985-12-10 Thermco Systems, Inc. Process for deposition of borophosphosilicate glass
JPH0627328B2 (ja) * 1985-07-16 1994-04-13 ソニー株式会社 高誘電率薄膜
JPH084072B2 (ja) * 1986-01-14 1996-01-17 キヤノン株式会社 堆積膜形成法
US5755886A (en) * 1986-12-19 1998-05-26 Applied Materials, Inc. Apparatus for preventing deposition gases from contacting a selected region of a substrate during deposition processing
US5166092A (en) * 1988-01-28 1992-11-24 Fujitsu Limited Method of growing compound semiconductor epitaxial layer by atomic layer epitaxy
JPH02235327A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd 半導体成長装置および半導体成長方法
JP2952010B2 (ja) * 1990-07-23 1999-09-20 株式会社東芝 半導体装置の製造方法
DE508060T1 (de) * 1991-02-12 1993-02-25 Hitachi, Ltd., Tokio/Tokyo, Jp Verfahren zum herstellen oxydisch supraleitender schichten und oxydisch supraleitende strukturen mit derartigen schichten.
JPH05217921A (ja) * 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
JPH07111253A (ja) * 1993-08-20 1995-04-25 Hitachi Ltd シリサイド形成方法および半導体装置の製造方法
US5679815A (en) * 1994-09-16 1997-10-21 Advanced Technology Materials, Inc. Tantalum and niobium reagents useful in chemical vapor deposition processes, and process for depositing coatings using the same
US5919522A (en) * 1995-03-31 1999-07-06 Advanced Technology Materials, Inc. Growth of BaSrTiO3 using polyamine-based precursors
US6121163A (en) * 1996-02-09 2000-09-19 Applied Materials, Inc. Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface
US5786027A (en) * 1996-02-14 1998-07-28 Micron Technology, Inc. Method for depositing polysilicon with discontinuous grain boundaries
US5882410A (en) * 1996-10-01 1999-03-16 Mitsubishi Denki Kabushiki Kaisha High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film
US5983906A (en) * 1997-01-24 1999-11-16 Applied Materials, Inc. Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment
US6026762A (en) * 1997-04-23 2000-02-22 Applied Materials, Inc. Apparatus for improved remote microwave plasma source for use with substrate processing systems
US5972430A (en) * 1997-11-26 1999-10-26 Advanced Technology Materials, Inc. Digital chemical vapor deposition (CVD) method for forming a multi-component oxide layer
KR19990057470A (ko) * 1997-12-30 1999-07-15 왕중일 플라이백 트랜스포머
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
US6117769A (en) * 1998-08-11 2000-09-12 Advanced Micro Devices, Inc. Pad structure for copper interconnection and its formation
US6037001A (en) * 1998-09-18 2000-03-14 Gelest, Inc. Method for the chemical vapor deposition of copper-based films
US6066196A (en) * 1998-09-18 2000-05-23 Gelest, Inc. Method for the chemical vapor deposition of copper-based films and copper source precursors for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4583531B2 (ja) 2010-11-17
US6583057B1 (en) 2003-06-24
KR20000048132A (ko) 2000-07-25
KR100659918B1 (ko) 2006-12-21

Similar Documents

Publication Publication Date Title
KR100622609B1 (ko) 박막 형성 방법
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
JP4255102B2 (ja) 誘電膜を有するメモリ素子の製造方法
US5846859A (en) Method for manufacturing a semiconductor memory device having capacitive storage
US20030233976A1 (en) Process for direct deposition of ALD RhO2
KR20010063450A (ko) 반도체 소자의 캐패시터 제조방법
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
KR20010110527A (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
JPH09116115A (ja) 半導体素子のキャパシター製造方法
JP2001237400A (ja) 半導体素子のキャパシタ製造方法
KR100372644B1 (ko) 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6486022B2 (en) Method of fabricating capacitors
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP4583531B2 (ja) 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。
KR100344709B1 (ko) 반도체 장치와 그 제조 방법
US6756261B2 (en) Method for fabricating capacitors in semiconductor devices
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH11354751A (ja) 半導体装置，半導体装置の製造方法および半導体製造装置
JPH0786270A (ja) 金属酸化膜の形成方法
JP3284978B2 (ja) キャパシタの製造方法
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
KR100444303B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees