KR20010110527A - 금속-절연체-금속 구조의 커패시터 및 그 제조방법 - Google Patents

금속-절연체-금속 구조의 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR20010110527A
KR20010110527A KR1020000031031A KR20000031031A KR20010110527A KR 20010110527 A KR20010110527 A KR 20010110527A KR 1020000031031 A KR1020000031031 A KR 1020000031031A KR 20000031031 A KR20000031031 A KR 20000031031A KR 20010110527 A KR20010110527 A KR 20010110527A
Authority
KR
South Korea
Prior art keywords
forming
capacitor
lower electrode
dielectric
heat
Prior art date
Application number
KR1020000031031A
Other languages
English (en)
Other versions
KR100403611B1 (ko
Inventor
김완돈
김진원
원석준
유차영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2000-0031031A priority Critical patent/KR100403611B1/ko
Priority to US09/863,679 priority patent/US6580111B2/en
Publication of KR20010110527A publication Critical patent/KR20010110527A/ko
Priority to US10/426,743 priority patent/US7018933B2/en
Application granted granted Critical
Publication of KR100403611B1 publication Critical patent/KR100403611B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 MIM(metal-insulator-metal) 커패시터 및 그 제조방법에 관한 것으로, 본 발명의 커패시터는 내열성 금속 또는 내열성 금속을 포함하는 도전성 화합물로 이루어진 하부전극, 고유전물질로 이루어진 유전막, 및 백금족 금속 또는 백금족 금속 산화물로 이루어진 상부전극을 구비한다. 본 발명에 따르면, 종래의 상하부전극 모두를 백금족 금속이나 내열성 금속 또는 그 화합물을 사용한 MIM 커패시터에 비해, 단차도포성, 전기적 특성 및 경제성의 측면에서 만족할 만한 MIM 커패시터를 얻을 수 있고, 양산에의 적응성도 우수하다.

Description

금속-절연체-금속 구조의 커패시터 및 그 제조방법{Metal-insulator-metal capacitor and manufacturing method thereof}
본 발명은 반도체 소자의 커패시터 및 그 제조방법에 관한 것으로 특히 금속-절연체-금속 구조를 가지는 커패시터(이하 MIM 커패시터라 한다) 및 그 제조방법에 관한 것이다.
최근, 반도체 소자의 집적도가 증가함으로써 칩에서 각 소자가 차지하는 면적도 점차 줄어들고 있다. DRAM 소자의 정보를 저장하는 커패시터의 경우에도 더욱 좁아진 면적에서 이전과 동일한 또는 그 이상의 커패시턴스를 가질 것이 요구되고 있다. 이에 따라, 커패시터의 전극을 실린더형, 핀(fin)형 등으로 입체화하거나 전극 표면에 반구형 그레인(HSG)을 형성함으로써 전극의 표면적을 넓히는 방안, 유전막의 두께를 얇게 하는 방안, 높은 유전상수를 가지는 고유전물질 또는 강유전물질을 유전막으로 사용하는 방안등이 제안되었다.
높은 유전상수를 가지는 물질 예컨대, Ta2O5나 BST((Ba,Sr)TiO3)와 같은 물질을 유전막으로 사용하는 경우에는, 기존에 전극으로 사용하던 다결정 실리콘을 전극으로 사용하기 어렵다. 이는, 유전막의 두께를 감소시키면 터널링의 발생으로 누설전류가 증가하는 문제가 있기 때문이다. 이러한 누설전류의 억제를 위해서 다결정 실리콘 전극과 유전막 사이에 SiON과 같은 유전상수가 낮은 막을 추가하는 방안이 있으나, 이는 결과적으로 전체 커패시턴스의 저하를 가져온다.
따라서, 다결정 실리콘 전극 대신에 일함수(work function)가 큰 TiN이나 Pt 등의 금속을 전극으로 사용하는 커패시터가 제안되었다. 즉, 특허공개공보 2000-3511호에서와 같이 Ta2O5유전막을 사이에 두고 상하부전극을 TiN으로 하거나, 상하부전극을 Pt와 같은 백금족 금속을 사용하는 MIM 커패시터가 제안되었다.
그런데, 상하부전극을 TiN으로 하는 경우(TiN/Ta2O5/TiN 커패시터)는, TiN 상하부전극과 Ta2O5유전막의 증착 또는 후속 열처리시 상하부전극과 유전막을 이루는 물질간에 반응이 일어나 커패시터가 열화되는 문제가 있다. 따라서, 이러한 반응을 방지하기 위해 Si3N4등과 같은 저유전물질로 이루어진 반응방지막을 상하부전극과 유전막 사이에 개재시키는 방안이 있지만 이는 결과적으로 커패시턴스의 저하를 초래하고 그 제조공정이 복잡해지는 단점이 있다.
한편, 상하부전극을 백금족 금속으로 하는 경우(Pt/Ta2O5/Pt 커패시터)는, 전술한 상하부전극과 유전막간의 반응문제는 해결되나, 기본적으로 고가인 백금족 금속의 사용으로 인해 채산성이 떨어지고, 특히 입체적인 형상의 전극 형성을 위해 필요한 단차도포성(step coverage)이 좋은 증착기술과 패터닝을 위한 값싸고 간편한 식각기술이 실용화되어 있지 않아 양산에 적용하기 어려운 문제가 있다.
또한, 특정한 물질을 커패시터의 상하부전극과 유전막으로 사용할 때는 그에 따른 누설전류 특성, 커패시턴스 특성은 물론, 대량생산에 따른 안정성, 균일성 및 장기적인 신뢰성 등이 보장되어야 하며 경제성도 충족하여야 한다. 따라서, 그동안 반도체 소자의 커패시터에 관해서 여러 가지 물질의 채택을 포함하여 많은 개선들이 있었지만 실용화의 측면에서 여전히 개선의 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 상기의 제반 특성들을 만족하는 커패시터를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기의 제반 특성들을 만족하는 커패시터의 제조방법을 제공하는 것이다.
도 1은 본 발명에 따른 커패시터의 전극 및 유전막 구조를 도시한 단면도이다.
도 2는 본 발명의 변형예에 따른 커패시터의 전극 및 유전막 구조를 도시한 단면도이다.
도 3은 종래기술 및 본 발명에 따른 커패시터의 누설전류 특성을 도시한 그래프이다.
도 4 내지 도 8은 본 발명에 따른 커패시터의 제조방법을 설명하기 위해 공정순서대로 도시한 단면도들이다.
도 9는 본 발명의 변형예에 따른 커패시터의 제조방법을 설명하기 위해 도시한 단면도이다.
도 10 및 도 11은 본 발명에 따른 커패시터의 커패시턴스 특성 및 누설전류 특성을 각각 도시한 그래프들이다.
상기의 기술적 과제를 달성하기 위해 본 발명은, 고유전물질을 유전막으로 사용하는 커패시터에 있어서, Ti, Ta, W 등의 내열성 금속(refractory metal, 또는 고융점 금속) 또는 TiN, TiSiN, TiAlN, TaN, TaSiN, TaAlN, WN 등의 내열성 금속을 포함하는 도전성 화합물을 하부전극으로 사용하고, Ru, Pt, Ir 등의 백금족 금속 또는 RuO2, PtO, IrO2등의 백금족 금속 산화물을 상부전극으로 사용하는 MIM 커패시터를 제공한다.
여기서, 상기의 고유전물질은 Ta2O5, Al2O3또는 TaON인 것이 바람직하다.
또한, 상기 하부전극과 유전막 사이에는 하부전극과 유전막을 이루는 물질간의 반응을 방지하기 위한 반응방지막을 더 구비할 수 있다. 이 반응방지막으로는, Si3N4, Al2O3, TaON, HfO2또는 ZrO2가 적절하다.
상기의 다른 기술적 과제를 달성하기 위해 본 발명은, 기판 상에 상기와 같은 내열성 금속 또는 내열성 금속을 포함하는 도전성 화합물로 하부전극을 형성하는 단계, 하부전극 상에 상기와 같은 고유전물질로 유전막을 형성하는 단계, 및 유전막 상에 상기와 같은 백금족 금속 또는 백금족 금속 산화물로 상부전극을 형성하는 단계를 구비한다.
여기서, 상기의 하부전극 또는 상부전극은 화학기상 증착법(Chemical Vapor Deposition, 이하 CVD라 한다)이나 원자층 증착법(Atomic Layer Deposition, 이하 ALD라 한다)으로 형성하는 것이 특히 실린더형 등의 입체적인 구조의 전극을 형성하는데 바람직하다.
또한, 상기 유전막은 그 형성직후 또는 상부전극까지 형성한 후, 열처리나 플라즈마 처리를 통해 전기적 특성을 개선해 줄 수 있다.
또한, 상기 유전막은 증착과 상기 전기적 특성의 개선을 위한 열처리 또는 플라즈마 처리를 반복하여 다단계로 형성할 수 있다.
상기 하부전극을 형성한 후에 하부전극과 유전막을 이루는 물질간의 반응을 방지하기 위한 반응방지막을 형성해 줄 수 있는데, 이 반응방지막은 상기한 바와 같은 물질을 비정질 상태로 증착하는 것이 바람직하다. 아울러, 반응방지막을 형성하는 경우에는 상부전극까지 형성한 후에 유전막의 결정화 열처리를 추가해 주는 것이 좋다.
이와 같이 본 발명에 따르면, 하부전극으로는 증착과 패터닝이 용이한 내열성 금속이나 내열성 금속을 포함하는 도전성 화합물을 사용하고 상부전극으로는 고유전물질과 전기적 특성이 잘 어울리는 백금족 금속이나 백금족 금속 산화물을 사용함으로써, 누설전류 특성, 커패시턴스 특성 및 양산에의 적합성 등 여러 특성을 만족하는 커패시터를 얻을 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하에 설명되는 실시예는 본 발명을 보다 완전히 설명하기 위한 것으로서, 본발명이 이하의 실시예로 한정되는 것으로 해석되어서는 아니된다. 이하에 설명되는 도면은 본 발명의 이해를 돕기 위한 것으로 설명의 편의와 명료성을 위해 그 크기나 두께 등이 과장되었을 수 있다. 또한, 이하의 설명에서 어떤 층(막)이 다른 층(막)의 위에 있는 것으로 설명될 때, 어떤 층(막)은 다른 층(막)의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층(막)이 존재할 수도 있다.
먼저, 도 1은 본 발명의 실시예에 따른 전극 및 유전막 구조를 개념적으로 도시한 단면도이다. 도 1에서 본 발명의 실시예에 따른 커패시터는 평판형(planar type)으로 도시되었지만, 본 발명의 커패시터는 평판형뿐만 아니라 실린더형이나 핀형, 그 종단면이 사다리꼴이나 역사다리꼴 등 다양한 형태로 이루어질 수 있다.
도 1을 참조하면, 본 실시예에 따른 커패시터는 그 하부전극(10)이 Ti, Ta, W 등의 내열성 금속이나, TiN, TiSiN, TiAlN, TaN, TaSiN, TaAlN, WN 등의 내열성 금속의 화합물로 이루어진다. 특히, 하부전극(10)이 실린더형등 입체적인 구조를 가지는 경우에는 단차도포성이 좋은 CVD나 ALD 방법으로 증착된 내열성 금속이나 그 화합물인 것이 좋다. 이러한 내열성 금속이나 그 화합물의 CVD 또는 ALD 방법은 이미 실용화되어 있어 용이하게 이용할 수 있다(그 자세한 방법은 후술한다).
본 실시예의 커패시터의 유전막(12)은 고유전물질 예컨대, Ta2O5, Al2O3또는 TaON 등 종래의 실리콘 산화막이나 질화막보다 유전상수가 훨씬 높은 물질로 이루어진다. 유전막(12) 역시 하부전극(10)과 마찬가지로 이미 실용화되어 있는 CVD나 ALD 방법(그 구체적인 방법은 후술한다)으로 증착된 것이 단차도포성이 좋아 바람직하다.
커패시터의 상부전극(14)은 Ru, Pt, Ir 등의 백금족 금속 또는 RuO2, PtO, IrO2등의 백금족 금속 산화물로 이루어진다. 이러한 물질들은 고유전물질을 유전막으로 사용하는 커패시터에서 누설전류 특성 등 그 전기적 특성이 좋다는 장점을 가진다. 한편, 상부전극(14) 역시 그 아래의 유전막(12)이나 하부전극(10)과 마찬가지로 CVD나 ALD 방법으로 증착하는 것이 단차도포성 측면에서 바람직하다(그 자세한 방법은 후술한다).
한편, 도 2에 도시된 바와 같이, 본 실시예의 커패시터의 변형예로서, 내열성 금속 또는 그 화합물로 이루어진 하부전극(10)과 고유전물질로 이루어진 유전막(12)의 사이에, 하부전극(10) 물질과 유전막(12) 물질간의 반응을 억제하는 반응방지막(20)을 더 구비할 수도 있다. 반응방지막(20)은 Si3N4, Al2O3, TaON, HfO2또는 ZrO2로 이루어지는 것이 바람직하다. 후술하겠지만, 반응방지막(20)은 비정질 상태로 증착하고, 상부전극(14)까지 증착한 다음 유전막(12)의 열처리를 수행하는 것이 바람직하다.
도 3은 도 1 및 도 2에 도시된 바와 같은 평판형 커패시터의 누설전류 밀도를 측정하여 도시한 그래프이다. 도 3에 도시된 측정에서 커패시터의 하부전극은 CVD-TiN으로 하였고, 유전막은 Ta2O5막을 사용하였다. Ta2O5유전막은 1차로 90Å을 증착하고 UV-O3어닐링을 한 후, 2차로 60Å을 증착하고 UV-O3어닐링을 하여 두 단계로 증착하였다. 도 3에서 ▼와 ●로 표시된 것은 본 발명에 따라 상부전극을CVD-Ru으로 한 경우이고, 특히 ●로 표시된 것은 상부전극을 CVD-Ru으로 하고 CVD-TiN 하부전극과 Ta2O5유전막 사이에 반응방지막으로서 Si3N4막을 개재시킨 경우이다. 또한, □로 표시된 것은 종래기술에 따라 상부전극을 CVD-TiN으로 한 경우이며, ○로 표시된 것은 종래기술에 따라 상부전극을 PVD(Physical Vapor Deposition, 물리기상 증착)-TiN으로 한 경우이다.
도 3으로부터 알 수 있듯이, 본 발명에 따라 상부전극을 CVD-Ru으로 한 경우(▼ 및 ●)의 누설전류 특성이 상부전극을 TiN으로 한 종래(□ 및 ○)에 비해 우수하거나 비슷하다. 특히, 커패시터의 동작전압이 ±1V 내외라는 점을 고려하면 본 발명의 커패시터는 적절한 누설전류 특성을 보장함을 알 수 있다.
한편, 상부전극을 TiN으로 한 종래의 경우에서, CVD-TiN(□)보다 PVD-TiN(○)의 누설전류 특성이 우수한 것으로 나타났는데, 이는 CVD-TiN이 상대적으로 고온(약 500℃ 이상)에서 TiCl4, NH3등과 같이 하부의 Ta2O5유전막의 산소에 영향을 미칠 수 있는 환원성 분위기에서 증착됨에 반해, PVD-TiN은 상대적으로 저온(약 400℃ 이하)에서 증착되고 Ta2O5유전막을 열화시키는 환원성 분위기가 필요없기 때문이다(후술하겠지만 마찬가지로, CVD-Ru 상부전극(▼ 및 ●)은 상대적으로 저온에서 Ta2O5유전막의 산소공공(oxygen vacancy)을 치유할 수 있는 O2가스를 사용하여 증착되므로 누설전류 특성이 우수하게 된다). 그러나, PVD-TiN 상부전극은 실린더형 커패시터에서와 같이 입체적이고 단차가 큰 유전막 상에 적용되기에는 부적합하다.
이와 같이, 본 발명의 커패시터는 고유전물질을 유전막으로 사용하는 MIM 커패시터이되, 하부전극(10)을 내열성 금속 또는 내열성 금속을 포함하는 도전성 화합물로 하고 상부전극(14)을 백금족 금속 또는 그 산화물로 하여 종래의 상하부전극을 동일한 물질로 하는 경우에 비해, 단차도포성과 누설전류 특성이 우수하면서 경제성 및 양산에의 적합성도 충족하는 커패시터를 제공할 수 있다.
다음으로 도 4 내지 도 9를 참조하여 본 발명의 실시예 및 변형예에 따른 커패시터의 제조방법을 설명한다. 이하에서 설명되는 본 실시예의 커패시터는 그 전극구조가 실린더형으로서 CVD-Ru 상부전극/Ta2O5유전막/CVD-TiN 하부전극으로 이루어지지만, 본 발명이 이에 한정되는 것은 아니고 전술한 다양한 물질을 사용하여 다양한 형태로 제조할 수 있음은 물론이다.
도 4를 참조하면, 그 하부에 트랜지스터 등의 소자(미도시)가 형성된 층간절연막(100)에 하부전극 컨택 플러그(110)를 형성하고, 그 위에 실린더형 하부전극을 형성하기 위한 몰드층으로서 절연막(120, 140)을 형성한다. 이 절연막(120, 140)은 예컨대 실리콘 산화막이다. 도 4에서 130은 절연막(140)의 식각시 식각정지층 역할을 하는 층으로서, 상기 절연막(140)과 식각선택비가 있는 물질 예컨대 실리콘 질화막으로 형성할 수 있다. 절연막들(120, 130 및 140)의 총 두께는 하부전극의 높이에 상당하는 두께로 형성한다. 또한, 도면에서 식각정지층(130)은 절연막들(120 및 140) 사이에 개재되는 것으로 도시되고 설명되지만, 식각정지층(130)의 위치는 반드시 이에 한하지 않고 예컨대 층간절연막(100) 표면에 하부전극 컨택 플러그(110)를 노출하면서 형성될 수도 있다.
이어서, 도 5에 도시된 바와 같이 절연막(140, 120) 및 식각정지층(130)을 식각하여 하부전극 컨택 플러그(110)를 노출하는 트렌치(150)를 형성한다. 이 트렌치(150)의 측벽과 저면에 하부전극이 형성되게 된다.
이어서, 도 6에 도시된 바와 같이, 하부전극을 이룰 TiN층(160)을 CVD 방법 또는 ALD 방법으로 일정한 두께로(conformally) 전면에 증착하고, 그 위에 유동성이 좋은 예컨대 실리콘 산화막을 증착하여 TiN층(160)에 의해 형성된 트렌치를 메운다.
TiN층(160)은 TiCl4과 NH3를 소스가스로 하여 0.1 내지 10 Torr의 압력하에서 600 내지 700℃의 온도에서 CVD 증착함으로써 형성한다. ALD 방법으로 증착하는 경우에는, 동일한 소스가스를 사용하되 한 번에 한 가지의 소스가스(예컨대 TiCl4)만을 공급하여 기판 상에 화학흡착시킨 다음, 반응챔버 내의 미흡착된 소스가스를 퍼지한 후, 다른 한 가지의 소스가스(예컨대 NH3)를 공급하여 기판 상에 TiN층(160)을 형성하는 과정을 반복한다. 다만 ALD의 경우에는 온도를 450 내지 550℃로 한다.
이어서, 도 6의 결과물을 화학기계적 연마 또는 에치백(etch-back)에 의해 전면 식각하여 절연막(142)을 노출하여 인접한 하부전극들을 분리한다. 그리고, 노출된 절연막(142) 및 트렌치를 메웠던 절연막(170)을 제거하면 도 6에 도시된 바와 같이 된다. 절연막들(142 및 170)이 동일한 물질로 이루어졌다면 한 번의 습식 또는 건식식각으로 동시에 제거된다.
이어서, 도 8에 도시된 바와 같이, 실린더형 TiN 하부전극(162) 상에 Ta2O5유전막(180) 및 Ru 상부전극(190)을 형성함으로써 커패시터를 완성한다.
구체적으로, Ta2O5유전막(180)은 액상의 Ta(OC2H5)5를 기화기에 의해 기화시킨 Ta 소스가스와 O2가스를 공급하면서 400 내지 500℃에서 CVD 방법으로, 또는 약 300℃에서 ALD 방법으로 증착함으로써 형성된다. 이와 같이 Ta2O5유전막(180)은 비교적 저온에서 증착되므로 더욱 단차 도포성이 우수하다.
Ta2O5유전막(180)은 증착후에 O3를 포함하는 산소 또는 질소 분위기에서 자외선 열처리 또는 플라즈마 처리를 수행하여 유전막의 전기적 특성을 개선할 수 있다. 또한, Ta2O5유전막(180)은 여러 번에 걸쳐 증착과 UV-O3열처리를 반복하여 다단계로 증착할 수 있다. 이때, 서로 다른 유전물질을 증착하고 열처리함으로써 복합막으로된 유전막을 형성할 수도 있다. 아울러, Ta2O5유전막(180)은 대략 700℃ 이상에서 열처리하여 결정화시켜 줌으로써 그 유전상수를 높일 수 있다. 그러나, 이 Ta2O5유전막(180)의 결정화 열처리는 후술하는 바와 같이 상부전극까지 형성한 후에 수행하는 것이 더 바람직하다.
Ru 상부전극(190)은, Ru 소스가스 예컨대, 액상의 Ru(C2H5C5H4)2를 기화시킨 Ru 소스가스와 반응가스인 O2가스를 공급하면서 250 내지 450℃의 온도에서 CVD 또는 ALD 방법으로 증착함으로써 형성한다. 또한, Ru막은 증착시의 조건에 따라 그 표면 모폴러지 및 전기적 특성이 달라지는데, 본 출원인에 의해 1999년 12월 23일 출원된 특허출원 제99-61337호에 개시된 바와 같이, 증착초기와 후기에 걸쳐 증착조건을 달리하면서 증착함으로써 원하는 특성의 Ru 상부전극(190)을 얻을 수도 있다. 이 경우 구체적으로, 증착초기에는 반응챔버내 압력을 10∼50 Torr(더욱 바람직하게는 20∼40 Torr)로 유지하고, O2가스의 유량을 500∼2000 sccm(더욱 바람직하게는 1000∼1500 sccm)으로 유지하여 5초∼5분간 루테늄을 증착하고, 증착후기에는 챔버내 압력을 0.05∼10 Torr(더욱 바람직하게는 0.1∼3 Torr)로 유지하고, O2가스의 유량을 10∼300 sccm(더욱 바람직하게는 50∼150 sccm)으로 유지하여 원하는 두께의 Ru막을 얻을 때까지 증착한다.
한편, 도 9에 도시된 바와 같이 본 실시예의 변형예로서, 하부전극(162)과 유전막(180) 사이에 Si3N4반응방지막(200)을 개재시킬 수 있다. 이 경우에는, 도 7에 도시된 바와 같은 상태에서, 실린더형 TiN 하부전극(162)이 형성된 기판 전면에 실란계의 Si 소스가스와 NH3와 같은 N 소스가스를 사용하여 CVD 방법으로 실리콘 질화막(200)을 형성한다. 이어서, 그 위에 유전막(180) 및 상부전극(190)을 형성하면 된다. 이때, Si3N4반응방지막(200)은 600 내지 700℃의 온도에서 증착하여 비정질로 증착하고, 상부전극(190)을 형성한 다음에 전술한 바와 같은 유전막의 결정화 열처리를 수행하는 것이 바람직하다. 이는, Ta2O5유전막(180)의 결정화를 Ru 상부전극(190) 형성전에 수행하면 Si3N4반응방지막(200)이 Ta2O5유전막(180)의 결정화 시드층이 되어 Ta2O5유전막(180)의 유전상수 증가가 두드러지지 않지만, Ru 상부전극(190) 형성후에 수행하는 경우에는 Ru 상부전극(190)이 Ta2O5유전막(180)의 결정화 시드층이 되어 그 유전상수 증가가 두드러지기 때문이다.
도 10 및 도 11은 위와 같이 본 실시예에 따라 제조된 커패시터의 전기적 특성을 측정하여 그 누적분포를 도시한 그래프들이다. 이 측정에서 사용된 커패시터는 실린더형으로서 상기와 같이 CVD-Ru 상부전극/CVD-Ta2O5유전막/CVD-TiN 하부전극으로 이루어졌으며, 하부전극의 높이는 대략 1㎛, 유전막의 두께는 대략 150Å으로 하였다.
도 10을 보면, 본 실시예에 따른 커패시터의 커패시턴스는 대략 셀당 40fF 정도이고 Cmin/Cmax비는 0.99 정도이다. 또한, 도 11을 보면 ±1V의 전압을 인가했을 때 그 누설전류 밀도가 대략 셀당 10-16A 정도로 양호하게 측정되었다.
한편, 상술한 실시예에서 상하부전극 및 유전막은 특정한 물질을 특정한 방법으로 증착하여 형성된 것으로 설명되었으나, 그 소스가스를 적절히 선택하면 전술한 다른 물질로도 형성할 수 있으며, 실린더형 등 입체적인 형상이 아닌 경우라면 CVD나 ALD가 아닌 스퍼터링 등의 다른 방법으로도 증착될 수 있음은 물론이다.
이상 상술한 바와 같이, 본 발명에 따르면 고유전물질을 유전막으로 사용하는 커패시터에 있어서, 하부전극은 증착과 식각공정이 실용화되어 있는 내열성 금속 또는 그를 포함하는 도전성 화합물을 사용함으로써 입체적인 형상의 하부전극을 단차도포성이 우수하게 형성할 수 있고, 상부전극은 백금족 금속 또는 그 산화물을 사용함으로써 전기적 특성이 우수한 커패시터를 얻을 수 있다.
또한, 본 발명에 따르면 종래의 상하부전극을 백금족 금속으로 동일하게 또는 내열성 금속이나 그 도전성 화합물로 동일하게 형성한 MIM 커패시터에 비해, 단차도포성, 전기적 특성 및 경제성의 측면에서 만족할 만한 MIM 커패시터를 얻을 수 있다. 특히, 그 전기적 특성들을 보장할 수 있는 실용화된 증착방법이 없었던 Ru 등의 백금족 금속의 CVD 방법을 개발하여 적용함으로써 양산에의 적응성도 우수하다.

Claims (26)

  1. 내열성 금속 또는 내열성 금속을 포함하는 도전성 화합물로 이루어진 하부전극;
    상기 하부전극 상에 고유전물질로 이루어진 유전막; 및
    상기 유전막 상에 백금족 금속 또는 백금족 금속 산화물로 이루어진 상부전극을 구비하는 커패시터.
  2. 제1항에 있어서, 상기 내열성 금속은 Ti, Ta 및 W으로 이루어진 군중 선택된 어느 하나이고, 상기 내열성 금속을 포함하는 도전성 화합물은 TiN, TiSiN, TiAlN, TaN, TaSiN, TaAlN 및 WN으로 이루어진 군중 선택된 어느 하나인 것을 특징으로 하는 커패시터.
  3. 제1항에 있어서, 상기 유전막은 Ta2O5, Al2O3및 TaON으로 이루어진 군중 선택된 적어도 어느 하나의 단일막 또는 복합막으로 이루어진 것을 특징으로 하는 커패시터.
  4. 제1항에 있어서, 상기 백금족 금속은 Ru, Pt 및 Ir로 이루어진 군중 선택된 어느 하나이고, 상기 백금족 금속 산화물은 RuO2, PtO 및 IrO2로 이루어진 군중 선택된 어느 하나인 것을 특징으로 하는 커패시터.
  5. 제1항에 있어서,
    상기 하부전극과 유전막의 사이에, 상기 하부전극과 유전막을 이루는 물질간 반응을 방지하는 반응방지막을 더 구비하는 것을 특징으로 하는 커패시터.
  6. 제5항에 있어서, 상기 반응방지막은 Si3N4, Al2O3, TaON, HfO2및 ZrO2로 이루어진 군중 선택된 어느 하나로 이루어진 것을 특징으로 하는 커패시터.
  7. TiN으로 이루어진 실린더형 하부전극;
    상기 하부전극 상에 Ta2O5로 이루어진 유전막;
    상기 유전막 상에 형성된 CVD-Ru으로 이루어진 상부전극을 구비하는 커패시터.
  8. 제7항에 있어서,
    상기 하부전극과 유전막 사이에, 상기 하부전극과 유전막을 이루는 물질간 반응을 방지하는 Si3N4로 이루어진 반응방지막을 더 구비하는 것을 특징으로 하는 커패시터.
  9. 기판 상에 내열성 금속 또는 내열성 금속을 포함하는 도전성 화합물로 하부전극을 형성하는 단계;
    상기 하부전극 상에 고유전물질로 유전막을 형성하는 단계; 및
    상기 유전막 상에 백금족 금속 또는 백금족 금속 산화물로 상부전극을 형성하는 단계를 구비하는 것을 특징으로 하는 커패시터 제조방법.
  10. 제9항에 있어서, 상기 하부전극은 Ti, Ta 및 W로 이루어진 군중 선택된 어느 하나의 내열성 금속 또는 TiN, TiSiN, TiAlN, TaN, TaSiN, TaAlN 및 WN으로 이루어진 군중 선택된 어느 하나의 내열성 금속을 포함하는 도전성 화합물를 화학기상 증착법 또는 원자층 증착법으로 증착함으로써 형성되는 것을 특징으로 하는 커패시터 제조방법.
  11. 제9항에 있어서, 상기 유전막은 Ta2O5, Al2O3및 TaON으로 이루어진 군중 선택된 적어도 어느 하나를 화학기상 증착법 또는 원자층 증착법으로 증착함으로써형성되는 것을 특징으로 하는 커패시터 제조방법.
  12. 제11항에 있어서, 상기 유전막을 형성하는 단계는,
    상기 Ta2O5, Al2O3및 TaON으로 이루어진 군중 선택된 적어도 어느 하나를 증착하는 단계; 및
    상기 증착된 막을 열처리 또는 플라즈마 처리하는 단계를 반복하여 다단계로 형성하는 것을 특징으로 하는 커패시터 제조방법.
  13. 제9항에 있어서, 상기 상부전극은 Ru, Pt 및 Ir로 이루어진 군중 선택된 어느 하나의 백금족 금속 또는 RuO2, PtO 또는 IrO2로 이루어진 군중 선택된 어느 하나의 백금족 금속 산화물을 화학기상 증착법 또는 원자층 증착법으로 증착함으로써 형성되는 것을 특징으로 하는 커패시터 제조방법.
  14. 제9항에 있어서, 상기 유전막을 형성하는 단계에 이어,
    상기 유전막을 열처리 또는 플라즈마 처리하는 단계를 더 구비하는 것을 특징으로 하는 커패시터 제조방법.
  15. 제9항에 있어서, 상기 상부전극을 형성하는 단계에 이어,
    상기 형성된 커패시터를 열처리하는 단계를 더 구비하는 것을 특징으로 하는커패시터 제조방법.
  16. 제9항에 있어서, 상기 하부전극을 형성하는 단계에 이어,
    상기 하부전극을 이루는 물질과 유전막을 이루는 물질간의 반응을 방지하는 반응방지막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 커패시터 제조방법.
  17. 제16항에 있어서, 상기 반응방지막은 Si3N4, Al2O3, TaON, HfO2및 ZrO2로 이루어진 군중 선택된 어느 하나를 화학기상 증착법 또는 원자층 증착법으로 증착함으로써 형성되는 것을 특징으로 하는 커패시터 제조방법.
  18. 제16항에 있어서, 상기 반응방지막은 상기 반응방지막을 이루는 물질을 비정질 상태로 증착함으로써 형성되는 것을 특징으로 하는 커패시터 제조방법.
  19. 제18항에 있어서, 상기 상부전극을 형성하는 단계에 이어,
    상기 유전막을 결정화시키는 열처리 단계를 더 구비하는 것을 특징으로 하는 커패시터 제조방법.
  20. 기판 상에 TiN을 화학기상 증착하여 실린더형의 하부전극을 형성하는 단계;
    상기 하부전극 상에 Ta2O5로 이루어진 유전막을 형성하는 단계; 및
    상기 유전막 상에 Ru을 화학기상 증착하여 상부전극을 형성하는 단계를 구비하는 커패시터 제조방법.
  21. 제20항에 있어서, 상기 유전막을 형성하는 단계에 이어,
    상기 유전막을 열처리 또는 플라즈마 처리하는 단계를 더 구비하는 것을 특징으로 하는 커패시터 제조방법.
  22. 제20항에 있어서, 상기 상부전극을 형성하는 단계에 이어,
    상기 형성된 커패시터를 열처리하는 단계를 더 구비하는 것을 특징으로 하는 커패시터 제조방법.
  23. 제20항에 있어서, 상기 유전막을 형성하는 단계는,
    상기 Ta2O5를 증착하는 단계; 및
    상기 증착된 Ta2O5막을 UV-O3열처리하는 단계를 반복하여 다단계로 형성하는 것을 특징으로 하는 커패시터 제조방법.
  24. 제20항에 있어서, 상기 하부전극을 형성하는 단계에 이어,
    상기 하부전극 상에 Si3N4로 이루어진, 상기 하부전극을 이루는 물질과 유전막을 이루는 물질간 반응을 방지하는 반응방지막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 커패시터 제조방법.
  25. 제24항에 있어서, 상기 반응방지막을 이루는 Si3N4는 비정질 상태로 증착되는 것을 특징으로 하는 커패시터 제조방법.
  26. 제25항에 있어서, 상기 상부전극을 형성하는 단계에 이어,
    상기 유전막을 결정화시키는 열처리 단계를 더 구비하는 것을 특징으로 하는 커패시터 제조방법.
KR10-2000-0031031A 2000-06-07 2000-06-07 금속-절연체-금속 구조의 커패시터 및 그 제조방법 KR100403611B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0031031A KR100403611B1 (ko) 2000-06-07 2000-06-07 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US09/863,679 US6580111B2 (en) 2000-06-07 2001-05-23 Metal-insulator-metal capacitor
US10/426,743 US7018933B2 (en) 2000-06-07 2003-04-30 Method of forming a metal-insulator-metal capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0031031A KR100403611B1 (ko) 2000-06-07 2000-06-07 금속-절연체-금속 구조의 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010110527A true KR20010110527A (ko) 2001-12-13
KR100403611B1 KR100403611B1 (ko) 2003-11-01

Family

ID=19671302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0031031A KR100403611B1 (ko) 2000-06-07 2000-06-07 금속-절연체-금속 구조의 커패시터 및 그 제조방법

Country Status (2)

Country Link
US (2) US6580111B2 (ko)
KR (1) KR100403611B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002035A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 원자층증착법에 의한 박막의 형성 방법 및 그를 이용한캐패시터의 제조 방법
KR100390811B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 백금막의 원자층 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100414868B1 (ko) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100449247B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 커패시터의 Ｉｒ／Ｉｒ02 전극 제조방법
KR100449248B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 원자층 증착을 이용한 커패시터 형성 방법
KR100470195B1 (ko) * 2002-04-04 2005-02-05 동부전자 주식회사 반도체 장치의 커패시터 및 그 제조방법
KR100480912B1 (ko) * 2002-06-28 2005-04-07 주식회사 하이닉스반도체 캐패시터 형성 방법
KR100504554B1 (ko) * 2000-12-21 2005-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7091541B2 (en) 2003-07-08 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device using a conductive film and method of manufacturing the same
KR100693890B1 (ko) * 2005-04-21 2007-03-12 삼성전자주식회사 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR20130063875A (ko) * 2011-12-07 2013-06-17 삼성전자주식회사 반도체 소자

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
KR100423913B1 (ko) * 2001-12-28 2004-03-22 삼성전자주식회사 루테늄 함유 박막 형성 방법
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
JP2002076293A (ja) * 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd キャパシタ及び半導体装置の製造方法
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US6596643B2 (en) 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
US7781819B2 (en) * 2001-05-31 2010-08-24 Samsung Electronics Co., Ltd. Semiconductor devices having a contact plug and fabrication methods thereof
KR100408410B1 (ko) * 2001-05-31 2003-12-06 삼성전자주식회사 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법
KR100418581B1 (ko) * 2001-06-12 2004-02-11 주식회사 하이닉스반도체 메모리 소자의 제조방법
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
KR100418586B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 반도체소자의 제조방법
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US20030198754A1 (en) * 2001-07-16 2003-10-23 Ming Xi Aluminum oxide chamber and process
WO2003029515A2 (en) 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US6718126B2 (en) 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US20050132549A1 (en) * 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
US6773507B2 (en) 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
US6939801B2 (en) * 2001-12-21 2005-09-06 Applied Materials, Inc. Selective deposition of a barrier layer on a dielectric material
WO2003065424A2 (en) 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100464650B1 (ko) * 2002-04-23 2005-01-03 주식회사 하이닉스반도체 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
US6818500B2 (en) * 2002-05-03 2004-11-16 Micron Technology, Inc. Method of making a memory cell capacitor with Ta2O5 dielectric
KR20030089066A (ko) * 2002-05-16 2003-11-21 주성엔지니어링(주) 반도체 소자용 루세늄막 제조방법
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7910165B2 (en) * 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7041335B2 (en) 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US6838125B2 (en) 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
WO2004007796A1 (en) * 2002-07-12 2004-01-22 President And Fellows Of Harvard College Vapor deposition of tungsten nitride
US20040013803A1 (en) * 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
US6955211B2 (en) 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7066194B2 (en) 2002-07-19 2006-06-27 Applied Materials, Inc. Valve design and configuration for fast delivery system
US6772072B2 (en) 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US6664156B1 (en) * 2002-07-31 2003-12-16 Chartered Semiconductor Manufacturing, Ltd Method for forming L-shaped spacers with precise width control
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
JP2004111711A (ja) * 2002-09-19 2004-04-08 Renesas Technology Corp 半導体装置
US6821563B2 (en) * 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US6905737B2 (en) 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
KR100469158B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7244683B2 (en) 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US6753248B1 (en) 2003-01-27 2004-06-22 Applied Materials, Inc. Post metal barrier/adhesion film
JP3743433B2 (ja) * 2003-03-25 2006-02-08 日産自動車株式会社 電力変換装置
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US7842581B2 (en) * 2003-03-27 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
US20040245602A1 (en) * 2003-05-21 2004-12-09 Kim Sun Jung Method of fabricating metal-insulator-metal capacitor (MIM) using lanthanide-doped HfO2
KR100988082B1 (ko) 2003-05-21 2010-10-18 삼성전자주식회사 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법
US6933191B2 (en) * 2003-09-18 2005-08-23 International Business Machines Corporation Two-mask process for metal-insulator-metal capacitors and single mask process for thin film resistors
US20050067103A1 (en) 2003-09-26 2005-03-31 Applied Materials, Inc. Interferometer endpoint monitoring device
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
US20050253268A1 (en) * 2004-04-22 2005-11-17 Shao-Ta Hsu Method and structure for improving adhesion between intermetal dielectric layer and cap layer
JP2005314713A (ja) * 2004-04-27 2005-11-10 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude ルテニウム膜またはルテニウム酸化物膜の製造方法
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
US7241686B2 (en) 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7312120B2 (en) 2004-09-01 2007-12-25 Micron Technology, Inc. Method for obtaining extreme selectivity of metal nitrides and metal oxides
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US7265048B2 (en) * 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
KR100702128B1 (ko) * 2005-06-30 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
TWI332532B (en) 2005-11-04 2010-11-01 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US20070164367A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with solid-solution alloy tunable work functions
US20070164323A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with intermetallic compound tunable work functions
US7602068B2 (en) * 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
KR100760632B1 (ko) * 2006-03-03 2007-09-20 삼성전자주식회사 커패시터 형성 방법
US7833358B2 (en) * 2006-04-07 2010-11-16 Applied Materials, Inc. Method of recovering valuable material from exhaust gas stream of a reaction chamber
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
JP4977400B2 (ja) * 2006-05-09 2012-07-18 日本電気株式会社 半導体装置及びその製造方法
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US20080176149A1 (en) 2006-10-30 2008-07-24 Applied Materials, Inc. Endpoint detection for photomask etching
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
JP5313171B2 (ja) * 2007-02-21 2013-10-09 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ルテニウムベースの膜を基板上に形成するための方法
KR100843932B1 (ko) * 2007-02-21 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7859081B2 (en) * 2007-03-29 2010-12-28 Intel Corporation Capacitor, method of increasing a capacitance area of same, and system containing same
US8395053B2 (en) * 2007-06-27 2013-03-12 Stats Chippac Ltd. Circuit system with circuit element and reference plane
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
US7824743B2 (en) 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
KR100980607B1 (ko) * 2007-11-08 2010-09-07 주식회사 하이닉스반도체 루테늄 연마용 슬러리 및 그를 이용한 연마 방법
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
KR101450650B1 (ko) * 2008-04-28 2014-10-14 삼성전자주식회사 실린더 내벽에 지지 구조물을 갖는 커패시터 및 그 제조방법
US7538006B1 (en) * 2008-05-24 2009-05-26 International Business Machines Corporation Annular damascene vertical natural capacitor
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US8753933B2 (en) 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
KR20100060323A (ko) * 2008-11-27 2010-06-07 삼성전자주식회사 가변저항 메모리 장치 및 그 형성 방법
US20100271962A1 (en) * 2009-04-22 2010-10-28 Motorola, Inc. Available backhaul bandwidth estimation in a femto-cell communication network
US8859047B2 (en) 2010-02-23 2014-10-14 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Use of ruthenium tetroxide as a precursor and reactant for thin film depositions
US8680637B2 (en) * 2010-06-23 2014-03-25 California Institute Of Technology Atomic layer deposition of chemical passivation layers and high performance anti-reflection coatings on back-illuminated detectors
US8599533B2 (en) * 2010-09-07 2013-12-03 International Business Machines Corporation Nanostructure electrode for pseudocapacitive energy storage
US8778204B2 (en) 2010-10-29 2014-07-15 Applied Materials, Inc. Methods for reducing photoresist interference when monitoring a target layer in a plasma process
US8410535B2 (en) 2011-04-25 2013-04-02 Nanya Technology Corporation Capacitor and manufacturing method thereof
US8961804B2 (en) 2011-10-25 2015-02-24 Applied Materials, Inc. Etch rate detection for photomask etching
US8808559B2 (en) 2011-11-22 2014-08-19 Applied Materials, Inc. Etch rate detection for reflective multi-material layers etching
US8900469B2 (en) 2011-12-19 2014-12-02 Applied Materials, Inc. Etch rate detection for anti-reflective coating layer and absorber layer etching
US9805939B2 (en) 2012-10-12 2017-10-31 Applied Materials, Inc. Dual endpoint detection for advanced phase shift and binary photomasks
US8778574B2 (en) 2012-11-30 2014-07-15 Applied Materials, Inc. Method for etching EUV material layers utilized to form a photomask
US8871621B2 (en) * 2012-12-20 2014-10-28 Intermolecular, Inc. Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
US11289487B2 (en) * 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
KR102622419B1 (ko) 2020-06-03 2024-01-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338248A (ja) * 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
JPH06224070A (ja) * 1993-01-27 1994-08-12 Sumitomo Electric Ind Ltd Ｍｉｍ型コンデンサおよびその製造方法
KR0155785B1 (ko) * 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
KR970038706A (ko) 1995-12-29 1997-07-24 한승준 카세트 수납용 탑 실링부
JP3504058B2 (ja) * 1996-03-19 2004-03-08 株式会社東芝 薄膜キャパシタおよび半導体記憶装置
KR980002475A (ko) 1996-06-04 1998-03-30 심영수 유기질 재생토 생산과 암벽과 토벽위에 초지조성 공사 방법
US5712813A (en) * 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
JP3060995B2 (ja) * 1997-05-29 2000-07-10 日本電気株式会社 半導体容量素子構造および製造方法
JP3569112B2 (ja) * 1997-07-17 2004-09-22 株式会社東芝 半導体集積回路およびその製造方法
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR100555445B1 (ko) 1997-08-13 2007-08-16 삼성전자주식회사 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
JP3419665B2 (ja) * 1997-10-27 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
US6180481B1 (en) * 1998-01-09 2001-01-30 Micron Technology, Inc. Barrier layer fabrication methods
JP3594787B2 (ja) * 1998-02-03 2004-12-02 富士通株式会社 半導体装置及びその製造方法
TW410402B (en) * 1998-02-06 2000-11-01 Sony Corp Dielectric capacitor and method of manufacturing same, and dielectric memeory using same
KR20000003511A (ko) 1998-06-29 2000-01-15 김영환 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법
JP2000058789A (ja) * 1998-08-13 2000-02-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4048514B2 (ja) * 1998-10-20 2008-02-20 富士通株式会社 半導体装置及びその製造方法
JP2000208734A (ja) * 1999-01-08 2000-07-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6265260B1 (en) * 1999-01-12 2001-07-24 Lucent Technologies Inc. Method for making an integrated circuit capacitor including tantalum pentoxide
KR100316798B1 (ko) * 1999-03-16 2001-12-22 박종섭 반도체장치의 커패시터 및 그의 제조방법
US20010014498A1 (en) * 1999-04-30 2001-08-16 Gregory M. Amico Method and apparatus for forming an inlaid capacitor in a semiconductor wafer
JP3250664B2 (ja) * 1999-05-25 2002-01-28 日本電気株式会社 半導体記憶素子の製造方法
US6281543B1 (en) * 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100386447B1 (ko) * 1999-12-23 2003-06-02 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504554B1 (ko) * 2000-12-21 2005-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100390811B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 백금막의 원자층 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100414868B1 (ko) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR20030002035A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 원자층증착법에 의한 박막의 형성 방법 및 그를 이용한캐패시터의 제조 방법
KR100449247B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 커패시터의 Ｉｒ／Ｉｒ02 전극 제조방법
KR100449248B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 원자층 증착을 이용한 커패시터 형성 방법
KR100470195B1 (ko) * 2002-04-04 2005-02-05 동부전자 주식회사 반도체 장치의 커패시터 및 그 제조방법
KR100480912B1 (ko) * 2002-06-28 2005-04-07 주식회사 하이닉스반도체 캐패시터 형성 방법
US7091541B2 (en) 2003-07-08 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device using a conductive film and method of manufacturing the same
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US7244982B2 (en) 2003-07-08 2007-07-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device using a conductive film and method of manufacturing the same
KR100693890B1 (ko) * 2005-04-21 2007-03-12 삼성전자주식회사 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR20130063875A (ko) * 2011-12-07 2013-06-17 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
US20030190808A1 (en) 2003-10-09
US6580111B2 (en) 2003-06-17
KR100403611B1 (ko) 2003-11-01
US20010054730A1 (en) 2001-12-27
US7018933B2 (en) 2006-03-28

Similar Documents

Publication Publication Date Title
KR100403611B1 (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US6849505B2 (en) Semiconductor device and method for fabricating the same
US6800567B2 (en) Method for forming polyatomic layers
US7288808B2 (en) Capacitor constructions with enhanced surface area
JP4255102B2 (ja) 誘電膜を有するメモリ素子の製造方法
US20020024080A1 (en) Capacitor fabrication methods and capacitor constructions
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010057926A (ko) 반도체장치의 커패시터 제조방법
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
US20040126983A1 (en) Method for forming capacitor in semiconductor device
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6756261B2 (en) Method for fabricating capacitors in semiconductor devices
KR100583155B1 (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
US20070264770A1 (en) Capacitor forming method
KR100809336B1 (ko) 메모리 소자의 제조 방법
US6495414B2 (en) Method for manufacturing capacitor in semiconductor device
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100414868B1 (ko) 캐패시터의 제조 방법
KR20030056888A (ko) 캐패시터 및 그 제조방법
KR20030002129A (ko) 캐패시터의 제조 방법
KR100406547B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20010008412A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 16