KR100702128B1 - 반도체 소자의 캐패시터 형성방법 - Google Patents
반도체 소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR100702128B1 KR100702128B1 KR1020050058774A KR20050058774A KR100702128B1 KR 100702128 B1 KR100702128 B1 KR 100702128B1 KR 1020050058774 A KR1020050058774 A KR 1020050058774A KR 20050058774 A KR20050058774 A KR 20050058774A KR 100702128 B1 KR100702128 B1 KR 100702128B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- forming
- water
- isopropyl alcohol
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000003990 capacitor Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims abstract description 153
- 239000010410 layer Substances 0.000 claims abstract description 48
- 238000003860 storage Methods 0.000 claims abstract description 46
- 150000001875 compounds Chemical class 0.000 claims abstract description 33
- 238000004140 cleaning Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000000376 reactant Substances 0.000 claims description 4
- 230000005484 gravity Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 54
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000005406 washing Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005108 dry cleaning Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- -1 phosphate anhydride Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Abstract
본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 관통하여 반도체 기판에 연결되는 컨택플러그를 형성하는 단계; 컨택플러그 위에 피에스지(PSG)막을 포함하여 제1 스토리지노드 산화막을 형성하는 단계; 피에스지(PSG)막을 포함하는 제1 스토리지노드 산화막이 형성된 반도체 기판에 수용성 화합물을 제거하기 위해 이소프로필알콜(IPA)을 이용한 세정을 수행하는 단계; 및 제1 스토리지노드 산화막 위에 제2 스토리지노드 산화막을 형성하는 단계를 포함한다.
스토리지노드 산화막, 수용성 산화물, 이소프로필알콜
Description
도 1은 종래 기술에 따른 반도체 소자의 캐패시터를 설명하기 위해 나타내보인 도면이다.
도 2는 종래 기술에 따른 스토리지노드 산화막 형성시, 시간에 따른 박막 내의 조성 변화를 나타내보인 도면이다.
도 3은 종래 기술에 따른 스토리지노드 산화막 형성시, 대기 중에 노출되는 시간에 따라 PSG막 표면에 발생하는 수용성 산화물을 나타내보인 도면이다.
도 4 내지 도 6은 도 3에서 발생하는 수용성 산화물에 따라 발생하는 문제점을 설명하기 위해 나타내보인 도면들이다.
도 7 내지 도 10은 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 11 및 도 12는 본 발명에 따라 스토리지노드 산화막 형성시 발생하는 수용성 화합물을 제거하기 위한 세정장치를 설명하기 위해 나타내보인 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
700 : 반도체 기판 730 : 컨택플러그
740 : 식각방지막 750 : 제1 스토리지노드 산화막
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 스토리지노드 산화막 상에 발생하는 수용성 산화물을 제거함으로서 캐패시터의 특성을 향상할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
최근 반도체 메모리 소자의 고집적화되어 디자인 룰이 작아짐에 따라 캐패시터가 차지하는 면적이 감소하고 있다. 이에 따라 캐패시터의 정전용량을 확보하는데 어려움이 있다. 이에 대한 방안으로 스토리지노드의 높이를 증가시키는, 예를 들어 스토리지노드 산화막의 단차를 높이는, 방법이 연구되고 있다. 그러나 스토리지노드의 산화막의 단차를 높이는 방법은 공정 마진 부족 등으로 인하여 한계에 이르고 있다. 캐패시터의 정전용량을 증가시키는 다른 방법으로 스토리지노드산화막 제거 공정을 통해 실린더형 캐패시터를 형성하여 캐패시터의 안쪽과 바깥쪽을 모두 이용하는 방법이 있다. 그러나 스토리지노드 산화막을 습식식각을 이용하여 제거할 경우, 캐패시터가 쓰러지거나 뽑히는 등의 문제가 발생한다. 이에 따라 습식식각 공정 진행시 발생하는 문제점을 해결하기 위해 스토리지노드 산화막을 듀얼 산화막(Dual oxide)으로 형성하는 방법이 제안되어 있다.
도 1은 종래 기술에 따른 반도체 소자의 캐패시터를 설명하기 위해 나타내보인 도면이다.
도 1을 참조하면, 트랜지스터 및 비트라인(도시하지 않음)의 제조 공정이 완 료된 반도체 기판(100) 상에 층간절연막(110)을 증착한 후, 층간절연막(110)을 관통하여 반도체 기판(100)의 활성영역과 연결되는 컨택플러그(120)를 형성한다. 여기서 층간절연막(110)은 PETEOS(Plasma Enhanced TEOS)막을 포함하여 형성할 수 있고, 컨택플러그(120)는 도전성 물질로 매립하여 형성할 수 있다. 계속해서 층간절연막(110) 및 컨택플러그(120) 상에 스토리지노드 산화막(130)을 형성한다.
다음에 스토리지노드 산화막(130)을 선택적으로 식각하여 컨택플러그(120)가 노출되도록 하는 캐패시터 홀을 형성하고, 캐패시터 홀 내부에 스토리지노드 전극용 물질을 매립하고, 에치백 또는 화학적 기계적 연마 방법 등으로 평탄화 공정을 수행하여 스토리지노드 전극(140)을 형성한다.
한편, 상기 스토리지노드 산화막(130)은 USG(Undoped Silicate Glass), HDP(High Density Plasma), 또는 TEOS 산화막의 단일막으로 형성하거나 습식식각특성이 다른 이중막, 예를 들어 제1 캐패시터 희생절연막을 PSG(Phosphorus Silicate Glass) 산화막으로 형성하고, PSG막 상에 PETEOS막의 이중막으로 형성할 수 있다.
그런데 스토리지노드 산화막(130)으로 PSG막을 이용하는 경우, 상기 PSG막 증착 후 시간에 따른 박막내의 조성 변화와 대기 중에 노출되는 시간에 따라 PSG막 내의 불순물인 인(P)이 계속적으로 외부유출(out-diffusion)되어 PSG막 표면에서 대기 중의 수분과 결합한 수용성 산화물을 형성하게 된다.
도 2는 종래 기술에 따른 스토리지노드 산화막 형성시, 시간에 따른 박막 내의 조성 변화를 나타내보인 도면이다.
도 3은 종래 기술에 따른 스토리지노드 산화막 형성시, 대기 중에 노출되는 시간에 따라 PSG막 표면에 발생하는 수용성 산화물을 나타내보인 도면이다.
도 4 내지 도 6은 도 3에서 발생하는 수용성 산화물에 따라 발생하는 문제점을 설명하기 위해 나타내보인 도면들이다.
먼저 도 2를 참조하면, 종래 기술에 따라 PSG막을 이용하여 스토리지노드 산화막을 형성하는 경우, PSG막 증착 후 시간이 경과함에 따라 박막내의 조성이 외부유출 될 수 있는 인(P)이 점차 증가하는 것을 알 수 있다. 그리고 이렇게 외부유출된 인(P)은 도 3의 (a)를 참조하면, PSG막 증착 초기에는 나타나지 않지만, 시간이 지남에 따라 도 3의 (b)에 도시된 바와 같이, PSG막 표면에서 대기 중의 수분과 결합하여 수용성 산화물(300)을 형성하게 된다.
이러한 수용성 산화물(300)은 습식식각의 선택비 차이를 가지는 다중 박막을 증착하는 방법에 있어서 PSG막과 후속 박막 간의 정상적 계면의 습식식각 선택비와는 현저히 다른 선택비를 가짐으로써 후속 세정공정에서 도 4에 도시된 바와 같이, 터널링(400)현상을 발생시켜 스토리지노드 브릿지를 유발하게 된다. 또한 도 5를 참조하면, 수용성 화합물로부터 기인하는 단차(500)는 연이어 증착공정을 거치며 후속 공정에 심각한 단차를 유발하여 패턴 형성시 불량을 유발시키는 문제를 유발시킨다.
이에 따라 수용성 화합물이 생성되는 것을 방지하기 위하여, PSG막 증착 후 후속 공정 진행시 대기 중에 노출되는 시간을 최소화하기 위하여 시간이 지연되지 않도록 즉시 후속 공정을 진행하거나, PSG막 증착 후 장시간 대기 중에 노출되는 웨이퍼를 이온수(Deionized Water)를 이용한 고압 세정을 수행하여 수용성 화합물 의 생성을 억제하려는 방법을 이용하고 있으나, 전자는 대량 생산에 있어서 상당한 부담으로 작용하는 문제가 있고, 후자는 웨이퍼 건조시에 열 공정이 아닌 단순 회전에 의한 수분을 공급하여 제거하는 방법으로 도 6에 도시된 바와 같이, 시간이 지남에 따라 웨이퍼 에지에서 결함소스(600)를 남기게 되는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 스토리지노드 산화막의 형성시 발생하는 수용성 화합물을 제거함으로써 수용성 화합물로 인해 발생하는 여러 가지 문제점을 해결할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 관통하여 상기 반도체 기판에 연결되는 컨택플러그를 형성하는 단계; 상기 컨택플러그 위에 피에스지(PSG)막을 포함하여 제1 스토리지노드 산화막을 형성하는 단계; 상기 피에스지(PSG)막을 포함하는 제1 스토리지노드 산화막이 형성된 반도체 기판에 수용성 화합물을 제거하기 위해 이소프로필알콜(IPA)을 이용한 세정을 수행하는 단계; 및 상기 제1 스토리지노드 산화막 위에 제2 스토리지노드 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 이소프로필알콜을 이용한 세정을 수행하는 단계에서는, 이소프로필알콜이 수용성화합물과 반응하여 생긴 반응물을 중력에 의해 제거하는 방법을 이용할 수 있다.
또한, 상기 이소프로필알콜을 이용한 세정을 수행하는 단계에서는, 이소프로필알콜이 수용성화합물과 반응하여 생긴 반응물을 회전력을 이용하여 제거하는 방법을 이용할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 7 내지 도 10은 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 7을 참조하면, 트랜지스터 및 비트라인 등의 반도체 회로가 형성된 반도체 기판(700) 상에 층간절연막(710)을 형성한다. 다음에 층간절연막(710) 위에 감광막을 도포하고, 사진 및 식각공정을 통해 컨택플러그 형성영역을 정의하는 감광막패턴(720)을 형성한다.
다음에 도 8을 참조하면, 상기 감광막 패턴(720)을 식각마스크로 한 식각공정을 수행하여 층간절연막(710)을 식각해 반도체 기판(700)의 소정 표면이 노출되는 컨택홀을 형성한다. 그리고 감광막 패턴(720)은 제거한다. 다음으로 컨택홀을 포함한 층간절연막(710) 전면에 도전막을 형성한 후, 에치백(etch-back) 공정을 수행하여 컨택홀에 매립되는 컨택플러그(730)를 형성한다. 여기서 층간절연막(710)은 PETEOS(Plasma Enhanced TEOS)막을 포함하여 형성할 수 있고, 컨택플러그(730)는 폴리실리콘(poly silicon) 등의 도전성 물질로 형성할 수 있다.
다음에 도 9를 참조하면, 층간절연막(710) 및 컨택플러그(730) 상에 식각방지막(740) 및 제1 스토리지노드 산화막(750)을 형성한다. 여기서 식각방지막(740)은 이후 하부전극용 컨택홀을 형성하는 식각공정시 배리어막으로 작용하며 화학기상증착법(CVD)을 이용하여 질화막으로 형성할 수 있다. 또한, 제1 스토리지노드 산화막(750)은 PSG(Phosphorus Silicate Glass) 산화막으로 형성할 수 있다. 제1 스토리지노드 산화막(750)을 PSG 산화막으로 형성하는 경우, 상기 PSG 산화막을 증착한 후, 대기 중에 노출되는 시간에 따라 PSG 산화막의 표면에서 인(Phosphorus; 이하 P라고 칭함)이 외부 유출되면서 외부로 유출된 인(P)과 대기 중의 수분의 반응에 의해 인산(P₂O₄, P₂O5),인산무수물(P₄O10) 등과 같은 수용성 화합물(300, 도 3참조)을 형성하게 되고 이렇게 형성된 수용성 화합물(300)은 종래에서와 같이 비정상적인 단차 및 비정상적인 습식식각 선택비 특징을 나타내게 된다.
이에 따라 상기 PSG 산화막을 포함하는 제1 스토리지노드 산화막(750)이 형성된 반도체 기판(700)에 수용성 화합물을 제거하기 위해 이소프로필알콜(IPA; Isopropyl alcohol)을 이용한 세정을 수행한다. 이를 위해 먼저, 상기 제1 스토리지노드 산화막(750)이 형성된 반도체 기판(700)을 건식세정을 위한 세정장치 내에 로딩하여 지지한다.
도 11은 본 발명에 따라 스토리지노드 산화막 형성시 발생하는 수용성 화합물을 제거하기 위한 세정장치를 설명하기 위해 나타내보인 도면이다.
도 11을 참조하면, 건식세정을 위한 세정장치는 웨이퍼(w)를 지지하는 로더와, 세정장치 하부에 위치하여 세정장치내에 열을 공급하는 히터(780)와, 웨이퍼(w)의 양 측면과 웨이퍼(w)의 하부에 위치하여 기화된 이소프로필알콜(IPA)을 웨이퍼(w)에 분사하는 주입구(790)와, 세정장치 제일 상부에 위치하여 증기로 기화한 이소프로필알콜(IPA)을 냉각시키는 쿨링코일(800) 및 웨이퍼(w) 하단에 위치하여 이물질과 반응한 이소프로필알콜(IPA) 및 반응하지 않은 이소프로필알콜(IPA)을 배출하는 거터(gutter)(810)를 포함하여 형성한다.
이하 이와 같은 세정장치를 이용한 세정방법을 설명하면 다음과 같다.
먼저, 웨이퍼(w)를 세정장치 내에 로딩하여 지지한다. 그리고 이소프로필알콜(IPA)을 상기 세정장치 내에 공급한다. 액체 형태의 이소프로필알콜(IPA)은 세정장치 하부에 위치하여 상기 세정장치 내에 열을 공급하는 히터(780)에 의해 기화된 형태로 웨이퍼(w)의 양 측면과 하부에 위치하는 주입구(790)를 통해 웨이퍼(w)에 분사된다. 이렇게 웨이퍼(w)에 공급된 이소프로필알콜(IPA)은 웨이퍼(w) 표면의 수용성화합물과 반응하여 응축되면서 중력에 의해 세정장치 아래로 떨어진다. 그리고 수용성화합물과 반응하지 않은 이소프로필알콜(IPA)은 주입구(790) 상부에 위치한 쿨링코일(800)에 의해 응축되어 세정장치 아래로 떨어진다. 이렇게 떨어진 수용성화합물과 반응한 이소프로필알콜(IPA) 및 미반응 이소프로필알콜(IPA)은 웨이퍼(w) 하단에 위치한 거터(810)에 의해 외부로 배출되고, 히터(780) 아래에서 정제되어 수용성화합물은 제거되고, 이소프로필알콜(IPA)은 다시 웨이퍼(w)에 공급된다.
도 12는 본 발명에 따라 스토리지노드 산화막 형성시 발생하는 수용성 화합 물을 제거하기 위한 다른 세정장치를 설명하기 위해 나타내보인 도면이다.
도 12를 참조하면, 수용성 화합물을 제거하기 위한 세정장치는 웨이퍼(w)를 지지하면서 세정장치 내부를 진공상태로 형성하는 진공 척(chuck)(820)과, 웨이퍼(w) 상부 및 양 측면에 위치하여 세정용액을 공급하는 노즐(830)을 포함하여 형성한다. 그리고 상기 세정장치는 회전이 가능하다.
이하 이와 같은 세정장치를 이용한 세정방법을 설명하면 다음과 같다.
먼저, 웨이퍼(w)를 회전하고 있는 세정장치에 로딩하여 지지하고, 진공 척(820)을 이용하여 세정장치 내부를 진공상태로 형성한다. 그리고 이소프로필알콜(IPA)을 상기 세정장치 내에 공급한다. 액체 형태의 이소프로필알콜(IPA)은 세정장치의 상단 및 웨이퍼의 양 측면에 위치한 노즐(830)을 통해 일정시간동안 공급된다. 그리고 웨이퍼(w)에 공급된 액체 형태의 이소프로필알콜(IPA)은 웨이퍼(w) 상의 수용성화합물과 결합한다. 계속해서 액체 형태의 이소프로필알콜(IPA)을 휘발시키기 위해 세정장치를 회전시키는데, 상기 세정장치가 회전되면서 수용성화합물이 회전력에 의해 제거된다. 이 경우 종래에서는 수용성 화합물을 제거하기 위해 웨이퍼(w)에 이온수(Deionized water)를 이용하여 제거하였으나, 수용성화합물과 반응성이 더 큰 이소프로필알콜(IPA)을 이용함으로서 수용성화합물을 더 잘 제거할 수 있다.
다음에 도 10을 참조하면, 이소프로필알콜(IPA)을 이용한 세정공정을 수행한 제1 스토리지노드 산화막(750) 위에 제2 스토리지노드 산화막(760)을 형성하여 다층 구조로 이루어진 캐패시터용 희생절연막(770)을 형성한다. 여기서 제2 스토리지 노드 산화막(760)은 PETEOS(Plasma Enhanced TEOS)막을 포함하여 형성할 수 있다.
다음에 비록 도면에 도시하지는 않았지만, 상기 캐패시터용 희생절연막의 일부영역에 컨택플러그를 노출시키는 캐패시터홀을 형성한후, 상기 캐패시터홀에 소정의 공정을 거쳐 하부전극, 유전막 및 상부전극을 포함하는 캐패시터를 형성한다플러그를 노출시키는 캐패시터홀을 형성한후, 상기 캐패시터홀에 소정의 공정을 거쳐 하부전극, 유전막 및 상부전극을 포함하는 캐패시터를 형성한다.
본 발명에 따라 PSG막 계면에 형성되는 수용성화합물을 건식세정방법을 이용하여 제거할 경우, PSG막에서 외부 유출된 인(P) 불순물이 대기와 반응하여 생성하는 수용성화합물에 의한 비정상적인 단차 및 비정상적인 습식식각 선택비 특성을 갖는 것을 방지할 수 있다. 플러그를 노출시키는 캐패시터홀을 형성한후, 상기 캐패시터홀에 소정의 공정을 거쳐 하부전극, 유전막 및 상부전극을 포함하는 캐패시터를 형성한다.
본 발명에 따라 PSG막 계면에 형성되는 수용성화합물을 건식세정을 이용하여 제거함으로써, PSG막에서 외부 유출된 인(P) 불순물이 대기와 반응하여 생성하는 수용성화합물에 의한 비정상적인 단차 및 비정상적인 습식식각 선택비 특성을 갖는 것을 방지할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 캐패시터 형성방법에 의하면, 스토리지노드 산화막의 형성시 발생하는 수용성 화합물을 제거함으로써 수용성 화합물로 의한 비정상적인 단차 및 비정상적인 습식식각 선택비 특징을 제거할 수 있다. 또한, 대량 생산에서 PSG막 증착 공정과 후속 공정 간의 지연시간에 대한 제약을 개선할 수 있다.
Claims (3)
- 반도체 기판 상에 층간절연막을 형성하는 단계;상기 층간절연막을 관통하여 상기 반도체 기판에 연결되는 컨택플러그를 형성하는 단계;상기 컨택플러그 위에 피에스지(PSG)막을 포함하여 제1 스토리지노드 산화막을 형성하는 단계;상기 피에스지(PSG)막을 포함하는 제1 스토리지노드 산화막이 형성된 반도체 기판에 수용성 화합물을 제거하기 위해 이소프로필알콜(IPA)을 이용한 세정을 수행하는 단계; 및상기 제1 스토리지노드 산화막 위에 제2 스토리지노드 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서,상기 이소프로필알콜을 이용한 세정을 수행하는 단계에서는, 이소프로필알콜이 수용성화합물과 반응하여 생긴 반응물을 중력에 의해 제거하는 방법을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서,상기 이소프로필알콜을 이용한 세정을 수행하는 단계에서는, 이소프로필알콜 이 수용성화합물과 반응하여 생긴 반응물을 회전력에 의해 제거하는 방법을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058774A KR100702128B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 캐패시터 형성방법 |
| US11/269,095 US7410865B2 (en) | 2005-06-30 | 2005-11-08 | Method for fabricating capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058774A KR100702128B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070003045A KR20070003045A (ko) | 2007-01-05 |
| KR100702128B1 true KR100702128B1 (ko) | 2007-03-30 |
Family
ID=37590141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058774A KR100702128B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 소자의 캐패시터 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7410865B2 (ko) |
| KR (1) | KR100702128B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232443A (ja) * | 1990-06-11 | 1992-08-20 | Hartmann & Braun Ag | 光度測定装置用キュベットの製造方法 |
| JPH1096109A (ja) * | 1996-09-20 | 1998-04-14 | Gunze Ltd | エプロン |
| KR19990021284A (ko) * | 1997-08-30 | 1999-03-25 | 윤종용 | 반도체장치의 콘택홀 세정방법 |
| US6716756B2 (en) * | 2000-08-31 | 2004-04-06 | Hynix Semiconductor Inc. | Method for forming capacitor of semiconductor device |
| KR20040059849A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513601A (en) | 1994-03-01 | 1996-05-07 | Benson; Robert A. | Aircraft engine |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| KR100542736B1 (ko) * | 2002-08-17 | 2006-01-11 | 삼성전자주식회사 | 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법 |
| US7468323B2 (en) * | 2004-02-27 | 2008-12-23 | Micron Technology, Inc. | Method of forming high aspect ratio structures |
| KR100541682B1 (ko) * | 2004-03-10 | 2006-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
-
2005
- 2005-06-30 KR KR1020050058774A patent/KR100702128B1/ko not_active IP Right Cessation
- 2005-11-08 US US11/269,095 patent/US7410865B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232443A (ja) * | 1990-06-11 | 1992-08-20 | Hartmann & Braun Ag | 光度測定装置用キュベットの製造方法 |
| JPH1096109A (ja) * | 1996-09-20 | 1998-04-14 | Gunze Ltd | エプロン |
| KR19990021284A (ko) * | 1997-08-30 | 1999-03-25 | 윤종용 | 반도체장치의 콘택홀 세정방법 |
| US6716756B2 (en) * | 2000-08-31 | 2004-04-06 | Hynix Semiconductor Inc. | Method for forming capacitor of semiconductor device |
| KR20040059849A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070003045A (ko) | 2007-01-05 |
| US7410865B2 (en) | 2008-08-12 |
| US20070004166A1 (en) | 2007-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101143727B1 (ko) | 반도체 장치의 제조 방법 및 기억 매체 | |
| KR100343286B1 (ko) | 웨이퍼 가장자리의 결함 요인 처리 방법 | |
| US7824505B2 (en) | Method to address carbon incorporation in an interpoly oxide | |
| JP4711658B2 (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| CN111180506A (zh) | 半导体器件 | |
| KR100533978B1 (ko) | 반도체 소자 제조 방법 | |
| KR100869236B1 (ko) | 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법 | |
| KR100636031B1 (ko) | 불휘발성 메모리 장치의 제조 방법. | |
| KR100611776B1 (ko) | 반도체 소자 제조 방법 | |
| US7297638B2 (en) | Method for manufacturing a semiconductor device | |
| US20040110377A1 (en) | Method of forming a contact in a semiconductor device | |
| KR100702128B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US7547598B2 (en) | Method for fabricating capacitor in semiconductor device | |
| US6191042B1 (en) | Method of forming node contact opening | |
| KR100666881B1 (ko) | 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법. | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| US7208363B2 (en) | Fabrication of local interconnect lines | |
| KR100672169B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070031503A (ko) | 실린더형 커패시터 및 이의 제조 방법 | |
| KR100405127B1 (ko) | 반도체소자의 제조방법 | |
| US6344422B1 (en) | Method of depositing a BSG layer | |
| KR100702134B1 (ko) | 반도체소자의 커패시터 형성 방법 | |
| KR100950475B1 (ko) | 반도체 소자의 스토리지노드 전극 형성방법 | |
| KR100517912B1 (ko) | 반도체소자 제조 방법 | |
| KR20070096255A (ko) | 커패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |