JP2002076293A - キャパシタ及び半導体装置の製造方法 - Google Patents
キャパシタ及び半導体装置の製造方法Info
- Publication number
- JP2002076293A JP2002076293A JP2000265284A JP2000265284A JP2002076293A JP 2002076293 A JP2002076293 A JP 2002076293A JP 2000265284 A JP2000265284 A JP 2000265284A JP 2000265284 A JP2000265284 A JP 2000265284A JP 2002076293 A JP2002076293 A JP 2002076293A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- semiconductor device
- manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｐｔ等の貴金属により構成されていても、酸
素雰囲気で熱処理しても凝集しない電極を有するキャパ
シタや半導体装置を提供する。 【解決手段】 Ｐｔなどからなる下部電極１１を形成し
た後、下部電極１１内に、高温における剛性の低下を抑
制する機能を有する不純物例えば水素２０を添加する。
その後、下部電極１１の上に、ＢＳＴ膜などからなる容
量絶縁膜１２を形成する際に、酸化性雰囲気下で高温に
さらされても、下部電極１１の剛性の低下が抑制され、
下部電極１１を構成するＰｔなどの金属の凝集による変
形が阻止される。
素雰囲気で熱処理しても凝集しない電極を有するキャパ
シタや半導体装置を提供する。 【解決手段】 Ｐｔなどからなる下部電極１１を形成し
た後、下部電極１１内に、高温における剛性の低下を抑
制する機能を有する不純物例えば水素２０を添加する。
その後、下部電極１１の上に、ＢＳＴ膜などからなる容
量絶縁膜１２を形成する際に、酸化性雰囲気下で高温に
さらされても、下部電極１１の剛性の低下が抑制され、
下部電極１１を構成するＰｔなどの金属の凝集による変
形が阻止される。
Description
【０００１】
【発明の属する技術分野】本発明は、１対の電極間に誘
電体膜を介在させたキャパシタ、電極を要素として有す
る半導体装置の製造方法に係り、特に、電極の変形を防
止する対策に関する。
電体膜を介在させたキャパシタ、電極を要素として有す
る半導体装置の製造方法に係り、特に、電極の変形を防
止する対策に関する。
【０００２】
【従来の技術】従来より、高誘電体材料や強誘電体材料
を容量絶縁膜として用いたキャパシタの電極は、貴金属
や高融点金属によって構成されている。これは、高誘電
体材料や強誘電体材料は、一般には、形成時に化学反応
を利用することが多く、かつ、強い酸化性を有している
ことから、できるだけ化学的に安定な材料を電極材料と
して用いる必要があるからである。
を容量絶縁膜として用いたキャパシタの電極は、貴金属
や高融点金属によって構成されている。これは、高誘電
体材料や強誘電体材料は、一般には、形成時に化学反応
を利用することが多く、かつ、強い酸化性を有している
ことから、できるだけ化学的に安定な材料を電極材料と
して用いる必要があるからである。
【０００３】例えば、五酸化タンタル（Ｔａ2 Ｏ5 ）と
いう高誘電体材料を容量絶縁膜材料として用いる場合に
は、電極材料として、ルテニウム（Ｒｕ），タングステ
ン（Ｗ），モリブデン（Ｍｏ）等が用いられる。
いう高誘電体材料を容量絶縁膜材料として用いる場合に
は、電極材料として、ルテニウム（Ｒｕ），タングステ
ン（Ｗ），モリブデン（Ｍｏ）等が用いられる。
【０００４】また、バリウムストロンチウムチタンオキ
サイド（Ｂａ1-X Ｓｒx ＴｉＯ3 ）（ＢＳＴ）を容量絶
縁膜材料として用いる場合には、電極材料としてＲｕ、
二酸化ルテニウム（ＲｕＯ2 ），白金（Ｐｔ），イリジ
ウム（Ｉｒ）等が用いられる。
サイド（Ｂａ1-X Ｓｒx ＴｉＯ3 ）（ＢＳＴ）を容量絶
縁膜材料として用いる場合には、電極材料としてＲｕ、
二酸化ルテニウム（ＲｕＯ2 ），白金（Ｐｔ），イリジ
ウム（Ｉｒ）等が用いられる。
【０００５】さらに、強誘電体材料であるストロンチウ
ムビスマスタンタルオキサイド（ＳＢＴ）や鉛ジルコニ
ウムチタンオキサイド（ＰＺＴ）を容量絶縁膜として用
いる場合には、電極材料として、Ｐｔ，Ｉｒ，二酸化イ
リジウム（ＩｒＯ2 ）等が用いられる。
ムビスマスタンタルオキサイド（ＳＢＴ）や鉛ジルコニ
ウムチタンオキサイド（ＰＺＴ）を容量絶縁膜として用
いる場合には、電極材料として、Ｐｔ，Ｉｒ，二酸化イ
リジウム（ＩｒＯ2 ）等が用いられる。
【０００６】ここで、特開平１１−７４４８８号公報に
開示されている従来のＢＳＴを用いたキャパシタの構造
について、図１を参照しながら説明する。このキャパシ
タは、ＤＲＡＭのメモリセルの記憶容量部として機能す
るものである。図１に示されるように、ＤＲＡＭメモリ
セルは、半導体基板１００に、ゲート絶縁膜，ゲート電
極，ソース・ドレイン領域などを設けてなるＭＩＳＦＥ
Ｔ構造を有するメモリセルトランジスタ（図示せず）
と、半導体基板１００上に設けられた酸化珪素（ＳｉＯ
2 ）や窒化珪素（ＳｉＮ）からなる層間絶縁膜１０６
と、層間絶縁膜１０６を貫通して半導体基板１００（ソ
ース領域）に到達する接続孔を埋めるポリシリコンプラ
グ１０８と、ポリシリコンプラグ１０８の上に設けられ
たシリサイド層１０７（例えばコバルトシリサイド層）
と、窒化チタンアルミニウム（ＴｉＡｌＮ）からなるバ
リア層１０５と、バリア層１０５と層間絶縁膜１０６と
に跨って設けられたＴｉＡｌＮからなる密着層１０４
と、密着層１０４の上に設けられたＰｔからなる下部電
極１０１と、下部電極１０１の上に設けられた厚み約３
０ｎｍのＢＳＴからなる容量絶縁膜１０２と、Ｐｔから
なる上部電極１０３とを備えている。この下部電極１０
１，容量絶縁膜１０２及び上部電極１０３を積層した部
分が記憶容量部となるキャパシタである。この第１の従
来例の構造においては、下部電極１０１が約５００ｎｍ
の厚みを有していて十分な機械的強度を有しているが、
下部電極１０１を直接下地層（層間絶縁膜１０６やシリ
サイド層１０５）の上に形成すると、下地層との密着性
が弱く剥離のおそれがある。そこで、この例では、Ｔｉ
ＡｌＮからなる密着層１０４とバリア層１０５とを下部
電極１０１の下方に設けている。なお、バリア層１０５
は、ポリシリコンプラグ１０８の酸化を防止する機能を
も有している。
開示されている従来のＢＳＴを用いたキャパシタの構造
について、図１を参照しながら説明する。このキャパシ
タは、ＤＲＡＭのメモリセルの記憶容量部として機能す
るものである。図１に示されるように、ＤＲＡＭメモリ
セルは、半導体基板１００に、ゲート絶縁膜，ゲート電
極，ソース・ドレイン領域などを設けてなるＭＩＳＦＥ
Ｔ構造を有するメモリセルトランジスタ（図示せず）
と、半導体基板１００上に設けられた酸化珪素（ＳｉＯ
2 ）や窒化珪素（ＳｉＮ）からなる層間絶縁膜１０６
と、層間絶縁膜１０６を貫通して半導体基板１００（ソ
ース領域）に到達する接続孔を埋めるポリシリコンプラ
グ１０８と、ポリシリコンプラグ１０８の上に設けられ
たシリサイド層１０７（例えばコバルトシリサイド層）
と、窒化チタンアルミニウム（ＴｉＡｌＮ）からなるバ
リア層１０５と、バリア層１０５と層間絶縁膜１０６と
に跨って設けられたＴｉＡｌＮからなる密着層１０４
と、密着層１０４の上に設けられたＰｔからなる下部電
極１０１と、下部電極１０１の上に設けられた厚み約３
０ｎｍのＢＳＴからなる容量絶縁膜１０２と、Ｐｔから
なる上部電極１０３とを備えている。この下部電極１０
１，容量絶縁膜１０２及び上部電極１０３を積層した部
分が記憶容量部となるキャパシタである。この第１の従
来例の構造においては、下部電極１０１が約５００ｎｍ
の厚みを有していて十分な機械的強度を有しているが、
下部電極１０１を直接下地層（層間絶縁膜１０６やシリ
サイド層１０５）の上に形成すると、下地層との密着性
が弱く剥離のおそれがある。そこで、この例では、Ｔｉ
ＡｌＮからなる密着層１０４とバリア層１０５とを下部
電極１０１の下方に設けている。なお、バリア層１０５
は、ポリシリコンプラグ１０８の酸化を防止する機能を
も有している。
【０００７】ここで、Ｐｔ膜は非常に化学的に安定な物
質であることから、厚み５００ｎｍのＰｔ膜をパターニ
ングして図１に示すような下部電極１０１を形成するこ
とは非常に困難である。図１に示す例では、下部電極１
０１の側面部も電極として機能しているが、下部電極１
０１の面積を大きくしたり、より比誘電率の高い誘電体
材料により容量絶縁膜を構成すれば、下部電極の側面部
を広くしなくても十分な容量を確保できるため、下部電
極の厚みを薄くすることが可能である。図３は、このよ
うな薄膜化されたＰｔ膜からなる下部電極１０１を有す
るＤＲＡＭメモリセルのキャパシタ構造の例を示す図で
ある。図３において、図１と同じ符号が付された部材は
図１における部材と同じものである。
質であることから、厚み５００ｎｍのＰｔ膜をパターニ
ングして図１に示すような下部電極１０１を形成するこ
とは非常に困難である。図１に示す例では、下部電極１
０１の側面部も電極として機能しているが、下部電極１
０１の面積を大きくしたり、より比誘電率の高い誘電体
材料により容量絶縁膜を構成すれば、下部電極の側面部
を広くしなくても十分な容量を確保できるため、下部電
極の厚みを薄くすることが可能である。図３は、このよ
うな薄膜化されたＰｔ膜からなる下部電極１０１を有す
るＤＲＡＭメモリセルのキャパシタ構造の例を示す図で
ある。図３において、図１と同じ符号が付された部材は
図１における部材と同じものである。
【０００８】また、微細化が進み、０．１５μｍルール
以下のデザインルールが採用されるＤＲＡＭメモリセル
においては、キャパシタの下部電極の厚みをより薄くす
る必要が生じる。図２は、下部電極の厚みを薄くするた
めのカップ型のキャパシタの構造を示す断面図である。
同図に示すように、この例では、図１に示す構造と同様
の，半導体基板１００と、ポリシリコンプラグ１０８
と、シリサイド層１０７と、ＴｉＡｌＮからなるバリア
層１０５とを有している。さらに、層間絶縁膜１０６に
形成された凹部の側面及び底面に沿って形成されたＴｉ
ＡｌＮからなる密着層１１４と、密着層１１４の上に設
けられたＰｔ薄膜からなる下部電極１１１と、厚み約２
５ｎｍのＢＳＴ膜からなる容量絶縁膜１１１と、Ｐｔか
らなる上部電極１１３とを備えている。ここで、メモリ
セルを微細化するためには、下部電極１１１は１０〜２
０ｎｍ程度に薄くする必要がある。このため、下部電極
１１１は十分な機械的強度を有しておらず、下地層であ
る層間絶縁膜１０６によって強く支持されていなければ
ならない。したがって、下部電極１１１と層間絶縁膜１
０６との密着性を確保するために、極薄のチタン膜を用
いた密着層１１４が設けられている。
以下のデザインルールが採用されるＤＲＡＭメモリセル
においては、キャパシタの下部電極の厚みをより薄くす
る必要が生じる。図２は、下部電極の厚みを薄くするた
めのカップ型のキャパシタの構造を示す断面図である。
同図に示すように、この例では、図１に示す構造と同様
の，半導体基板１００と、ポリシリコンプラグ１０８
と、シリサイド層１０７と、ＴｉＡｌＮからなるバリア
層１０５とを有している。さらに、層間絶縁膜１０６に
形成された凹部の側面及び底面に沿って形成されたＴｉ
ＡｌＮからなる密着層１１４と、密着層１１４の上に設
けられたＰｔ薄膜からなる下部電極１１１と、厚み約２
５ｎｍのＢＳＴ膜からなる容量絶縁膜１１１と、Ｐｔか
らなる上部電極１１３とを備えている。ここで、メモリ
セルを微細化するためには、下部電極１１１は１０〜２
０ｎｍ程度に薄くする必要がある。このため、下部電極
１１１は十分な機械的強度を有しておらず、下地層であ
る層間絶縁膜１０６によって強く支持されていなければ
ならない。したがって、下部電極１１１と層間絶縁膜１
０６との密着性を確保するために、極薄のチタン膜を用
いた密着層１１４が設けられている。
【０００９】
【発明が解決しようとする課題】しかしながら、本発明
者達の研究によると、図２や図３に示すようなＰｔ薄膜
からなる下部電極においては、図１に示すような厚いＰ
ｔ膜からなる下部電極においては生じなかった以下のよ
うな不具合が生じることがわかった。
者達の研究によると、図２や図３に示すようなＰｔ薄膜
からなる下部電極においては、図１に示すような厚いＰ
ｔ膜からなる下部電極においては生じなかった以下のよ
うな不具合が生じることがわかった。
【００１０】図４，図５は、ぞれぞれ図２，図３に示す
構造を有するキャパシタを酸素雰囲気下で熱処理したと
きの構造の変化を示す断面図である。図４，図５に示す
ように、酸素雰囲気下での熱処理を経ることにより、下
部電極１１１，１０１を構成するＰｔの凝集が生じ、下
部電極１１１，１０１に空隙部Ｒvoが発生している。
構造を有するキャパシタを酸素雰囲気下で熱処理したと
きの構造の変化を示す断面図である。図４，図５に示す
ように、酸素雰囲気下での熱処理を経ることにより、下
部電極１１１，１０１を構成するＰｔの凝集が生じ、下
部電極１１１，１０１に空隙部Ｒvoが発生している。
【００１１】キャパシタの製造工程においてこのような
酸素雰囲気下での熱処理に相当する工程は、容量絶縁膜
１１２，１０２を構成するＢＳＴ膜を化学気層堆積法で
形成する工程や、その後にＢＳＴ膜に酸素を供給するた
めのアニール工程などであり、これらの処理を省略する
ことはできない。したがって、図４，図５に示す空隙部
Ｒvoの発生を抑制するためには、Ｐｔ薄膜の構造自体を
酸素雰囲気下での熱処理に耐えうるものとする必要があ
る。
酸素雰囲気下での熱処理に相当する工程は、容量絶縁膜
１１２，１０２を構成するＢＳＴ膜を化学気層堆積法で
形成する工程や、その後にＢＳＴ膜に酸素を供給するた
めのアニール工程などであり、これらの処理を省略する
ことはできない。したがって、図４，図５に示す空隙部
Ｒvoの発生を抑制するためには、Ｐｔ薄膜の構造自体を
酸素雰囲気下での熱処理に耐えうるものとする必要があ
る。
【００１２】そこで、本発明者達は、Ｐｔ薄膜の構造を
改変するために、以下のような考察を行なった。
改変するために、以下のような考察を行なった。
【００１３】上述のような空隙部Ｒvoが生じるのは、Ｐ
ｔ薄膜の強度が高温で低下する一方、Ｐｔ薄膜の表面張
力が大きいために、高温下ではＰｔ薄膜が容易に水玉の
ように丸くなろうとすることに主な原因があると考えら
れる。また、大気圧で５〜２０％程度の酸素を含む雰囲
気下では、４００℃近辺で極めて大きな応力変化が発生
することがわかった。図６は、シリコンウエハ上に厚み
が約１００ｎｍのＰｔ薄膜を形成したものを酸化を含む
雰囲気下で高温まで加熱していったときのＰｔ薄膜中の
応力の変化をレーザ法により測定した結果を示す図であ
る。図６において、横軸は温度（℃）を表し、縦軸は引
張側を正としたときの応力（ＭＰａ）を表している。こ
こで、シリコンウエハ上にＰｔ薄膜を形成したときのＡ
ｓ．ｄｅｐ．の状態では、Ｐｔ薄膜には圧縮応力が印加
された状態と考えられる。ただし、図６における応力の
０点位置はレーザ法の測定原理上あまり正確でないの
で、このデータは応力の変化に大きな意味がある。ま
た、シリコンウエハを加熱すると、シリコンウエハより
もＰｔ薄膜の方が熱膨張率が大きいので、応力が徐々に
圧縮方向に変化していくものと考えられるが、熱膨張率
の差による応力の変化はここでは無視して考察すること
にする。図６に示されるように、温度が約３００℃を越
えると、Ｐｔ薄膜の応力が大きく変化し始める。そし
て、このような急激な応力の変化と空隙部の発生との間
に相関関係があることがわかった。つまり、Ｐｔ薄膜に
空隙部Ｒvoが発生する機構は、応力の急激な変化に応じ
て、グレインの移動，成長（合体）や転位（ディスロケ
ーション）の運動が活発になる結果、表面張力によって
Ｐｔが部分的に凝集し、Ｐｔ薄膜の一部が密着層から剥
がれて丸まることにあると推定される。
ｔ薄膜の強度が高温で低下する一方、Ｐｔ薄膜の表面張
力が大きいために、高温下ではＰｔ薄膜が容易に水玉の
ように丸くなろうとすることに主な原因があると考えら
れる。また、大気圧で５〜２０％程度の酸素を含む雰囲
気下では、４００℃近辺で極めて大きな応力変化が発生
することがわかった。図６は、シリコンウエハ上に厚み
が約１００ｎｍのＰｔ薄膜を形成したものを酸化を含む
雰囲気下で高温まで加熱していったときのＰｔ薄膜中の
応力の変化をレーザ法により測定した結果を示す図であ
る。図６において、横軸は温度（℃）を表し、縦軸は引
張側を正としたときの応力（ＭＰａ）を表している。こ
こで、シリコンウエハ上にＰｔ薄膜を形成したときのＡ
ｓ．ｄｅｐ．の状態では、Ｐｔ薄膜には圧縮応力が印加
された状態と考えられる。ただし、図６における応力の
０点位置はレーザ法の測定原理上あまり正確でないの
で、このデータは応力の変化に大きな意味がある。ま
た、シリコンウエハを加熱すると、シリコンウエハより
もＰｔ薄膜の方が熱膨張率が大きいので、応力が徐々に
圧縮方向に変化していくものと考えられるが、熱膨張率
の差による応力の変化はここでは無視して考察すること
にする。図６に示されるように、温度が約３００℃を越
えると、Ｐｔ薄膜の応力が大きく変化し始める。そし
て、このような急激な応力の変化と空隙部の発生との間
に相関関係があることがわかった。つまり、Ｐｔ薄膜に
空隙部Ｒvoが発生する機構は、応力の急激な変化に応じ
て、グレインの移動，成長（合体）や転位（ディスロケ
ーション）の運動が活発になる結果、表面張力によって
Ｐｔが部分的に凝集し、Ｐｔ薄膜の一部が密着層から剥
がれて丸まることにあると推定される。
【００１４】本発明の目的は、キャパシタの電極を構成
するＰｔなどの材料自身の少なくとも高温における強度
の低下を抑制する手段を講ずることにより、電極の変形
等に起因する空隙部の発生を防止することにある。
するＰｔなどの材料自身の少なくとも高温における強度
の低下を抑制する手段を講ずることにより、電極の変形
等に起因する空隙部の発生を防止することにある。
【００１５】
【課題を解決するための手段】本発明の第１のキャパシ
タは、金属からなる第１の電極と、導体材料からなる第
２の電極と、上記第１，第２の電極間に介在する容量絶
縁膜とを備え、上記第１の電極は、高温における当該電
極の剛性の低下を抑制する機能を有する不純物を含んで
いる。
タは、金属からなる第１の電極と、導体材料からなる第
２の電極と、上記第１，第２の電極間に介在する容量絶
縁膜とを備え、上記第１の電極は、高温における当該電
極の剛性の低下を抑制する機能を有する不純物を含んで
いる。
【００１６】これにより、第１の電極が高温にさらされ
たときにも、剛性が高く維持されるので、電極の変形が
妨げられる。つまり、金属の凝集による空隙部の形成な
どの不具合を防止することができる。
たときにも、剛性が高く維持されるので、電極の変形が
妨げられる。つまり、金属の凝集による空隙部の形成な
どの不具合を防止することができる。
【００１７】上記第１の電極が白金族貴金属により構成
されていることにより、第１の電極が化学的な安定性を
有するので、キャパシタの信頼性や容量特性が高く維持
されることになる。
されていることにより、第１の電極が化学的な安定性を
有するので、キャパシタの信頼性や容量特性が高く維持
されることになる。
【００１８】上記不純物が水素であることにより、第１
の電極中の原子と結合して金属原子の移動が抑制される
作用が生じるので、より効果的に第１の電極の変形を防
止することが可能となる。
の電極中の原子と結合して金属原子の移動が抑制される
作用が生じるので、より効果的に第１の電極の変形を防
止することが可能となる。
【００１９】上記容量絶縁膜は、酸化物系誘電体膜であ
る場合に、酸化物系誘電体膜の製造工程において電極が
酸化性雰囲気にさらされたときにも電極の変形が妨げら
れることになる。
る場合に、酸化物系誘電体膜の製造工程において電極が
酸化性雰囲気にさらされたときにも電極の変形が妨げら
れることになる。
【００２０】第１の電極のもっとも薄い部位における厚
みは、１００ｎｍ以下である場合に、本発明を適用する
と、特に大きな効果が得られる。
みは、１００ｎｍ以下である場合に、本発明を適用する
と、特に大きな効果が得られる。
【００２１】上記第２の電極が、高温における当該電極
の剛性の低下を抑制する機能を有する不純物を含んでい
ることにより、第２の電極の薄膜化を図りつつ、高い信
頼性を確保することができる。
の剛性の低下を抑制する機能を有する不純物を含んでい
ることにより、第２の電極の薄膜化を図りつつ、高い信
頼性を確保することができる。
【００２２】本発明の第２のキャパシタは、貴金属又は
高融点金属からなる第１の電極と、導体材料からなる第
２の電極と、上記第１，第２の電極間に介在する容量絶
縁膜とを備え、上記第１の電極は水素を含んでいる。
高融点金属からなる第１の電極と、導体材料からなる第
２の電極と、上記第１，第２の電極間に介在する容量絶
縁膜とを備え、上記第１の電極は水素を含んでいる。
【００２３】これにより、貴金属又は高融点金属中にお
いて水素が金属原子と結合して原子の移動を抑制する作
用が生じるので、第１の電極の変形が防止されることに
なる。
いて水素が金属原子と結合して原子の移動を抑制する作
用が生じるので、第１の電極の変形が防止されることに
なる。
【００２４】本発明の第１の半導体装置の製造方法は、
貴金属又は高融点金属からなる電極を要素として有する
半導体装置の製造方法であって、上記電極を形成する工
程（ａ）と、上記電極を還元機能を有する雰囲気下で熱
処理する工程（ｂ）とを含んでいる。
貴金属又は高融点金属からなる電極を要素として有する
半導体装置の製造方法であって、上記電極を形成する工
程（ａ）と、上記電極を還元機能を有する雰囲気下で熱
処理する工程（ｂ）とを含んでいる。
【００２５】この方法により、電極が還元機能を有する
雰囲気下で処理されることにより、その後、酸化性雰囲
気下で処理されても、電極の部分的な酸化が抑制される
などの作用が生じ、電極の変形が抑制される。
雰囲気下で処理されることにより、その後、酸化性雰囲
気下で処理されても、電極の部分的な酸化が抑制される
などの作用が生じ、電極の変形が抑制される。
【００２６】上記工程（ｂ）の後、上記電極の上に、キ
ャパシタ用の誘電体膜を形成する工程をさらに含むこと
により、この方法をキャパシタの形成に利用することが
できる。
ャパシタ用の誘電体膜を形成する工程をさらに含むこと
により、この方法をキャパシタの形成に利用することが
できる。
【００２７】上記工程（ｂ）では、上記還元機能を有す
る雰囲気として水素を含む雰囲気下で熱処理を行なうこ
とが好ましい。
る雰囲気として水素を含む雰囲気下で熱処理を行なうこ
とが好ましい。
【００２８】本発明の第２の半導体装置の製造方法は、
電極を要素として有する半導体装置の製造方法であっ
て、上記電極を形成する工程（ａ）と、上記電極を還元
機能を有する雰囲気下で熱処理する工程（ｂ）と、上記
電極の上に、酸化物系絶縁膜を形成する工程（ｃ）とを
含んでいる。
電極を要素として有する半導体装置の製造方法であっ
て、上記電極を形成する工程（ａ）と、上記電極を還元
機能を有する雰囲気下で熱処理する工程（ｂ）と、上記
電極の上に、酸化物系絶縁膜を形成する工程（ｃ）とを
含んでいる。
【００２９】この方法により、工程（ｃ）で酸化物系絶
縁膜を形成する際に、酸化性雰囲気下で高温に電極がさ
らされても、電極の部分的な酸化が抑制されるなどの作
用が生じ、電極の変形が抑制される。
縁膜を形成する際に、酸化性雰囲気下で高温に電極がさ
らされても、電極の部分的な酸化が抑制されるなどの作
用が生じ、電極の変形が抑制される。
【００３０】上記工程（ｃ）の後、上記酸化物系絶縁膜
の上に、キャパシタ用のもう１つの電極を形成する工程
をさらに含むことにより、本発明をキャパシタを有する
半導体装置の形成に利用することが可能になる。
の上に、キャパシタ用のもう１つの電極を形成する工程
をさらに含むことにより、本発明をキャパシタを有する
半導体装置の形成に利用することが可能になる。
【００３１】
【発明の実施の形態】−本発明の基礎となる実験データ
− ここで、本発明者達は、以下に説明する実験データに基
づいて、Ｐｔ薄膜の強度の低下が水素等の軽元素の添加
によって抑制されることを見いだした。
− ここで、本発明者達は、以下に説明する実験データに基
づいて、Ｐｔ薄膜の強度の低下が水素等の軽元素の添加
によって抑制されることを見いだした。
【００３２】図７は、シリコンウエハ上に厚みが約１０
０ｎｍのＰｔ薄膜を形成したものを、数％の水素を含む
不活性ガス中において、大気圧下で、４５０℃〜５００
℃程度の温度で５〜１０分の間熱処理を施し、図６に示
す条件と同じ条件，つまり，酸素を含む雰囲気下で温度
を上昇させたときのＰｔ薄膜中の応力の変化をレーザ法
により測定した結果を示す図である。図７において、横
軸は温度（℃）を表し、縦軸は引張側を正としたときの
応力（ＭＰａ）を表している。ここで、シリコンウエハ
上のＰｔ薄膜を水素アニールすると、Ａｓ．ｄｅｐ．時
の圧縮応力が印加された状態から引張応力が印加された
状態に変化すると考えられる。ただし、図７における応
力の０点はレーザ法の測定原理上あまり正確でないの
で、このデータは応力の変化に大きな意味がある。ま
た、シリコンウエハを加熱すると、シリコンウエハより
もＰｔ薄膜の方が熱膨張率が大きいので、引張応力が徐
々に減少する方向に（応力が徐々に圧縮方向に）変化し
ていくものと考えられるが、熱膨張率の差による応力の
変化はここでは無視して考察することにする。図７に示
すように、水素アニール処理を行なった場合には、加熱
温度を高くしていっても、図６に示すような急激な応力
の変化は生じていない。
０ｎｍのＰｔ薄膜を形成したものを、数％の水素を含む
不活性ガス中において、大気圧下で、４５０℃〜５００
℃程度の温度で５〜１０分の間熱処理を施し、図６に示
す条件と同じ条件，つまり，酸素を含む雰囲気下で温度
を上昇させたときのＰｔ薄膜中の応力の変化をレーザ法
により測定した結果を示す図である。図７において、横
軸は温度（℃）を表し、縦軸は引張側を正としたときの
応力（ＭＰａ）を表している。ここで、シリコンウエハ
上のＰｔ薄膜を水素アニールすると、Ａｓ．ｄｅｐ．時
の圧縮応力が印加された状態から引張応力が印加された
状態に変化すると考えられる。ただし、図７における応
力の０点はレーザ法の測定原理上あまり正確でないの
で、このデータは応力の変化に大きな意味がある。ま
た、シリコンウエハを加熱すると、シリコンウエハより
もＰｔ薄膜の方が熱膨張率が大きいので、引張応力が徐
々に減少する方向に（応力が徐々に圧縮方向に）変化し
ていくものと考えられるが、熱膨張率の差による応力の
変化はここでは無視して考察することにする。図７に示
すように、水素アニール処理を行なった場合には、加熱
温度を高くしていっても、図６に示すような急激な応力
の変化は生じていない。
【００３３】このように、急激な応力の変化が生じない
理由は必ずしも解明されているわけではないが、このよ
うに、急激な応力の変化が生じないことで、酸素を含む
雰囲気中でＰｔ薄膜を加熱しても、Ｐｔ薄膜に大きな力
が作用することがなく、Ｐｔ薄膜の凝集，はがれなどが
防止されるものと考えられる。
理由は必ずしも解明されているわけではないが、このよ
うに、急激な応力の変化が生じないことで、酸素を含む
雰囲気中でＰｔ薄膜を加熱しても、Ｐｔ薄膜に大きな力
が作用することがなく、Ｐｔ薄膜の凝集，はがれなどが
防止されるものと考えられる。
【００３４】一方、水素の添加によってＰｔ薄膜の強度
がある程度強化されていると考えられる。すなわち、Ｐ
ｔ薄膜内に導入された水素のかなりの部分は、温度の上
昇に伴いＰｔ薄膜外に放出されるが、水素のすべてが放
出されるわけではなくＰｔ薄膜中にもある程度残存す
る。そして、Ｐｔ薄膜中に残存する水素は、一般的な不
純物がそうであるように、グレインバウンダリや転位の
近傍などの欠陥部分に偏析する傾向が大きいはずであ
る。そうすると、グレインバウンダリに偏析した水素に
よりグレインの移動，成長（合体）などが妨げられ、転
位の近傍に入り込んだ水素により、転位（ディスロケー
ション）がピン止めされて転位の運動が妨げられるのが
生じると考えるのは、十分合理性がある。特に、水素は
Ｐｔなどの金属原子と結晶格子内で結合するので、上述
のような転位の運動やグレインの移動の妨害機能は大き
いものと考えられる。そして、Ｐｔ薄膜中における転位
の固着，グレインのモビリティの低下などにより、Ｐｔ
薄膜の強度が高温でも高く維持されるものと考えられ
る。
がある程度強化されていると考えられる。すなわち、Ｐ
ｔ薄膜内に導入された水素のかなりの部分は、温度の上
昇に伴いＰｔ薄膜外に放出されるが、水素のすべてが放
出されるわけではなくＰｔ薄膜中にもある程度残存す
る。そして、Ｐｔ薄膜中に残存する水素は、一般的な不
純物がそうであるように、グレインバウンダリや転位の
近傍などの欠陥部分に偏析する傾向が大きいはずであ
る。そうすると、グレインバウンダリに偏析した水素に
よりグレインの移動，成長（合体）などが妨げられ、転
位の近傍に入り込んだ水素により、転位（ディスロケー
ション）がピン止めされて転位の運動が妨げられるのが
生じると考えるのは、十分合理性がある。特に、水素は
Ｐｔなどの金属原子と結晶格子内で結合するので、上述
のような転位の運動やグレインの移動の妨害機能は大き
いものと考えられる。そして、Ｐｔ薄膜中における転位
の固着，グレインのモビリティの低下などにより、Ｐｔ
薄膜の強度が高温でも高く維持されるものと考えられ
る。
【００３５】また、水素の添加によって水素とＰｔとが
結合する結果、Ｐｔの表面張力が小さくなり、Ｐｔを凝
集させようとする力が小さくなっていることも、Ｐｔの
急激な応力の変化が生じない原因の１つと考えられる。
少なくとも水素の添加によってＰｔの仕事関数が低下す
るので、このような表面状態の変化が水素処理を行なっ
ていないＰｔとの特性の差となって現れている可能性が
ある。
結合する結果、Ｐｔの表面張力が小さくなり、Ｐｔを凝
集させようとする力が小さくなっていることも、Ｐｔの
急激な応力の変化が生じない原因の１つと考えられる。
少なくとも水素の添加によってＰｔの仕事関数が低下す
るので、このような表面状態の変化が水素処理を行なっ
ていないＰｔとの特性の差となって現れている可能性が
ある。
【００３６】図８は、厚みが１００ｎｍのＰｔ薄膜を処
理条件を変えてウエハ上に形成したものについて、マイ
クロビッカース法を用いてヤング率を測定した結果を示
す図である。同図において、横軸はマイクロビッカース
針の押し込み深さ（ｎｍ）を表し、縦軸はヤング率（Ｇ
Ｐａ）を表している。つまり、マイクロビッカース針の
押し込み亮が大きいと測定値に下地層のヤング率の影響
が現れる一方、マイクロビッカース針の押し込み深さが
小さいと測定値のバラツキが大きいことから、押し込み
深さを変えて測定の信頼性を確保している。同図からわ
かるように、サンプルＳ−１（Ａｓ ｄｅｐ．（堆積し
たままのもの）及びＨ2 下におけるアニールを施したも
の）がもっともヤング率が高く、サンプルＳ−２（Ｈ2
＋Ｏ2 雰囲気下におけるアニールを施したもの）がそれ
に続き、サンプルＳ−３（Ｏ2 下におけるアニールを施
したもの）がもっともヤング率が低い。サンプルＳ−３
のもののヤング率が低いのは酸性雰囲気下における処理
によってグレインが粗大化しているためと考えられる。
実際のキャパシタの製造工程では、Ｐｔ薄膜の上にＢＳ
Ｔ膜を形成する際に、酸化性雰囲気下で高温に維持され
るので、ＢＳＴ薄膜の形成時にはサンプルＳ−３の処理
に近い処理がＰｔ薄膜に対して施されるものと考えられ
る。したがって、サンプルＳ−１のうちのＨ2 アニール
が施されたものにより、堆積したまま（Ａｓ ｄｅ
ｐ．）のものからヤング率（剛性）の低下が生じないこ
とが確認された。言い換えると、従来の製造工程におけ
るＰｔ薄膜よりもヤング率が向上していることになる。
そして、このようなヤング率が高く維持されていること
と、上述のような急激な応力の変化がないことにより、
ＢＳＴ膜を形成する際に、Ｐｔ薄膜の凝集による空隙部
Ｒvoの発生（図４，図５参照）が防止されるものと推測
される。
理条件を変えてウエハ上に形成したものについて、マイ
クロビッカース法を用いてヤング率を測定した結果を示
す図である。同図において、横軸はマイクロビッカース
針の押し込み深さ（ｎｍ）を表し、縦軸はヤング率（Ｇ
Ｐａ）を表している。つまり、マイクロビッカース針の
押し込み亮が大きいと測定値に下地層のヤング率の影響
が現れる一方、マイクロビッカース針の押し込み深さが
小さいと測定値のバラツキが大きいことから、押し込み
深さを変えて測定の信頼性を確保している。同図からわ
かるように、サンプルＳ−１（Ａｓ ｄｅｐ．（堆積し
たままのもの）及びＨ2 下におけるアニールを施したも
の）がもっともヤング率が高く、サンプルＳ−２（Ｈ2
＋Ｏ2 雰囲気下におけるアニールを施したもの）がそれ
に続き、サンプルＳ−３（Ｏ2 下におけるアニールを施
したもの）がもっともヤング率が低い。サンプルＳ−３
のもののヤング率が低いのは酸性雰囲気下における処理
によってグレインが粗大化しているためと考えられる。
実際のキャパシタの製造工程では、Ｐｔ薄膜の上にＢＳ
Ｔ膜を形成する際に、酸化性雰囲気下で高温に維持され
るので、ＢＳＴ薄膜の形成時にはサンプルＳ−３の処理
に近い処理がＰｔ薄膜に対して施されるものと考えられ
る。したがって、サンプルＳ−１のうちのＨ2 アニール
が施されたものにより、堆積したまま（Ａｓ ｄｅ
ｐ．）のものからヤング率（剛性）の低下が生じないこ
とが確認された。言い換えると、従来の製造工程におけ
るＰｔ薄膜よりもヤング率が向上していることになる。
そして、このようなヤング率が高く維持されていること
と、上述のような急激な応力の変化がないことにより、
ＢＳＴ膜を形成する際に、Ｐｔ薄膜の凝集による空隙部
Ｒvoの発生（図４，図５参照）が防止されるものと推測
される。
【００３７】 −本発明の効果を得ることができる材料− 上述のようなＰｔ薄膜の剛性の向上効果は、Ｐｔ以外の
金属，例えば白金系貴金属であるイリジウム（Ｉｒ），
ルテニウム（Ｒｕ），ロジウム（Ｒｈ），パラジウム
（Ｐｄ）やそれらの合金にも同様に生じうる。また、タ
ングステン（Ｗ），タンタル（Ｔａ），チタン（Ｔ
ｉ），バナジウム（Ｖ），ニオブ（Ｎｂ），クロム（Ｃ
ｒ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）等の
いわゆる高融点金属（リフラクトリ金属）及びそれらの
合金などにおいても、同様の効果が生じうる。ただし、
本発明者達の行なった実験においては、これらの金属膜
の厚みが１００ｎｍを越えると、水素処理を行なわなか
った場合でも、図４，図５に示すような金属膜の凝集に
よる空隙部の発生は見られなかった。そのため、金属膜
厚みが１００ｎｍを越える場合には、本発明を適用する
意義があまりないと考えられる。
金属，例えば白金系貴金属であるイリジウム（Ｉｒ），
ルテニウム（Ｒｕ），ロジウム（Ｒｈ），パラジウム
（Ｐｄ）やそれらの合金にも同様に生じうる。また、タ
ングステン（Ｗ），タンタル（Ｔａ），チタン（Ｔ
ｉ），バナジウム（Ｖ），ニオブ（Ｎｂ），クロム（Ｃ
ｒ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）等の
いわゆる高融点金属（リフラクトリ金属）及びそれらの
合金などにおいても、同様の効果が生じうる。ただし、
本発明者達の行なった実験においては、これらの金属膜
の厚みが１００ｎｍを越えると、水素処理を行なわなか
った場合でも、図４，図５に示すような金属膜の凝集に
よる空隙部の発生は見られなかった。そのため、金属膜
厚みが１００ｎｍを越える場合には、本発明を適用する
意義があまりないと考えられる。
【００３８】また、添加する不純物としては、水素以外
に、ベリリウム（Ｂｅ），硼素（Ｂ）などの軽元素が挙
げられる。これらの軽元素は、昇温して気化させたり、
蒸気圧の高い化合物に対して蒸発させたりすることがで
きるので、下部電極の形成後に気相から供給することが
できる。また、その他の方法としては、イオン注入によ
りＰｔ薄膜中にこれらの元素を導入することもできる。
この場合は、不純物の導入量や導入部位を容易に制御す
ることができるので、非熱平衡状態とすることができ
る。
に、ベリリウム（Ｂｅ），硼素（Ｂ）などの軽元素が挙
げられる。これらの軽元素は、昇温して気化させたり、
蒸気圧の高い化合物に対して蒸発させたりすることがで
きるので、下部電極の形成後に気相から供給することが
できる。また、その他の方法としては、イオン注入によ
りＰｔ薄膜中にこれらの元素を導入することもできる。
この場合は、不純物の導入量や導入部位を容易に制御す
ることができるので、非熱平衡状態とすることができ
る。
【００３９】また、本発明は、Ｐｔなどの電極上に、Ｂ
ＳＴ，ＳＢＴ，ＰＺＴなどのペロブスカイト系の高誘電
体膜又は強誘電体膜や、Ｔａ2 Ｏ5 ，ＺｒＯ2 ，ＴｉＯ
2 などの高誘電体膜を形成する場合に特に効果が大き
い。これらの膜の形成は、強い酸化性雰囲気で行なわれ
ることが多いからである。
ＳＴ，ＳＢＴ，ＰＺＴなどのペロブスカイト系の高誘電
体膜又は強誘電体膜や、Ｔａ2 Ｏ5 ，ＺｒＯ2 ，ＴｉＯ
2 などの高誘電体膜を形成する場合に特に効果が大き
い。これらの膜の形成は、強い酸化性雰囲気で行なわれ
ることが多いからである。
【００４０】−製造方法の実施例− 図９（ａ）〜（ｃ）は、本発明に基づく半導体装置特に
キャパシタの製造方法の実施例を示す断面図である。
キャパシタの製造方法の実施例を示す断面図である。
【００４１】図９（ａ）に示す工程では、例えば直径が
８インチのウエハ状の半導体基板１０の上には、例えば
ＤＲＡＭにおいてはゲート電極，ソース・ドレイン領域
などからなるメモリセルトランジスタが形成されてい
る。そして、まず、ＣＶＤ法により、半導体基板１０の
上にＳｉＯ2 やＳｉＮからなる下部層間絶縁膜１６ａを
形成し、フォトリソグラフィー及びドライエッチングに
より、この下部層間絶縁膜１６ａを貫通して半導体基板
１０の一部（ＤＲＡＭでは、メモリセルトランジスタの
ソース領域）に到達する接続孔を形成する。そして、接
続孔を埋めるポリシリコン膜からなるポリシリコンプラ
グ１８を形成した後、その表面部をシリサイド化してシ
リサイド層１７を形成する。さらに、接続孔内のシリサ
イド層１７の上にＴｉＡｌＮからなるバリア層１５を形
成する。この時点で、ポリシリコンプラグ１８は直接或
いは他の導体を介してメモリセルトランジスタの活性領
域（ソース領域）に電気的に接続されている。
８インチのウエハ状の半導体基板１０の上には、例えば
ＤＲＡＭにおいてはゲート電極，ソース・ドレイン領域
などからなるメモリセルトランジスタが形成されてい
る。そして、まず、ＣＶＤ法により、半導体基板１０の
上にＳｉＯ2 やＳｉＮからなる下部層間絶縁膜１６ａを
形成し、フォトリソグラフィー及びドライエッチングに
より、この下部層間絶縁膜１６ａを貫通して半導体基板
１０の一部（ＤＲＡＭでは、メモリセルトランジスタの
ソース領域）に到達する接続孔を形成する。そして、接
続孔を埋めるポリシリコン膜からなるポリシリコンプラ
グ１８を形成した後、その表面部をシリサイド化してシ
リサイド層１７を形成する。さらに、接続孔内のシリサ
イド層１７の上にＴｉＡｌＮからなるバリア層１５を形
成する。この時点で、ポリシリコンプラグ１８は直接或
いは他の導体を介してメモリセルトランジスタの活性領
域（ソース領域）に電気的に接続されている。
【００４２】次に、基板上に、ＣＶＤ法により、ＳｉＯ
2 やＳｉＮからなる上部層間絶縁膜１６ｂを形成し、フ
ォトリソグラフィー及びドライエッチングにより、この
上部層間絶縁膜１６ｂを貫通してポリシリコンプラグ１
８の直上部に到達する凹部２０を形成する。この凹部２
０の径は例えば０．４μｍで、下部層間絶縁膜１６ａに
形成した接続孔の径は例えば０．１５μｍである。そし
て、スパッタリング法により、凹部２０の内壁から上部
層間絶縁膜１６ｂに亘る領域上に、密着層となる極薄の
Ｔｉ膜１４ｘを形成した後、スパッタリング法により、
Ｔｉ膜１４ｘの上に厚み約２０ｎｍ（最薄部）のＰｔ薄
膜１１ｘを形成する。
2 やＳｉＮからなる上部層間絶縁膜１６ｂを形成し、フ
ォトリソグラフィー及びドライエッチングにより、この
上部層間絶縁膜１６ｂを貫通してポリシリコンプラグ１
８の直上部に到達する凹部２０を形成する。この凹部２
０の径は例えば０．４μｍで、下部層間絶縁膜１６ａに
形成した接続孔の径は例えば０．１５μｍである。そし
て、スパッタリング法により、凹部２０の内壁から上部
層間絶縁膜１６ｂに亘る領域上に、密着層となる極薄の
Ｔｉ膜１４ｘを形成した後、スパッタリング法により、
Ｔｉ膜１４ｘの上に厚み約２０ｎｍ（最薄部）のＰｔ薄
膜１１ｘを形成する。
【００４３】次に、図９（ｂ）に示す工程で、Ｐｔ薄膜
１１ｘ及びＴｉ膜１４ｘのうち凹部２０内に位置する部
分以外の部分を除去して、下部電極１１及び密着層１４
をそれぞれ形成する。そして、Ｈ2 を４％含むアルゴン
ガス中で、５００℃，５分間の条件でアニールを行な
う。この過程で、水素２１がＰｔ薄膜からなる下部電極
１１内に導入される。
１１ｘ及びＴｉ膜１４ｘのうち凹部２０内に位置する部
分以外の部分を除去して、下部電極１１及び密着層１４
をそれぞれ形成する。そして、Ｈ2 を４％含むアルゴン
ガス中で、５００℃，５分間の条件でアニールを行な
う。この過程で、水素２１がＰｔ薄膜からなる下部電極
１１内に導入される。
【００４４】次に、図９（ｃ）に示す工程で、約５００
℃の酸化雰囲気下で、ＭＯＣＶＤ法などにより、厚み２
５〜３０ｎｍ程度のＢＳＴからなる容量絶縁膜１２を形
成する。その際、下部電極１１内に微量の水素が導入さ
れていることから、下部電極１１を構成するＰｔの凝集
が生じず、図４，図５に示すような空隙部Ｒvoは生じる
ことがない。次に、ＢＳＴの結晶化のために、酸素を含
む雰囲気で約６００℃程度の温度で熱処理をするが、こ
のときにも下部電極１１を構成するＰｔの凝集は見られ
ない。その後、スパッタリング法により、容量絶縁膜１
２の上に、白金からなる上部電極１３を形成する。
℃の酸化雰囲気下で、ＭＯＣＶＤ法などにより、厚み２
５〜３０ｎｍ程度のＢＳＴからなる容量絶縁膜１２を形
成する。その際、下部電極１１内に微量の水素が導入さ
れていることから、下部電極１１を構成するＰｔの凝集
が生じず、図４，図５に示すような空隙部Ｒvoは生じる
ことがない。次に、ＢＳＴの結晶化のために、酸素を含
む雰囲気で約６００℃程度の温度で熱処理をするが、こ
のときにも下部電極１１を構成するＰｔの凝集は見られ
ない。その後、スパッタリング法により、容量絶縁膜１
２の上に、白金からなる上部電極１３を形成する。
【００４５】なお、本実施例では、図９（ｂ）に示す工
程で、Ｐｔ薄膜１１ｘ及びＴｉ膜１４ｘのうち凹部２０
内に位置する部分以外の部分を除去して下部電極１１及
び密着層１４を形成した後、水素を含むアルゴン雰囲気
での熱処理を行なったが、この順番を逆にしても、本発
明の効果が得られることは言うまでもない。
程で、Ｐｔ薄膜１１ｘ及びＴｉ膜１４ｘのうち凹部２０
内に位置する部分以外の部分を除去して下部電極１１及
び密着層１４を形成した後、水素を含むアルゴン雰囲気
での熱処理を行なったが、この順番を逆にしても、本発
明の効果が得られることは言うまでもない。
【００４６】また、ここでは、凹部の壁面上に下部電極
を形成した例について説明したが、図３に示すような平
板上の下部電極を有するキャパシタについても、本実施
例と基本的に同じ水素アニール処理を施すことができる
ことは言うまでもない。
を形成した例について説明したが、図３に示すような平
板上の下部電極を有するキャパシタについても、本実施
例と基本的に同じ水素アニール処理を施すことができる
ことは言うまでもない。
【００４７】さらに、本実施形態においては、下部電極
のみ水素アニール処理を行なったが、上部電極を１００
ｎｍ以下に薄くする場合には、上部電極を形成後に水素
アニール処理を行なうことにより、後工程などにおける
上部電極中の金属の凝集などによる変形を抑制すること
ができる。
のみ水素アニール処理を行なったが、上部電極を１００
ｎｍ以下に薄くする場合には、上部電極を形成後に水素
アニール処理を行なうことにより、後工程などにおける
上部電極中の金属の凝集などによる変形を抑制すること
ができる。
【００４８】
【発明の効果】本発明によれば、凝集が起き難い電極が
容易に形成でき、高誘電体膜と貴金属或いは高融点金属
を用いたキャパシタの実現に大きく貢献する。
容易に形成でき、高誘電体膜と貴金属或いは高融点金属
を用いたキャパシタの実現に大きく貢献する。
【図１】従来のＢＳＴを用いたキャパシタの構造を示す
断面図である。
断面図である。
【図２】下部電極の厚みを薄くするためのカップ型のキ
ャパシタの構造を示す断面図である。
ャパシタの構造を示す断面図である。
【図３】薄膜化されたＰｔ膜からなる下部電極を有する
ＤＲＡＭメモリセルのキャパシタ構造の例を示す図であ
る。
ＤＲＡＭメモリセルのキャパシタ構造の例を示す図であ
る。
【図４】図２に示す構造を有するキャパシタを酸素雰囲
気下で熱処理したときの構造の変化を示す断面図であ
る。
気下で熱処理したときの構造の変化を示す断面図であ
る。
【図５】図３に示す構造を有するキャパシタを酸素雰囲
気下で熱処理したときの構造の変化を示す断面図であ
る。
気下で熱処理したときの構造の変化を示す断面図であ
る。
【図６】シリコンウエハ上にＰｔ薄膜を形成したままの
ものを高温まで加熱していったときのＰｔ薄膜中の応力
の変化を示す図である。
ものを高温まで加熱していったときのＰｔ薄膜中の応力
の変化を示す図である。
【図７】シリコンウエハ上にＰｔ薄膜を形成した後水素
処理を行なったものを高温まで加熱していったときのＰ
ｔ薄膜中の応力の変化を示す図である。
処理を行なったものを高温まで加熱していったときのＰ
ｔ薄膜中の応力の変化を示す図である。
【図８】Ｐｔ薄膜を処理条件を変えてウエハ上に形成し
たものについて、マイクロビッカース法を用いてヤング
率を測定した結果を示す図である。
たものについて、マイクロビッカース法を用いてヤング
率を測定した結果を示す図である。
【図９】（ａ）〜（ｃ）は、本発明に基づく半導体装置
特にキャパシタの製造方法の実施例を示す断面図であ
る。
特にキャパシタの製造方法の実施例を示す断面図であ
る。
１０ 半導体基板 １１ 下部電極 １１ｘ Ｐｔ薄膜 １２ 容量絶縁膜 １３ 上部電極 １４ 密着層 １４ｘ Ｔｉ膜 １５ バリア層 １６ａ 下部層間絶縁膜 １６ｂ 上部層間絶縁膜 １７ シリサイド層 １８ ポリシリコンプラグ ２０ 凹部 ２１ 水素
フロントページの続き (72)発明者 皷谷 昭彦 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F038 AC05 AC15 EZ14 EZ17 EZ20 5F083 AD24 AD42 GA19 JA02 JA06 JA14 JA15 JA35 JA36 JA38 JA39 JA40 JA60 MA05 MA06 MA17 PR18 PR33
Claims (15)
- 【請求項１】 金属からなる第１の電極と、 導体材料からなる第２の電極と、 上記第１，第２の電極間に介在する容量絶縁膜とを備
え、 上記第１の電極は、高温における当該電極の剛性の低下
を抑制する機能を有する不純物を含んでいることを特徴
とするキャパシタ。 - 【請求項２】 請求項１記載のキャパシタにおいて、 上記第１の電極は、白金族貴金属により構成されている
ことを特徴とするキャパシタ。 - 【請求項３】 請求項１又は２記載のキャパシタにおい
て、 上記不純物は、水素であることを特徴とするキャパシ
タ。 - 【請求項４】 請求項１〜３のうちいずれか１つに記載
のキャパシタにおいて、 上記第１の電極のもっとも薄い部位における厚みは、１
００ｎｍ以下であることを特徴とするキャパシタ。 - 【請求項５】 請求項１〜４のうちいずれか１つに記載
のキャパシタにおいて、 上記容量絶縁膜は、酸化物系誘電体膜であることを特徴
とするキャパシタ。 - 【請求項６】 請求項１〜５のうちいずれか１つに記載
のキャパシタにおいて、 上記第２の電極は、高温における当該電極の剛性の低下
を抑制する機能を有する不純物を含んでいることを特徴
とするキャパシタ。 - 【請求項７】 貴金属又は高融点金属からなる第１の電
極と、 導体材料からなる第２の電極と、 上記第１，第２の電極間に介在する容量絶縁膜とを備
え、 上記第１の電極は水素を含んでいることを特徴とするキ
ャパシタ。 - 【請求項８】 請求項７記載のキャパシタにおいて、 上記第１の電極のもっとも薄い部位における厚みは、１
００ｎｍ以下であることを特徴とするキャパシタ。 - 【請求項９】 請求項８又は９記載のキャパシタにおい
て、 上記容量絶縁膜は、酸化物系誘電体膜であることを特徴
とするキャパシタ。 - 【請求項１０】 貴金属又は高融点金属からなる電極を
要素として有する半導体装置の製造方法であって、 上記電極を形成する工程（ａ）と、 上記電極を還元機能を有する雰囲気下で熱処理する工程
（ｂ）とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項１１】 請求項１０記載の半導体装置の製造方
法において、 上記工程（ｂ）の後、上記電極の上に、キャパシタ用の
誘電体膜を形成する工程をさらに含むことを特徴とする
半導体装置の製造方法。 - 【請求項１２】 請求項１０又は１１記載の半導体装置
の製造方法において、 上記工程（ｂ）では、上記還元機能を有する雰囲気とし
て水素を含む雰囲気下で熱処理を行なうことを特徴とす
る半導体装置の製造方法。 - 【請求項１３】 電極を要素として有する半導体装置の
製造方法であって、 上記電極を形成する工程（ａ）と、 上記電極を還元機能を有する雰囲気下で熱処理する工程
（ｂ）と、 上記電極の上に、酸化物系絶縁膜を形成する工程（ｃ）
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項１４】 請求項１３記載の半導体装置の製造方
法において、 上記工程（ｂ）では、上記還元性雰囲気として水素を含
む雰囲気下で熱処理することを特徴とする半導体装置の
製造方法。上記工程（ｃ）の後、上記酸化物系絶縁膜の
上に、キャパシタ用のもう１つの電極を形成する工程を
さらに含むことを特徴とする半導体装置の製造方法。 - 【請求項１５】 請求項１３又は１４記載の半導体装置
の製造方法において、 上記工程（ｂ）では、上記還元機能を有する雰囲気とし
て水素を含む雰囲気下で熱処理を行なうことを特徴とす
る半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265284A JP2002076293A (ja) | 2000-09-01 | 2000-09-01 | キャパシタ及び半導体装置の製造方法 |
| US09/942,038 US20020037624A1 (en) | 2000-09-01 | 2001-08-30 | Capacitor and method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265284A JP2002076293A (ja) | 2000-09-01 | 2000-09-01 | キャパシタ及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076293A true JP2002076293A (ja) | 2002-03-15 |
Family
ID=18752569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000265284A Pending JP2002076293A (ja) | 2000-09-01 | 2000-09-01 | キャパシタ及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020037624A1 (ja) |
| JP (1) | JP2002076293A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428655B1 (ko) * | 2002-07-19 | 2004-04-28 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| US6831323B2 (en) | 2002-03-28 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2007123934A (ja) * | 2007-01-18 | 2007-05-17 | Tokyo Electron Ltd | 成膜方法及びキャパシタ形成方法 |
| JP2016164901A (ja) * | 2015-03-06 | 2016-09-08 | 国立研究開発法人物質・材料研究機構 | ビスマス系誘電体用電極及びキャパシタ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100376266B1 (ko) * | 2000-10-20 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100423900B1 (ko) * | 2002-02-08 | 2004-03-22 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
| US6818469B2 (en) * | 2002-05-27 | 2004-11-16 | Nec Corporation | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same |
| JP2005235860A (ja) | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| CN108493095B (zh) * | 2018-03-06 | 2020-04-14 | 安阳师范学院 | 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法 |
| CN108493096B (zh) * | 2018-03-06 | 2020-04-14 | 安阳师范学院 | 一种退火处理形成电荷存储结构的方法 |
| CN110970557A (zh) * | 2018-09-28 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器件及其形成方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5382817A (en) * | 1992-02-20 | 1995-01-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a ferroelectric capacitor with a planarized lower electrode |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
| US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
| KR100243285B1 (ko) * | 1997-02-27 | 2000-02-01 | 윤종용 | 고유전 커패시터 및 그 제조방법 |
| US6020233A (en) * | 1997-06-30 | 2000-02-01 | Hyundai Electronics Industries Co., Ltd. | Ferroelectric memory device guaranteeing electrical interconnection between lower capacitor electrode and contact plug and method for fabricating the same |
| US6465370B1 (en) * | 1998-06-26 | 2002-10-15 | Infineon Technologies Ag | Low leakage, low capacitance isolation material |
| JP2000040800A (ja) * | 1998-07-24 | 2000-02-08 | Sharp Corp | 強誘電体記憶素子及びその製造方法 |
| US20030001189A1 (en) * | 2000-02-24 | 2003-01-02 | Tetsuo Fujiwara | Ferroelectric capacitor and semiconductor device |
| KR100505397B1 (ko) * | 1998-12-30 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체메모리소자의캐패시터제조방법 |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
-
2000
- 2000-09-01 JP JP2000265284A patent/JP2002076293A/ja active Pending
-
2001
- 2001-08-30 US US09/942,038 patent/US20020037624A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831323B2 (en) | 2002-03-28 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7268036B2 (en) | 2002-03-28 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100428655B1 (ko) * | 2002-07-19 | 2004-04-28 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| JP2007123934A (ja) * | 2007-01-18 | 2007-05-17 | Tokyo Electron Ltd | 成膜方法及びキャパシタ形成方法 |
| JP2016164901A (ja) * | 2015-03-06 | 2016-09-08 | 国立研究開発法人物質・材料研究機構 | ビスマス系誘電体用電極及びキャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020037624A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5554564A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
| US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
| US5929475A (en) | Capacitor for integrated circuit and its fabrication method | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
| US7115936B2 (en) | Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same | |
| JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP2009253033A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH09102591A (ja) | 半導体装置及びその製造方法 | |
| JP2002076293A (ja) | キャパシタ及び半導体装置の製造方法 | |
| JPH09293869A (ja) | 半導体装置およびその製造方法 | |
| JPH0794680A (ja) | 半導体装置の製造方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP2007081443A (ja) | 半導体装置およびその製造方法 | |
| JPH0951079A (ja) | 半導体素子およびその製造方法 | |
| JPH04349657A (ja) | 半導体装置 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JP2004039816A (ja) | 半導体装置及びその製造方法 | |
| JP5552916B2 (ja) | 半導体装置の製造方法 | |
| JP2003197772A (ja) | キャパシタ、半導体記憶装置およびその製造方法 | |
| JP2004055619A (ja) | 容量素子、半導体記憶装置およびその製造方法 | |
| JP2006059968A (ja) | 半導体装置及びその製造方法、強誘電体キャパシタ構造 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |