JP2004055619A - 容量素子、半導体記憶装置およびその製造方法 - Google Patents

容量素子、半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2004055619A
JP2004055619A JP2002207444A JP2002207444A JP2004055619A JP 2004055619 A JP2004055619 A JP 2004055619A JP 2002207444 A JP2002207444 A JP 2002207444A JP 2002207444 A JP2002207444 A JP 2002207444A JP 2004055619 A JP2004055619 A JP 2004055619A
Authority
JP
Japan
Prior art keywords
film
insulating film
hydrogen
lower electrode
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002207444A
Other languages
English (en)
Inventor
Toshihiro Otsuka
大塚 俊宏
Tomoe Kutouchi
久都内 知恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002207444A priority Critical patent/JP2004055619A/ja
Publication of JP2004055619A publication Critical patent/JP2004055619A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】層間絶縁膜中から発生する水素および水分による強誘電体特性の劣化を防止し、信頼性の高い容量素子およびその容量素子を備えた半導体記憶装置ならびにこれらの製造方法を提供する。
【解決手段】トランジスタが形成された半導体基板上の保護絶縁膜3を厚み方向に貫通しているコンタクトプラグ4上を含む前記保護絶縁膜3上に下方より順に形成された下部電極下層6a、下部電極上層6b、強誘電体あるいは高誘電体からなる容量絶縁膜7および上部電極8からなる容量素子を備え、下部電極下層6aは、イリジウム、イリジウム酸化物よりなる積層膜で構成されており、この積層膜は水素、水分および一酸化炭素のうち少なくとも1つが含有されていない膜からなる半導体記憶装置。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、強誘電体あるいは高誘電体を含む容量絶縁膜を有する容量素子およびその容量素子を備えた半導体記憶装置ならびのこれらの製造方法に関する。
【0002】
【従来の技術】
近年、デジタル技術の進展に伴い、大容量のデータを処理、保存する傾向が推進される中で電子機器が一段と高度化し、使用される半導体装置もその半導体素子の微細化が急速に進んできている。それに伴ってダイナミックRAMの高集積化を実現するために、従来の珪素酸化物または窒化物の代わりに高誘電体を容量絶縁膜として用いる技術が広く研究開発されている。
【0003】
さらに従来にない低動作電圧かつ高速書き込み読み出し可能な不揮発性RAMの実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。これら高誘電体または強誘電体を容量絶縁膜に用いた半導体記憶装置において、この容量絶縁膜の高信頼性を得ることが重要である。
【0004】
以下、従来の半導体記憶装置について、図面を参照しながら説明する。
【0005】
図10は従来の半導体記憶装置の主要部断面図である。図10に示すように、この半導体記憶装置は、ソース領域またはドレイン領域1、ゲート電極2からなるトランジスタが集積化された半導体基板全面を覆う保護絶縁膜3が形成されている。尚、2aはゲート絶縁膜である。さらに、保護絶縁膜3にその厚み方向を貫通するようにソース領域またはドレイン領域1に接続されたコンタクトプラグ4が形成されている。そして、保護絶縁膜3を貫通するコンタクトプラグ4を介して酸素、水素及び水分に対するバリアメタル膜(導電性)5が形成されている。バリアメタル膜5の上には下部電極6が形成され、下部電極6上にPb(Zr,Ti)OやSrBiTa等の強誘電体からなる容量絶縁膜7が形成され、さらに、容量絶縁膜7の上に上部電極8が形成されている。またバリアメタル膜5、下部電極6、容量絶縁膜7、上部電極8で積層されたキャパシタ構造全体を覆うように層間絶縁膜9が形成されている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記の従来の半導体記憶装置では、製造工程中においてキャパシタ構造全体を覆っている層間絶縁膜9中から発生する水素および水分の脱離・拡散により、容量絶縁膜7を構成する強誘電体の強誘電体特性が劣化する。
【0007】
この点について、図11を用いて説明する。図11は従来の半導体記憶装置の製造の際に生じる不良発生メカニズムの説明図である。図11の半導体記憶装置は、図10に示した半導体記憶装置と同じものである。
【0008】
図11に示すように、キャパシタ構造全体を覆うように成膜された層間絶縁膜9としては、例えば、TEOS膜(テトラエチルオルソシリケートのプラズマCVD法により製造したSiO膜)や、BPSG(boron−doped phospho−silicate glass)膜などSiOを含む絶縁材料などが通常用いられるが、かかる層間絶縁膜中には、シラノール基(−Si−OH)を有する化合物が残留しており、強誘電体である容量絶縁膜7を結晶化する際の600℃から800℃における酸素雰囲気中での熱処理により、化学式(1)で示すシラノール基(−Si−OH)から分解生成された水分(HO)が下部電極6および上部電極8の表面まで拡散し、その電極表面でこの水分(HO)が吸着される。その後の電気特性評価における書き込み動作によって分極された容量絶縁膜7に接している電極には、分極に使用した電荷が残留しているが、この電荷により、電極表面に吸着している水分(HO)が電気分解されて、水素(H)が生成する。
【0009】
【化1】
Figure 2004055619
【0010】
さらに、容量素子の電極としてプラチナ、イリジウムあるいはルテニウムなどが用いられている場合、水素(H)がこれら電極内部を粒界拡散することで、酸化物である容量絶縁膜7に水素(H)が到達し、強誘電体が還元されて特性が劣化する。また、シラノール基(−Si−OH)がプラチナ、イリジウムあるいはルテニウムなどの電極と接しているために、その触媒作用により、化学式(2)で示すように水素(H)が生成され、水素(H)が電極内部を粒界拡散することで、酸化物である容量絶縁膜7に水素(H)が到達し、強誘電体が還元される。尚、化学式(2)にはプラチナ触媒作用と記載しているが、イリジウムあるいはルテニウムなどの場合も同様である。
【0011】
【化2】
Figure 2004055619
【0012】
また、強誘電体である容量絶縁膜7を結晶化する際には酸素雰囲気中で熱処理を行うが、容量素子の電極としてプラチナ、イリジウムあるいはルテニウムなどを用いた場合、これらの電極中に一酸化炭素が含有されていると、容量絶縁膜7を結晶化する際に、化学式(3)で示すようなプラチナ、イリジウムあるいはルテニウムなど電極表面の触媒作用により、これらの電極内部を粒界拡散する酸素が消費されて二酸化炭素が発生し、ペロブスカイト構造を有する良好な分極特性を持つ容量絶縁膜7が得られない。従って、これらの電極表面から強誘電体特性が劣化するという課題を有していた。尚、化学式(3)にはプラチナ触媒作用と記載しているが、イリジウムあるいはルテニウムなどの場合も同様である。
【0013】
【化3】
Figure 2004055619
【0014】
本発明の目的は、上記課題に鑑みてなされたものであり、層間絶縁膜中から発生する水素および水分が容量絶縁膜に拡散することを阻止し、また、強誘電体を含む容量絶縁膜の結晶化において十分な酸素を容量絶縁膜に供給できる、信頼性の高い容量素子およびその容量素子を備えた半導体記憶装置ならびにその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
この目的を達成するために、本発明の容量素子は、基板上に形成された容量素子であって、下方より順に形成された下部電極、強誘電体あるいは高誘電体からなる容量絶縁膜および上部電極からなる容量素子において、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記単層膜または積層膜は水素、水分および一酸化炭素のうち少なくとも1つが含有されていない膜からなることを特徴とする。
【0016】
このような構成とすることにより、水素、水分あるいは一酸化炭素による前述した問題が防止でき、信頼性の高い容量素子が提供される。
【0017】
また、前記本発明の容量素子においては、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有することが好ましい。
【0018】
このような構成とすることにより、プラチナは容量素子の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子が提供でき好ましい。
【0019】
尚、ここで、「前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する」とは、前記下部電極および上部電極のうち一方が、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含んだ膜で構成されていれば、他方の電極がプラチナからなる単層またはプラチナと適宜の他の導電膜との積層膜からなる電極で構成されている場合も含まれる意味であり、またイリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜に更にプラチナからなる層が積層されている場合も含む意味で用いている。この意味は以下についても同様である。
【0020】
また、本発明の半導体記憶装置は、ソース領域、ドレイン領域およびゲートからなるトランジスタが形成された半導体基板上に、保護絶縁膜が形成されており、前記保護絶縁膜を厚み方向に貫通して前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、前記コンタクトプラグ上を含む前記保護絶縁膜上に形成された下方より順に下部電極、強誘電体あるいは高誘電体からなる容量絶縁膜および上部電極からなる容量素子を備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記単層膜または積層膜は水素、水分および一酸化炭素のうち少なくとも1つが含有されていない膜からなることを特徴とする。
【0021】
このような構成とすることにより、水素、水分あるいは一酸化炭素による前述した問題が防止でき、信頼性の高い容量素子を備えた半導体記憶装置が提供される。
【0022】
前記本発明の半導体記憶装置においては、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有することが好ましい。
【0023】
このような構成とすることにより、プラチナは半導体記憶装置の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子を備えた半導体記憶装置が提供でき好ましい。
【0024】
また、本発明の容量素子の製造方法は、基板上に、下部電極となる第1の導電膜を堆積する工程と、前記第1の導電膜上に強誘電体あるいは高誘電体からなる容量絶縁膜を堆積する工程と、前記容量絶縁膜上に上部電極となる第2の導電膜を堆積する工程とを備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記第1の導電膜を堆積する工程から前記第2の導電膜を堆積する工程までは大気に曝すことなく連続して処理され、前記第2の導電膜を堆積する工程の後、さらに連続して真空下で熱処理を行い、前記イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜の中に含まれる水素、水分および一酸化炭素のうち少なくとも1つを脱離させることを特徴とする。
【0025】
このような構成とすることにより、層間絶縁膜中から発生する水素および水分が容量絶縁膜に拡散することを阻止し、また、強誘電体を含む容量絶縁膜の結晶化において十分な酸素を容量絶縁膜に供給することができ、従って、信頼性の高い容量素子を容易に製造する方法を提供できる。
【0026】
前記本発明の容量素子の製造方法においては、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有することが好ましい。
【0027】
このような構成とすることにより、プラチナは容量素子の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子の製造方法が提供でき好ましい。
【0028】
また、前記本発明の容量素子の製造方法においては、前記熱処理を真空度1×10−7Pa以下に制御されたチャンバー内で行なうことが好ましい。
【0029】
このような構成とすることにより電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、信頼性の高い容量素子を容易に製造する方法を提供でき好ましい。
【0030】
また、前記本発明の容量素子の製造方法においては、前記熱処理を約300℃から400℃の範囲で行うことが好ましい。
【0031】
このような構成とすることにより、容量素子を構成する材料の熱劣化を生じさせることなく電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、信頼性の高い容量素子を容易に製造する方法を提供でき好ましい。
【0032】
また、本発明の半導体記憶装置の製造方法は、半導体基板上に、ソース領域、ドレイン領域およびゲートからなるトランジスタを形成する工程と、前記トランジスタを含む前記半導体基板上に保護絶縁膜を形成する工程と、前記保護絶縁膜を厚み方向に貫通し前記ソース領域またはドレイン領域に接続するコンタクトプラグを形成する工程と、前記コンタクトプラグ上を含む前記保護絶縁膜上に下部電極となる第1の導電膜を堆積する工程と、前記第1の導電膜上に強誘電体あるいは高誘電体からなる容量絶縁膜を堆積する工程と、前記容量絶縁膜上に上部電極となる第2の導電膜を堆積する工程とを備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記第1の導電膜を堆積する工程から前記第2の導電膜を堆積する工程までは大気に曝すことなく連続して処理され、前記第2の導電膜を堆積する工程の後、さらに連続して真空下で熱処理を行い、前記イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜の中に含まれる水素、水分および一酸化炭素のうち少なくとも1つを脱離させることを特徴とする。
【0033】
このような構成とすることにより、層間絶縁膜中から発生する水素および水分が容量絶縁膜に拡散することを阻止し、また、強誘電体を含む容量絶縁膜の結晶化において十分な酸素を容量絶縁膜に供給することができ、従って、信頼性の高い容量素子を有する半導体記憶装置を容易に製造する方法を提供できる。
【0034】
前記本発明の半導体記憶装置の製造方法においては、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有することが好ましい。
【0035】
このような構成とすることにより、プラチナは半導体記憶装置の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子を備えた半導体記憶装置の製造方法が提供でき好ましい。
【0036】
また、前記本発明の半導体記憶装置の製造方法においては、前記熱処理を真空度1×10−7Pa以下に制御されたチャンバー内で行なうことが好ましい。
【0037】
このような構成とすることにより電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、信頼性の高い容量素子を有する半導体記憶装置を容易に製造する方法を提供でき好ましい。
【0038】
また、前記本発明の半導体記憶装置の製造方法においては、前記熱処理を約300℃から400℃の範囲で行うことが好ましい。
【0039】
このような構成とすることにより、半導体記憶装置を構成する材料の熱劣化を生じさせることなく電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、信頼性の高い容量素子を有する半導体記憶装置を容易に製造する方法を提供でき好ましい。
【0040】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら概要を説明する。
【0041】
図1は本発明の実施形態による半導体記憶装置の主要部断面図である。本発明の半導体記憶装置は、ソース領域またはドレイン領域1、ゲート電極2からなるトランジスタが集積化された半導体基板上の全面を覆う保護絶縁膜3を有する。尚、2aはゲート絶縁膜である。保護絶縁膜3としては、特に限定するものではないが、例えば、TEOS膜や、BPSG膜などSiOを含む絶縁材料などからなる保護絶縁膜が通常用いられる。そして、保護絶縁膜3にはその厚み方向に貫通してトランジスタのソース領域またはドレイン領域に接続されたコンタクトプラグ4が形成されており、保護絶縁膜3を貫通するコンタクトプラグ4を介してバリアメタル膜5を有する。バリアメタル膜5は、水素、水分、酸素に対する導電性バリア膜であり、特に限定するものではないがチタンナイトライドなどが用いられる。
【0042】
次に、バリアメタル膜5の上に水素および水分または一酸化炭素が含有されていないイリジウム、イリジウム酸化物の積層膜からなる下部電極下層6aを有し、さらに下部電極下層6aの上にプラチナからなる下部電極上層6bを有する。その時のイリジウム、イリジウム酸化物、プラチナの膜厚は各々50nmから100nmの範囲である。次に、下部電極上層6bの上にはPb(Zr,Ti)Oからなるペロブスカイト構造の容量絶縁膜7を有し、さらに容量絶縁膜7の上にはプラチナからなる上部電極8を有する。その時のPb(Zr,Ti)O、プラチナの膜厚は各々50nmから100nmの範囲である。
【0043】
この上部電極8、容量絶縁膜7、下部電極6(下部電極下層6a、下部電極上層6b)、バリアメタル膜5からなる積層膜は、少なくともコンタクトプラグ4上の部分の所定領域にパターニングされて形成されている。すなわち上部電極8、容量絶縁膜7、下部電極6(下部電極下層6a、下部電極上層6b)、バリアメタル膜5からなる積層膜は、少なくともコンタクトプラグ4上の部分の所定領域は残るように、他の部分は保護絶縁膜3の表面が露出するまでエッチングすることによりパターニングして形成されている。そして更に、上部電極8の上面およびエッチングで露出している上部電極8、容量絶縁膜7、下部電極上層6b、下部電極下層6a、バリアメタル膜5の各々側壁部に絶縁性バリアメタル膜10が形成されている。この絶縁性バリアメタル膜10は、水素と水分に対する絶縁性のバリア膜であり酸化アルミニウムで構成され、その時の膜厚は5nmから15nmの範囲である。最後に絶縁性バリアメタル膜10の上及び側壁部を覆うように層間絶縁膜9が形成されている。層間絶縁膜9の素材としては、特に限定するものではないが、例えば、前述したTEOS膜や、BPSG膜などSiOを含む絶縁材料などからなる層間絶縁膜が通常用いられる。
【0044】
また、図2は本発明の実施形態による半導体記憶装置の製造方法で用いられる処理装置の概念を示す模式的平面図である。以下に図2を用いて、本発明の実施形態による半導体記憶装置の製造方法を説明する。
【0045】
まず、表面にトランジスタが集積され、その上の保護絶縁膜中にトランジスタに接続するコンタクトプラグが形成された半導体基板ウエハ12をロードロックチャンバー11に投入する。ロードロックチャンバー11を真空排気し、ロードロックチャンバー11の真空度が5×10−5Pa以下に到達したら、ウエハ搬送アーム13を用いて半導体基板ウエハ12をプラットフォームチャンバー14へ搬送する。通常、プラットフォームチャンバー14の真空度は5×10−6Pa以下に制御されている。
【0046】
次に、半導体基板ウエハ12をバリアメタル膜スパッタリングチャンバー15に搬送し、半導体基板ウエハ12の上にチタンナイトライドのバリアメタル膜(図1の導電性バリアメタル膜5に相当)を堆積する。次に、バリアメタル膜が形成された半導体基板ウエハ12をイリジウム、イリジウム酸化物スパッタリングチャンバー16に搬送し、さらに水素、水分および一酸化炭素が少ないチャンバー雰囲気中で、バリアメタル膜の上に下部電極下層(図1の下部電極下層6aに相当)となる下層がイリジウム、上層がイリジウム酸化物からなる積層膜を堆積する。
【0047】
そして、イリジウム、イリジウム酸化物の積層膜中に不純物として取り込まれている水素、水分および一酸化炭素を除去するために、チャンバー雰囲気を観察できる四重極質量分析計17が配備されている超高真空アニールチャンバー18に、イリジウム、イリジウム酸化物の積層膜が形成された半導体基板ウエハ12を搬送する。
【0048】
因みに、超高真空アニールチャンバー18の真空度は7×10−8Pa以下に制御されている。因みに、四重極質量分析計17を用いて半導体基板ウエハ12が入っていない超高真空アニールチャンバー18の雰囲気を観察すると、水素、水分および一酸化炭素の検出強度値(イオン化電流値)は、各々2×10−10A以下、8×10−12A以下および1×10−11A以下に制御されている。
【0049】
従って、イリジウム、イリジウム酸化物の積層膜が形成された半導体基板ウエハ12を超高真空アニールチャンバー18において、約300℃から400℃の範囲で熱処理することで、熱処理前後の検出強度値(イオン化電流値)を観測することにより、イリジウム、イリジウム酸化物の積層膜中の水素、水分および一酸化炭素の脱離量を把握できる。その際の脱離量の計算は、シリコン基板にドース量1×1016atoms/cmの水素イオン注入された標準試料の上記熱処理による水素、水分および一酸化炭素の脱離量から感度係数を求めることで定量化を行う。すなわち、水素イオン注入された標準試料を用いて水素の脱離スペクトルを求めることで水素脱離量測定時の四重極質量分析計の相対感度係数を算出し、上記熱処理による水素の脱離量を求める。更に水分および一酸化炭素の脱離量を求めるには、気体の状態方程式を用いて算出した各分子量に対する補正係数を水素脱離量測定時の相対感度係数に乗算して、上記熱処理による水分および一酸化炭素の脱離量を求める。
【0050】
次に、熱処理化されたイリジウム、イリジウム酸化物の積層膜の半導体基板ウエハ12を下部電極上層形成のためのプラチナスパッタリングチャンバー19に搬送し、さらに熱処理されたイリジウム、イリジウム酸化物の積層膜の上に下部電極上層(図1の下部電極上層6bに相当)に相当するプラチナ膜を堆積する。
【0051】
そして、プラチナからなる下部電極上層の上に、ペロブスカイト構造を有するPb(Zr,Ti)Oの容量絶縁膜(図1の容量絶縁膜7に相当)を強誘電体スパッタリングチャンバー20で成膜しながら結晶化する。その際の結晶化条件は、酸素雰囲気下で550℃から750℃の範囲で熱処理され、酸化物状態に焼結される。その結晶化された容量絶縁膜の上に上部電極(図1の上部電極8に相当)に相当するプラチナ膜を再度プラチナスパッタリングチャンバー19で成膜する。
【0052】
その後のこれらの積層膜をパターンニングして容量素子を形成する工程は別のドライエッチング装置で行い、パターンニングされた容量素子を有する半導体基板ウエハ12を再度、前記と同様の所定の真空度に保たれた超高真空アニールチャンバー18において、容量絶縁膜の結晶化温度条件よりも低温条件の約300℃から400℃の範囲で熱処理を行い、続いてパターンニングされたキャパシタ構造全体を覆うように、水素および水分の拡散を防止できる絶縁性バリアメタル膜(図1の絶縁性バリアメタル膜10に相当)である酸化アルミニウム膜を絶縁性バリアメタル膜スパッタリングチャンバー21で堆積する。これにより、酸化物状態の容量絶縁膜は還元されることなく、良好な誘電体特性を維持したままで、絶縁性バリアメタル膜で容量素子の上面および側面を覆うことができる。
【0053】
また、図3は本発明の実施形態による半導体記憶装置の製造方法の工程断面図である。以下に図3を用いて、本発明の実施形態による半導体記憶装置の製造方法を説明する。
【0054】
まず、図3(a)に示すように、ソース領域またはドレイン領域1、ゲート電極2からなるトランジスタが集積化された半導体基板上の全面を覆う保護絶縁膜3を形成し、トランジスタのソース領域またはドレイン領域1に接続されたコンタクトホールをドライエッチング装置で形成した後、コンタクトホール内にタングステンまたはポリシリコンからなるコンタクトプラグ4をCVD法とエッチバック法またはCVD法とCMP(ケミカル・メカニカル・ポリッシュ)法との組合せで成膜して、平坦化する。ここでエッチバック法またはCMP法は、コンタクトホール内以外の保護絶縁膜3の上面に形成された不要なタングステンまたはポリシリコンを除去するための操作である。
【0055】
次に、この半導体基板を大気に曝すことなく、スパッタリング法による複数の堆積ステップで、まず、チタンナイトライドのバリアメタル膜5を形成し、次に、バリアメタル膜5の上に、下層がイリジウム、上層がイリジウム酸化物の積層膜からなる下部電極下層6aを形成し、次に、下部電極下層6aの上にプラチナからなる下部電極上層6bを形成する。その時の下部電極下層6aおよび下部電極上層6bとなるイリジウム、イリジウム酸化物、プラチナの膜厚は各々50nmから100nmの範囲である。また、下部電極上層6bの上にはPb(Zr,Ti)Oからなるペロブスカイト構造の容量絶縁膜7を形成し、容量絶縁膜7の上にはプラチナからなる上部電極8を形成する。その時のPb(Zr,Ti)O、プラチナの膜厚は各々50nmから100nmの範囲である。
【0056】
次に、図3(b)に示すように、上部電極8の上にレジストパターン(図示せず)を形成後、ドライエッチング法により上部電極8、容量絶縁膜7、下部電極上層6b、下部電極下層6a、バリアメタル膜5からなる積層膜を、少なくともコンタクトプラグ4上の部分は覆われる所定の領域を残し、他の部分は保護絶縁膜3の表面が露出するまでエッチングすることにより最終的に容量素子となる部分に相当する部分をパターンニングする。
【0057】
その後、水分を含む洗浄工程および大気中搬送で、パターンニングされた容量素子側壁部から水素、水分および一酸化炭素が吸着拡散するが、これらは下部電極下層6aの膜中に吸蔵される。次に、図2で説明したような質量分析計が配備されている超高真空アニールチャンバー18などを用いて超高真空RTA(ラピッド・サーマル・アニール)法で熱処理することで、下部電極下層6aの膜中に吸蔵された水素、水分および一酸化炭素を排出させ、下部電極下層6aの水素、水分および一酸化炭素に対する吸蔵特性を復活させる。
【0058】
その後、図3(c)に示すように、上部電極8の上面およびエッチングで露出している上部電極8、容量絶縁膜7、下部電極上層6b、下部電極下層6a、バリアメタル膜5の各々側壁部を覆うように、酸化アルミニウムからなる水素および水分耐性を要する絶縁性バリアメタル膜10をスパッタリング法で形成する。この絶縁性バリアメタル膜10の膜厚は5nmから15nmの範囲である。最後に、図3(d)に示すように、絶縁性バリアメタル膜10を覆うようにプラズマTEOSの層間絶縁膜9を形成し、かつ表面を平坦化する。
【0059】
以上のように、実施形態による半導体記憶装置およびその製造方法によれば、キャパシタ構造の上部および側壁部は水素および水分耐性がある絶縁性バリアメタル膜10で完全に覆われており、後工程でのトランジスタの特性回復のための水素シンター工程および電気特性評価において、保護絶縁膜3から水素および水分が発生し、キャパシタ構造下部のバリアメタル膜5を通じて拡散してきても、これら水素および水分を下部電極下層6aで吸蔵することにより、ペロブスカイト構造を有する容量絶縁膜7が還元されることを防止でき、良好な強誘電体特性を得ることができる。
【0060】
ここで、本発明の実施形態による容量素子の電気特性結果を図4に示す。図4は400℃の水素シンター処理を行った後の容量素子の残留分極(Pr)を評価した結果である。
【0061】
図4に示すように、本発明の実施形態の容量素子では水素シンター処理を行っても特性が劣化しないことが、5回の繰返し測定により再現性良く確認されている。尚、図4において、従来方法とは、図10を用いて説明した半導体記憶装置の製造方法により得られた半導体記憶装置である。
【0062】
また、図5は本発明の実施形態による容量素子のインプリント特性結果を示し、150℃のベーキングでの疲労劣化が少ないことが確認できる。
【0063】
また、本発明の実施形態による400℃の水素シンター終了後のキャパシタ構造部(図1の容量素子の符号8、7、6b、6a、5で示される部分)での二次イオン質量分析の水素の深さ方向分布を図6に示す。尚、図6において横軸は、左から順に、上部電極8に相当するPt、容量絶縁膜7に相当する強誘電体、下部電極上層6bに相当するPt、下部電極下層6aに相当するイリジウム、イリジウム酸化物積層膜(IrO/Ir)、バリアメタル膜5に相当するバリアメタルからなる容量素子の上からの深さを示している。
【0064】
図6のIrO/Ir積層膜中に水素が3atomic%程度存在しており、確かに水素が吸蔵されていることが確認された。
【0065】
次に、本発明の実施形態におけるイリジウム酸化物からの水素、水分および一酸化炭素の脱離について、その実験結果を図7〜図9を参照しながら説明する。
【0066】
図7は本発明の実施形態によるイリジウム酸化物をシリコン基板上に堆積した膜中からの水素の脱離スペクトルであり、図8は本発明の実施形態によるイリジウム酸化物をシリコン基板上に堆積した膜中からの水分の脱離スペクトルである。また、図9は本発明の実施形態によるイリジウム酸化物をシリコン基板上に堆積した膜中からの一酸化炭素の脱離スペクトルである。
【0067】
図7に、シリコン基板上にスパッタリング法でイリジウム酸化物を堆積し、前述した質量分析計が配備されている超高真空RTAにおいて、イリジウム酸化物を熱処理した後の水素の昇温脱離スペクトル22と、超高真空RTAで熱処理後にイリジウム酸化物を一度大気中に放置した際の水素の昇温脱離スペクトル23とを示す。ここで、スペクトル22は上記で説明されているとおり、熱処理することによってイリジウム酸化物膜中の水素を外部に放出した後の状態の水素の昇温脱離スペクトルであり、スペクトル23は、前記熱処理後にイリジウム酸化物を一度大気中に放置することでイリジウム酸化物膜中の間隙(吸収サイト)にトラップされた水素が、検査時の昇温で放出されていく水素の昇温脱離スペクトルを示している。(以下に説明する図8、図9は、水素に代えて、それぞれ水分と一酸化炭素の昇温脱離スペクトルを測定したものであり、同様の趣旨である。)イリジウム酸化物を熱処理した後の水素の昇温脱離スペクトル22と、熱処理後にイリジウム酸化物を一度大気中に放置した際の水素の昇温脱離スペクトル23を比較すると、一度大気に曝すことでイリジウム酸化物の膜中に水素が吸蔵されることが確認された。
【0068】
イリジウム酸化物を大気中に放置した際の水素の昇温脱離スペクトル23の320℃付近には水素の吸着サイトが確認され、イリジウム酸化物の単層膜中における水素の脱離量(含有量)を計算すると約3atomic%であった。その際の脱離量(含有量)の計算は、シリコン基板にドース量1×1016atoms/cmの水素イオン注入された標準試料の脱離量(含有量)から感度係数を求めることで定量化を行った。
【0069】
次に、図8に、シリコン基板上にスパッタリング法でイリジウム酸化物を堆積し、前述した質量分析計が配備されている超高真空RTAにおいて、イリジウム酸化物を熱処理した後の水分の昇温脱離スペクトル24と、超高真空RTAで熱処理後にイリジウム酸化物を一度大気中に放置した際の水分の昇温脱離スペクトル25とを示す。
【0070】
イリジウム酸化物を熱処理した後の水分の昇温脱離スペクトル24と、熱処理後にイリジウム酸化物を一度大気中に放置した際の水分の昇温脱離スペクトル25を比較すると、一度大気に曝すことでイリジウム酸化物の膜中に水分が吸蔵されることが確認された。
【0071】
イリジウム酸化物を一度大気中に放置した際の水分の昇温脱離スペクトル25の290℃付近には水分の吸着サイトが確認され、イリジウム酸化物の単層膜中における水分の脱離量(含有量)を計算すると約3molecule%であった。その際の脱離量(含有量)の計算は、シリコン基板にドース量1×1016atoms/cmの水素イオン注入された標準試料の脱離量(含有量)から感度係数を求めることで定量化を行った。具体的には前述したように水素イオン注入された標準試料を用いて算出した相対感度係数に水分の分子量に対する補正係数を乗算して、水分の脱離量を求めた。
【0072】
次に、図9に、シリコン基板上にスパッタリング法でイリジウム酸化物を堆積し、前述した質量分析計が配備されている超高真空RTAにおいて、イリジウム酸化物を熱処理した後の一酸化炭素の昇温脱離スペクトル26と、超高真空RTAで熱処理後にイリジウム酸化物を一度大気中に放置した際の一酸化炭素の昇温脱離スペクトル27を示す。
【0073】
イリジウム酸化物を熱処理した後の一酸化炭素の昇温脱離スペクトル26と、熱処理後にイリジウム酸化物を一度大気中に放置した際の一酸化炭素の昇温脱離スペクトル27を比較すると、一度大気に曝すことでイリジウム酸化物の膜中に一酸化炭素が吸蔵されることが確認された。
【0074】
イリジウム酸化物を大気放置した際の一酸化炭素の昇温脱離スペクトル27の290℃付近には一酸化炭素の吸着サイトが確認された。
【0075】
以上の実験結果より、キャパシタ構造形成後の水素シンターおよび電気特性評価で発生する水素、水分および一酸化炭素の吸蔵を可能とする吸着サイトがイリジウム酸化物の膜中に存在することが確認され、水素、水分および一酸化炭素が含有されていないイリジウム酸化物の下部電極は、ペロブスカイト構造を有する容量絶縁膜が還元されることを防止し、かつ良好な強誘電体特性を得ることができることがわかった。
【0076】
ここで、本実施形態においては、水素、水分および一酸化炭素のいずれも含有されていないイリジウム酸化物について記載したが、図7〜図9に示した昇温脱離スペクトルからわかるように、水素、水分または一酸化炭素のうち少なくともいずれか1つが含有されていないイリジウム酸化物であれば、それに対応する吸蔵効果が得られるものであり、上記実施形態で説明した様態に限られるものではない。
【0077】
また、上記実施形態では、下部電極イリジウム、イリジウム酸化物の組み合わせの場合の例を示したが、下部電極および上部電極のうち少なくとも一方が、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されていればよく、上記実施形態で説明した様態に限られるものではない。更に、上記実施形態ではペロブスカイト構造を有する容量絶縁膜としてPb(Zr,Ti)Oを用いた場合の例を示したが、容量絶縁膜は他の強誘電体あるいは高誘電体からなる容量絶縁膜、例えば、SrBi(Ta1−xNb(但し、0≦x≦1)ペロブスカイト構造を有する容量絶縁膜などでもよいことは勿論である。
【0078】
【発明の効果】
本発明の容量素子は、基板上に形成された容量素子であって、下方より順に形成された下部電極、強誘電体あるいは高誘電体からなる容量絶縁膜および上部電極からなる容量素子において、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記単層膜または積層膜は水素、水分および一酸化炭素のうち少なくとも1つが含有されていない膜からなる容量素子であるので、水素ないし水分に基づく容量素子の特性の劣化が防止され、また容量絶縁膜の酸素雰囲気下での結晶化処理の際の一酸化炭素による酸素消費による分極特性の向上の妨害もなく、信頼性の高い容量素子が提供される。
【0079】
また、前記本発明の容量素子において、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する本発明の好ましい態様とすることにより、プラチナは容量素子の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子が提供でき好ましい。
【0080】
また、本発明の半導体記憶装置は、ソース領域、ドレイン領域およびゲートからなるトランジスタが形成された半導体基板上に、保護絶縁膜が形成されており、前記保護絶縁膜を厚み方向に貫通して前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、前記コンタクトプラグ上を含む前記保護絶縁膜上に形成された下方より順に下部電極、強誘電体あるいは高誘電体からなる容量絶縁膜および上部電極からなる容量素子を備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記単層膜または積層膜は水素、水分および一酸化炭素のうち少なくとも1つが含有されていない膜からなる半導体記憶装置であり、水素ないし水分に基づく容量素子の特性の劣化が防止され、また容量絶縁膜の酸素雰囲気下での結晶化処理の際の一酸化炭素による酸素消費による分極特性の向上の妨害もなく、信頼性の高い容量素子を備えた半導体記憶装置が提供できる。
【0081】
また、前記本発明の半導体記憶装置において、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する本発明の好ましい態様とすることにより、プラチナは半導体記憶装置の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子を備えた半導体記憶装置が提供でき好ましい。
【0082】
また、本発明の容量素子の製造方法は、基板上に、下部電極となる第1の導電膜を堆積する工程と、前記第1の導電膜上に強誘電体あるいは高誘電体からなる容量絶縁膜を堆積する工程と、前記容量絶縁膜上に上部電極となる第2の導電膜を堆積する工程とを備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記第1の導電膜を堆積する工程から前記第2の導電膜を堆積する工程までは大気に曝すことなく連続して処理され、前記第2の導電膜を堆積する工程の後、さらに連続して真空下で熱処理を行い、前記イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜の中に含まれる水素、水分および一酸化炭素のうち少なくとも1つを脱離させることを特徴とするものであり、層間絶縁膜中から発生する水素および水分が容量絶縁膜に拡散し、水素ないし水分に基づく容量素子の特性が劣化することを防止し、また、容量絶縁膜の酸素雰囲気下での結晶化処理の際の一酸化炭素による酸素消費による分極特性の向上の妨害もなく、強誘電体を含む容量絶縁膜の結晶化において十分な酸素を容量絶縁膜に供給することができ、従って、信頼性の高い容量素子を容易に製造する方法を提供できる。
【0083】
また前記本発明の容量素子の製造方法において、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する本発明の好ましい態様とすることにより、プラチナは容量素子の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子の製造方法が提供でき好ましい。
【0084】
また、前記本発明の容量素子の製造方法において、前記熱処理を真空度1×10−7Pa以下に制御されたチャンバー内で行なう本発明の好ましい態様とすることにより、容量素子の電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、上述したように信頼性の高い容量素子を容易に製造する方法を提供でき好ましい。
【0085】
また、前記本発明の容量素子の製造方法において前記熱処理を約300℃から400℃の範囲で行う本発明の好ましい態様とすることにより、容量素子を構成する材料の熱劣化を生じさせることなく電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、上述したように信頼性の高い容量素子を容易に製造する方法を提供でき好ましい。
【0086】
また、本発明の半導体記憶装置の製造方法は、半導体基板上に、ソース領域、ドレイン領域およびゲートからなるトランジスタを形成する工程と、前記トランジスタを含む前記半導体基板上に保護絶縁膜を形成する工程と、前記保護絶縁膜を厚み方向に貫通し前記ソース領域またはドレイン領域に接続するコンタクトプラグを形成する工程と、前記コンタクトプラグ上を含む前記保護絶縁膜上に下部電極となる第1の導電膜を堆積する工程と、前記第1の導電膜上に強誘電体あるいは高誘電体からなる容量絶縁膜を堆積する工程と、前記容量絶縁膜上に上部電極となる第2の導電膜を堆積する工程とを備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記第1の導電膜を堆積する工程から前記第2の導電膜を堆積する工程までは大気に曝すことなく連続して処理され、前記第2の導電膜を堆積する工程の後、さらに連続して真空下で熱処理を行い、前記イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜の中に含まれる水素、水分および一酸化炭素のうち少なくとも1つを脱離させることを特徴とするものであり、層間絶縁膜中から発生する水素および水分が容量絶縁膜に拡散し、水素ないし水分に基づく容量素子の特性が劣化することを防止し、また、容量絶縁膜の酸素雰囲気下での結晶化処理の際の一酸化炭素による酸素消費による分極特性の向上の妨害もなく、強誘電体を含む容量絶縁膜の結晶化において十分な酸素を容量絶縁膜に供給することができ、従って、信頼性の高い容量素子を有する半導体記憶装置を容易に製造する方法を提供できる。
【0087】
また前記本発明の半導体記憶装置の製造方法においては、前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する本発明の好ましい態様とすることにより、プラチナは半導体記憶装置の製造工程の熱処理で酸化されることがなく、強誘電体あるいは高誘電体に接して設けられた場合でも安定な界面抵抗値を保持するため、電気特性の優れた容量素子を備えた半導体記憶装置の製造方法が提供でき好ましい。
【0088】
また、前記本発明の半導体記憶装置の製造方法においては、前記熱処理を真空度1×10−7Pa以下に制御されたチャンバー内で行なう本発明の好ましい態様とすることにより、容量素子の電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、上述したように信頼性の高い容量素子を有する半導体記憶装置を容易に製造する方法を提供でき好ましい。
【0089】
また、前記本発明の半導体記憶装置の製造方法において、前記熱処理を約300℃から400℃の範囲で行う本発明の好ましい態様とすることにより、半導体記憶装置を構成する材料の熱劣化を生じさせることなく容量素子の電極の膜中に吸蔵された水素、水分あるいは一酸化炭素をより確実に排出することによって、電極の膜中の水素、水分あるいは一酸化炭素を少なくすることができ、従って、上述したように信頼性の高い容量素子を有する半導体記憶装置を容易に製造する方法を提供でき好ましい。
【図面の簡単な説明】
【図1】本発明の実施形態における半導体記憶装置の主要部断面図
【図2】本発明の実施形態における半導体記憶装置の製造方法で用いられる処理装置の模式的平面図
【図3】本発明の実施形態における半導体記憶装置の製造方法の工程断面図
【図4】本発明の実施形態における容量素子の電気特性結果を示す図
【図5】本発明の実施形態における容量素子のインプリント特性結果を示す図
【図6】本発明の実施形態における400℃の水素シンタ終了後のキャパシタ構造部での二次イオン質量分析の水素の深さ方向分布を示す図
【図7】本発明の実施形態におけるイリジウム酸化物をシリコン基板上に堆積した膜中からの水素の脱離スペクトルを示す図
【図8】本発明の実施形態におけるイリジウム酸化物をシリコン基板上に堆積した膜中からの水分の脱離スペクトルを示す図
【図9】本発明の実施形態におけるイリジウム酸化物をシリコン基板上に堆積した膜中からの一酸化炭素の脱離スペクトルを示す図
【図10】従来の半導体記憶装置の主要部断面図
【図11】従来の半導体記憶装置の製造の際に生じる不良発生メカニズムの説明図
【符号の説明】
1     ソース領域またはドレイン領域
2     ゲート電極
3     保護絶縁膜
4     コンタクトプラグ
5     バリアメタル膜
6     下部電極
6a   下部電極下層
6b   下部電極上層
7     容量絶縁膜
8     上部電極
9     層間絶縁膜
10   絶縁性バリアメタル膜
11   ロードロックチャンバー
12   半導体基板ウエハ
13   ウエハ搬送アーム
14   プラットフォームチャンバー
15   バリアメタル膜スパッタリングチャンバー
16   イリジウム、イリジウム酸化物スパッタリングチャンバー
17   四重極質量分析計
18   超高真空アニールチャンバー
19   プラチナスパッタリングチャンバー
20   強誘電体スパッタリングチャンバー
21   絶縁性バリアメタル膜スパッタリングチャンバー

Claims (12)

  1. 基板上に形成された容量素子であって、下方より順に形成された下部電極、強誘電体あるいは高誘電体からなる容量絶縁膜および上部電極からなる容量素子において、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記単層膜または積層膜は水素、水分および一酸化炭素のうち少なくとも1つが含有されていない膜からなることを特徴とする容量素子。
  2. 前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する請求項1に記載の容量素子。
  3. ソース領域、ドレイン領域およびゲートからなるトランジスタが形成された半導体基板上に、保護絶縁膜が形成されており、前記保護絶縁膜を厚み方向に貫通して前記ソース領域またはドレイン領域に接続されたコンタクトプラグと、前記コンタクトプラグ上を含む前記保護絶縁膜上に形成された下方より順に下部電極、強誘電体あるいは高誘電体からなる容量絶縁膜および上部電極からなる容量素子を備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記単層膜または積層膜は水素、水分および一酸化炭素のうち少なくとも1つが含有されていない膜からなることを特徴とする半導体記憶装置。
  4. 前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する請求項3に記載の半導体記憶装置。
  5. 基板上に、下部電極となる第1の導電膜を堆積する工程と、前記第1の導電膜上に強誘電体あるいは高誘電体からなる容量絶縁膜を堆積する工程と、前記容量絶縁膜上に上部電極となる第2の導電膜を堆積する工程とを備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記第1の導電膜を堆積する工程から前記第2の導電膜を堆積する工程までは大気に曝すことなく連続して処理され、前記第2の導電膜を堆積する工程の後、さらに連続して真空下で熱処理を行い、前記イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜の中に含まれる水素、水分および一酸化炭素のうち少なくとも1つを脱離させることを特徴とする容量素子の製造方法。
  6. 前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する請求項5に記載の容量素子の製造方法。
  7. 前記熱処理を真空度1×10−7Pa以下に制御されたチャンバー内で行なう請求項5〜6のいずれかに記載の容量素子の製造方法。
  8. 前記熱処理を約300℃から400℃の範囲で行う請求項5〜7のいずれかに記載の容量素子の製造方法。
  9. 半導体基板上に、ソース領域、ドレイン領域およびゲートからなるトランジスタを形成する工程と、前記トランジスタを含む前記半導体基板上に保護絶縁膜を形成する工程と、前記保護絶縁膜を厚み方向に貫通し前記ソース領域またはドレイン領域に接続するコンタクトプラグを形成する工程と、前記コンタクトプラグ上を含む前記保護絶縁膜上に下部電極となる第1の導電膜を堆積する工程と、前記第1の導電膜上に強誘電体あるいは高誘電体からなる容量絶縁膜を堆積する工程と、前記容量絶縁膜上に上部電極となる第2の導電膜を堆積する工程とを備え、前記下部電極および上部電極のうち少なくとも一方は、イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜を含む膜で構成されており、前記第1の導電膜を堆積する工程から前記第2の導電膜を堆積する工程までは大気に曝すことなく連続して処理され、前記第2の導電膜を堆積する工程の後、さらに連続して真空下で熱処理を行い、前記イリジウム、ロジウム、ルテニウムから選ばれた元素またはこれらのうちのいずれかの元素が添加された合金もしくは前記元素又は合金のいずれかの酸化物のうちのいずれか1つよりなる単層膜またはそれらの積層膜の中に含まれる水素、水分および一酸化炭素のうち少なくとも1つを脱離させることを特徴とする半導体記憶装置の製造方法。
  10. 前記下部電極および上部電極のうち少なくとも一方は、少なくともプラチナからなる層を有する請求項9に記載の半導体記憶装置の製造方法。
  11. 前記熱処理を真空度1×10−7Pa以下に制御されたチャンバー内で行なう請求項9〜10のいずれかに記載の半導体記憶装置の製造方法。
  12. 前記熱処理を約300℃から400℃の範囲で行う9〜11のいずれかに記載の半導体記憶装置の製造方法。
JP2002207444A 2002-07-16 2002-07-16 容量素子、半導体記憶装置およびその製造方法 Withdrawn JP2004055619A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002207444A JP2004055619A (ja) 2002-07-16 2002-07-16 容量素子、半導体記憶装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002207444A JP2004055619A (ja) 2002-07-16 2002-07-16 容量素子、半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004055619A true JP2004055619A (ja) 2004-02-19

Family

ID=31931902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002207444A Withdrawn JP2004055619A (ja) 2002-07-16 2002-07-16 容量素子、半導体記憶装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004055619A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245333A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置の製造方法
US7378329B2 (en) 2004-06-09 2008-05-27 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2023216801A1 (zh) * 2022-05-09 2023-11-16 华为技术有限公司 沉积装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378329B2 (en) 2004-06-09 2008-05-27 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2006245333A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置の製造方法
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2023216801A1 (zh) * 2022-05-09 2023-11-16 华为技术有限公司 沉积装置

Similar Documents

Publication Publication Date Title
US7755125B2 (en) Semiconductor device including ferroelectric capacitor
US7232764B1 (en) Semiconductor device fabrication method
US6617248B1 (en) Method for forming a ruthenium metal layer
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
US7462898B2 (en) Semiconductor device having capacitor with upper electrode of conductive oxide and its manufacture method
JP4342131B2 (ja) 容量素子の製造方法及び半導体装置の製造方法
WO2006134663A1 (ja) 半導体装置及びその製造方法
US20050161716A1 (en) Semiconductor device and method for manufacturing the same
JP2004055813A (ja) 半導体装置及びその製造方法
JP2002076293A (ja) キャパシタ及び半導体装置の製造方法
JP2886524B2 (ja) 半導体素子のコンデンサの製造方法
US20060024894A1 (en) Capacitor in semiconductor device and method for fabricating the same
US7105400B2 (en) Manufacturing method of semiconductor device
JP2004055619A (ja) 容量素子、半導体記憶装置およびその製造方法
JP2002203948A (ja) 半導体装置
JP2004281956A (ja) 半導体装置及びその製造方法
JP4261021B2 (ja) 半導体装置及びその製造方法
JP3797413B2 (ja) 半導体装置およびその製造方法
US7601585B2 (en) Method of manufacturing a ferroelectric semiconductor device utilizing an oxide reduction film
JP3929743B2 (ja) 容量素子の製造方法
JP2004363151A (ja) 半導体記憶装置およびその製造方法
JP2011119417A (ja) 半導体装置の製造方法
JP2004039816A (ja) 半導体装置及びその製造方法
JPWO2005081317A1 (ja) 半導体装置の製造方法
JP4649899B2 (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004