CN108493095B - 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法 - Google Patents

一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法 Download PDF

Info

Publication number
CN108493095B
CN108493095B CN201810212708.1A CN201810212708A CN108493095B CN 108493095 B CN108493095 B CN 108493095B CN 201810212708 A CN201810212708 A CN 201810212708A CN 108493095 B CN108493095 B CN 108493095B
Authority
CN
China
Prior art keywords
layer
sio
film
temperature
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810212708.1A
Other languages
English (en)
Other versions
CN108493095A (zh
Inventor
汤振杰
李�荣
张希威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anyang Normal University
Original Assignee
Anyang Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anyang Normal University filed Critical Anyang Normal University
Priority to CN201810212708.1A priority Critical patent/CN108493095B/zh
Publication of CN108493095A publication Critical patent/CN108493095A/zh
Application granted granted Critical
Publication of CN108493095B publication Critical patent/CN108493095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法，利用Mx(SiO2)1‑x/SiO2/Mx(SiO2)1‑x作为存储层，M可选择ZrO2、HfO2、La2O3，其中第一层Mx(SiO2)1‑x在800℃下原位保温15分钟，而后降温至600℃，使沉积的第二层Mx(SiO2)1‑x原位保温1分钟，然后降低温度到室温。由于原位保温时间和温度的差别，使析出的双层氧化物纳米晶尺寸不同，实现了存储密度与保持能力的平衡。

Description

一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其 制备方法
技术领域
本发明属微电子器件及其材料领域，涉及一种具有双层氧化物纳米晶存储层的电荷存储器件及其制备方法。
背景技术
随着社会的进步，信息存储越来越受到重视，其中存储密度高、数据保持时间长等特点成为行业研究人员关注的重点。在众多非易失性存储器候选结构中，硅-氧化物-氮化物-氧化物-多晶硅(SONOS)型电荷陷阱存储器件便是一种极具发展前景的存储结构，其中紧接着硅(Si)的氧化物(SiO2)作为隧穿层，氮化物(Si3N4)作为存储层，紧挨着多晶硅电极的氧化物(SiO2)作为阻挡层。但是，传统的SONOS型电荷陷阱存储器件存在存储态密度低和浅能级缺陷态密度较高等缺点，导致提高存储密度必须以牺牲数据保持性能作为代价。因此，达到存储密度与数据保持性能之间的平衡，成为行业人员研究的难点和重点。
对于SONOS型陷阱存储器件，存储层中的缺陷态密度决定了器件的存储密度，而缺陷能级深度决定了数据保持性能。具有较高陷阱态密度、较深缺陷能级的存储层及其制备方法成为提高SONOS器件存储性能的关键。从器件存储层角度考虑，材料之间的界面能够提供大量的缺陷和较深的能级，有利于提高器件的存储密度和数据保持能力。近年来，介质层包裹金属氧化物纳米晶颗粒被认为是下一代电荷陷阱存储器件的存储媒介。但是，氧化物纳米晶作为存储媒介同样面临困难，即大尺寸纳米晶颗粒虽然具有较深的能级，但减小了比表面积，降低了缺陷密度，难以获得较高的存储密度；小尺寸纳米晶，虽然比表面积较大，缺陷密度较高，但晶粒结构不稳定，深能级缺陷较少，数据保持性能很难提高。基于以上考虑，我们发明了一种双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法。借助脉冲激光沉积方法，在Si衬底上顺序生长隧穿层(SiO2)、堆栈的多元氧化物存储层、阻挡层(SiO2)，通过薄膜沉积过程中原位不同温度、时间的保温，使堆栈存储层中析出不同尺寸的氧化物纳米晶颗粒，达到存储密度和数据保持性能之间的平衡。
发明内容
本发明提供了一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法，操作简单。
所述具有双层氧化物纳米晶存储层的电荷陷阱存储器件的制备过程如下：
a)利用氢氟酸清洗Si衬底，去除Si表面的氧化物，然后将Si衬底放置在脉冲激光沉积系统腔内的衬底台上，将SiO2、多元氧化物Mx(SiO2)1-x和铂(Pt)靶材置于靶材底盘上，其中M可在ZrO2、HfO2、La2O3中任选一种，x在0.1-0.3范围内取值，腔内压强为1×10-4Pa；
b)利用脉冲激光沉积系统在Si衬底表面沉积一层SiO2作为隧穿层，如图1(a)所示；
c)利用脉冲激光沉积系统在SiO2隧穿层表面沉积第一层Mx(SiO2)1-x薄膜，然后将衬底台温度由室温升高到800℃，使具有低结晶温度的M氧化物从Mx(SiO2)1-x薄膜母相中析出，并原位保温15分钟，使结晶充分，紧接着在第一层Mx(SiO2)1-x薄膜表面沉积层间介质SiO2薄膜，然后降低衬底台温度到600℃，接下来在层间介质SiO2表面沉积第二层Mx(SiO2)1-x薄膜，厚度与第一层相同，原位保温1分钟，然后将衬底台温度降低到室温，顺序沉积的Mx(SiO2)1-x/层间介质SiO2/Mx(SiO2)1-x作为存储层，如图1(b)所示；
d)利用脉冲激光沉积系统在之前形成的存储层表面沉积一层SiO2作为阻挡层，如图1(c)所示；
e)利用脉冲激光沉积方法在SiO2阻挡层表面沉积一层Pt作为上电极，将银胶涂抹在Si衬底背面作为下电极，如图1(d)所示；
为了满足器件小型化的需求，SiO2隧穿层的厚度应控制在2-4nm，Mx(SiO2)1-x的厚度应控制在5-6nm，层间介质SiO2的厚度应控制在为1-2nm，SiO2阻挡层的厚度应控制在20-30nm，Pt上电极的厚度应控制在100-200nm。
上述制备的具有双层氧化物纳米晶存储层的电荷陷阱存储器件包含顺序连接的隧穿层、堆栈的存储层和阻挡层，顺序生长的Mx(SiO2)1-x/层间介质SiO2/Mx(SiO2)1-x作为存储层，其中第一层Mx(SiO2)1-x在800℃下保温时间大于15分钟，M纳米晶有足够的时间析出、粗化、长大，因此析出的晶粒尺寸大，密度小；而第二层Mx(SiO2)1-x在600℃下保温时间控制在1分钟，析出的M纳米晶没有足够的时间粗化和长大，降温后得到的纳米晶尺寸较第一层要小，密度大，如图2所示。因此通过改变衬底温度和保温时间，达到了第一层M纳米晶尺寸比第二层M纳米晶尺寸大的目的，实现了双层M纳米晶颗粒尺寸的控制。
上述制备方法所得具有双层氧化物纳米晶存储层的电荷陷阱存储器件在电荷存储密度方面的性能可用不同栅极扫描电压下的平带电压偏移量表征，如图3所示：
当器件结构的Pt上电极施加正向电压时，电场指向Si衬底方向，Si衬底当中的电子在电场力的作用下穿过隧穿层进入存储层，被存储层中析出的M纳米晶与周围介质层的缺陷俘获，引起平带电压向正向的偏移；当器件结构的Pt上电极施加负向电压时，电场指向Pt电极，存储层俘获的电子在电场力的作用下，穿过隧穿层回到Si衬底，引起平带电压向负向的偏移，正向和负向平带电压偏移之差为平带电压偏移量。从图3中可以看出，(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8存储层经过800℃，15分钟的原位保温后，具有最小的平带电压偏移量；(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8存储层经过600℃，1分钟的原位保温后，具有最大的平带电压偏移量；而经过分段原位保温的器件(第一层(ZrO2)0.2(SiO2)0.8薄膜800℃，15分钟原位保温，第二层(ZrO2)0.2(SiO2)0.8薄膜600℃，1分钟原位保温)的偏移量较600℃，1分钟原位保温略小。这主要是因为，(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8经过800℃，15分钟保温后，析出的ZrO2在高温下有充足的时间粗化和长大，导致纳米晶尺寸较大，密度低，比表面积小，从而具有较低的缺陷密度，平带电压偏移量最小；(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8经过600℃，1分钟保温后，析出的ZrO2在低温下，没有充足的时间进行粗化和长大过程，导致纳米晶尺寸较小，密度大，比表面积大，从而具有较高的缺陷密度，平带电压偏移量最大；而对于经过分段原位保温的器件，两层纳米晶的尺寸不同，缺陷密度适中，因此在相同栅极扫描电压下，平带电压偏移量处于上述两种情况之间。
上述制备方法所得具有双层氧化物纳米晶存储层的电荷陷阱存储器件的数据保持性能，如图4所示：
从图4中可以看出，(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8存储层经过600℃，1分钟的原位保温，器件的电荷损失量最大，经过104秒后，电荷损失量为5.7％；(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8存储层经过800℃，15分钟的原位保温与分段保温过程后器件的电荷损失量几乎相同，经过104秒后，电荷损失量分别为3.8％和4％。这主要是因为，存储层经过600℃，1分钟的原位保温，析出的纳米晶尺寸较小，结构不稳定，深能级陷阱不易获得，俘获的电荷很容易损失；而经过800℃，15分钟的原位保温后，纳米晶结构稳定，深能级缺陷较多，俘获的电荷不易损失，电荷损失量较小。而分段保温过程得到的器件，表现出良好的数据保持性能。根据图3和图4可知，600℃，1分钟原位保温得到的器件，虽然表现出较大的平带电压偏移量，存储电荷密度最大，但数据保持性能最差，电荷损失量最大；800℃，15分钟原位保温得到的器件，虽然数据保持性能最佳，但电荷存储密度最小。而经过分段原位保温的器件(第一层(ZrO2)0.2(SiO2)0.8薄膜800℃，15分钟原位保温，第二层(ZrO2)0.2(SiO2)0.8薄膜600℃，1分钟原位保温)，具有两层尺寸不同的纳米晶颗粒，既能满足较高的电荷存储密度，又具有良好的数据保持能力，实现了存储密度与数据保持性能之间的平衡，具有良好的应用前景。
附图说明
图1：具有双层氧化物纳米晶存储层的电荷陷阱存储器件的制备过程，(a)利用脉冲激光系统沉积SiO2隧穿层；(b)利用脉冲激光系统在隧穿层表面顺序生沉积Mx(SiO2)1-x/层间介质SiO2/Mx(SiO2)1-x堆栈结构作为存储层；(c)利用脉冲激光系统在存储层表面沉积SiO2阻挡层；(d)利用脉冲激光沉积在阻挡层表面沉积Pt上电极，利用银胶作为下电极。
图2：具有双层氧化物纳米晶存储层的电荷陷阱存储器件示意图。
图3：(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8基双层氧化物纳米晶电荷陷阱存储器件不同原位保温情况下的平带电压偏移量。
图4：(ZrO2)0.2(SiO2)0.8/SiO2/(ZrO2)0.2(SiO2)0.8基双层氧化物纳米晶电荷陷阱存储器件的数据保持性能。
具体实施方式
实施例1：原位保温温度和时间为800℃，15分钟，600℃，1分钟情况下，具有双层氧化物纳米晶存储层的电荷陷阱存储器件的制备过程如下：
a)将经过氢氟酸清洗的Si衬底材料，放置在脉冲激光沉积系统衬底台上，将SiO2、(ZrO2)0.2(SiO2)0.8和铂(Pt)靶材置于靶材底盘上，腔内压强为1×10-4Pa；
b)利用脉冲激光沉积系统在SiO2隧穿层表面生长第一层5nm的(ZrO2)0.2(SiO2)0.8薄膜，然后将衬底台温度由室温升高到800℃，使具有低结晶温度的ZrO2从Mx(SiO2)1-x薄膜母相中析出，并原位保温15分钟，使晶粒有充足的时间粗化、长大，紧接着在第一层(ZrO2)0.2(SiO2)0.8薄膜表面沉积层间介质SiO2薄膜，厚度为1nm，然后降低衬底台温度到600℃，接下来在层间介质SiO2表面沉积第二层(ZrO2)0.2(SiO2)0.8薄膜，厚度与第一层相同，原位保温1分钟，而后降低衬底台温度到室温；
c)利用脉冲激光沉积系统在存储层表面沉积一层厚度为20nm的SiO2作为阻挡层；
d)利用脉冲激光沉积系统在SiO2阻挡层表面沉积一层200nm Pt作为上电极，将银胶涂抹在Si衬底背面作为下电极。
实施例2：原位保温温度和时间为800℃，15分钟情况下，具有双层氧化物纳米晶存储层的电荷陷阱存储器件的制备过程如下：
a)将经过氢氟酸清洗的Si衬底材料，放置在脉冲激光沉积系统衬底台上，将SiO2、(ZrO2)0.2(SiO2)0.8和铂(Pt)靶材置于靶材底盘上，腔内压强为1×10-4Pa；
b)利用脉冲激光沉积系统在SiO2隧穿层表面生长第一层5nm的(ZrO2)0.2(SiO2)0.8薄膜，紧接着在第一层(ZrO2)0.2(SiO2)0.8薄膜表面沉积层间介质SiO2薄膜，厚度为1nm，接下来在层间介质SiO2表面沉积第二层(ZrO2)0.2(SiO2)0.8薄膜，厚度与第一层相同，然后将衬底台温度由室温升高到800℃，原位保温15分钟，而后降低衬底台温度到室温；
c)利用脉冲激光沉积系统在存储层表面沉积一层厚度为20nm的SiO2作为阻挡层；
d)利用脉冲激光沉积方法在SiO2阻挡层表面沉积一层200nm Pt作为上电极，将银胶涂抹在Si衬底背面作为下电极。
实施例3：原位保温温度和时间为600℃，1分钟情况下，具有双层氧化物纳米晶存储层的电荷陷阱存储器件的制备过程如下：
a)将经过氢氟酸清洗的Si衬底材料，放置在脉冲激光沉积系统衬底台上，将SiO2、(ZrO2)0.2(SiO2)0.8和铂(Pt)靶材置于靶材底盘上，腔内压强为1×10-4Pa；
b)利用脉冲激光沉积系统在SiO2隧穿层表面生长第一层5nm的(ZrO2)0.2(SiO2)0.8薄膜，紧接着在第一层(ZrO2)0.2(SiO2)0.8薄膜表面沉积层间介质SiO2薄膜，厚度为1nm，接下来在层间介质SiO2表面沉积第二层(ZrO2)0.2(SiO2)0.8薄膜，厚度与第一层相同，然后将衬底台温度由室温升高到600℃，原位保温1分钟，而后降低衬底台温度到室温；
c)利用脉冲激光沉积系统在存储层表面沉积一层厚度为20nm的SiO2作为阻挡层；
d)利用脉冲激光沉积方法在SiO2阻挡层表面沉积一层200nm Pt作为上电极，将银胶涂抹在Si衬底背面作为下电极。

Claims (3)

1.一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件的制备方法，其特征在于具体步骤如下：
a)利用脉冲激光沉积系统在Si衬底表面沉积一层厚度为2-4nm的SiO2作为隧穿层，沉积腔内压强为1×10-4Pa；
b)利用脉冲激光沉积系统在SiO2隧穿层表面沉积第一层Mx(SiO2)1-x薄膜，厚度为5-6nm，然后将衬底台温度由室温升高到800℃，使结晶温度低的M氧化物纳米晶从第一层Mx(SiO2)1-x薄膜母相中析出，并原位保温15分钟，使结晶充分，紧接着在第一层Mx(SiO2)1-x薄膜表面沉积1-2nm的层间介质SiO2薄膜，然后降低衬底台温度到600℃，接下来在层间介质SiO2薄膜表面沉积第二层Mx(SiO2)1-x薄膜，厚度与第一层Mx(SiO2)1-x薄膜相同，然后原位保温1分钟，最后降低衬底台温度到室温，顺序生长的第一层Mx(SiO2)1-x薄膜、层间介质SiO2薄膜和第二层Mx(SiO2)1-x薄膜作为存储层，其中M可在ZrO2、HfO2、La2O3中任选一种，x在0.1-0.3范围内取值；
c)利用脉冲激光沉积系统在之前形成的存储层表面沉积一层20-30nm的SiO2作为阻挡层；
d)利用脉冲激光沉积系统在SiO2阻挡层表面沉积一层Pt作为上电极，将银胶涂抹在Si衬底背面作为下电极。
2.如权利要求1所述的具有双层氧化物纳米晶存储层的电荷陷阱存储器件的制备方法，其特征在于第一层Mx(SiO2)1-x薄膜比第二层Mx(SiO2)1-x薄膜原位保温的时间长，温度高，使第一层Mx(SiO2)1-x薄膜析出的M氧化物纳米晶尺寸比第二层Mx(SiO2)1-x薄膜析出的M氧化物纳米晶尺寸大。
3.如权利要求1-2中任一项制备方法所得具有双层氧化物纳米晶存储层的电荷陷阱存储器件在信息存储中的应用。
CN201810212708.1A 2018-03-06 2018-03-06 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法 Active CN108493095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810212708.1A CN108493095B (zh) 2018-03-06 2018-03-06 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810212708.1A CN108493095B (zh) 2018-03-06 2018-03-06 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法

Publications (2)

Publication Number Publication Date
CN108493095A CN108493095A (zh) 2018-09-04
CN108493095B true CN108493095B (zh) 2020-04-14

Family

ID=63339432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810212708.1A Active CN108493095B (zh) 2018-03-06 2018-03-06 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法

Country Status (1)

Country Link
CN (1) CN108493095B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170135A (zh) * 2006-10-23 2008-04-30 海力士半导体有限公司 具有电荷陷捕层的非易失性存储器件及其制造方法
CN102208346A (zh) * 2011-04-22 2011-10-05 南京大学 非易失性电荷捕获型存储器件、其制备方法及应用
CN102231365A (zh) * 2010-12-09 2011-11-02 南京大学 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076293A (ja) * 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd キャパシタ及び半導体装置の製造方法
KR100650343B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170135A (zh) * 2006-10-23 2008-04-30 海力士半导体有限公司 具有电荷陷捕层的非易失性存储器件及其制造方法
CN102231365A (zh) * 2010-12-09 2011-11-02 南京大学 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用
CN102208346A (zh) * 2011-04-22 2011-10-05 南京大学 非易失性电荷捕获型存储器件、其制备方法及应用

Also Published As

Publication number Publication date
CN108493095A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
JP4056817B2 (ja) 不揮発性半導体記憶素子の製造方法
JP4486309B2 (ja) 量子ドットを備えたメモリ素子の製造方法
US20060118853A1 (en) Nonvolatile semiconductor memory device having excellent charge retention and manufacturing process of the same
CN102208442B (zh) 一种适合于半导体闪存器件的栅叠层结构及制备方法
JP2004055969A5 (zh)
US7635628B2 (en) Nonvolatile memory device and method of manufacturing the same
WO2021143187A1 (zh) 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
CN105374757B (zh) 半导体器件及其制造方法
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
CN108987567A (zh) 相变超晶格薄膜、相变存储器单元及其制备方法
CN111211135B (zh) 一种非对称铁电隧穿结多值存储单元的调制方法
CN103996718A (zh) 一种硅基铁电栅薄膜晶体管及其制备方法
JP2005340768A (ja) 多値不揮発性半導体記憶素子およびその製造方法
CN104882490B (zh) 一种基于金属异质量子点的浮栅存储器的制备方法
JPH11186523A (ja) 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途
KR100652135B1 (ko) 안정된 다층 양자점을 가지는 유기 비휘발성 메모리 소자및 이의 제조 방법
CN108493095B (zh) 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法
CN101494225B (zh) 存储器及其制作方法
CN101388397A (zh) 一种低压可擦写的纳米晶存储电容结构及其制备方法
CN113140675A (zh) 基于铁电掺杂的pn结存储器件
CN112951916A (zh) 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
CN105679933B (zh) 一种基于导电丝和极化共控制的多值存储单元
JPH10321809A (ja) 半導体記憶素子の製造方法
CN101399289A (zh) 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant