CN112951916A - 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 - Google Patents
一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112951916A CN112951916A CN202110124217.3A CN202110124217A CN112951916A CN 112951916 A CN112951916 A CN 112951916A CN 202110124217 A CN202110124217 A CN 202110124217A CN 112951916 A CN112951916 A CN 112951916A
- Authority
- CN
- China
- Prior art keywords
- side wall
- air channel
- nano air
- grid
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PNBPGDKNNUJQGC-UHFFFAOYSA-N [Si].[Si].O=[Si]=O Chemical compound [Si].[Si].O=[Si]=O PNBPGDKNNUJQGC-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法，从下至上包括栅极及栅极绝缘层、保护层和用于形成侧墙结构的辅助层，还包括以侧墙结构作为硬掩模或牺牲层形成的纳米空气沟道。本发明具有高密度集成的潜力，有利于纳米空气沟道晶体管自身、或与其它类型器件的高密度集成；同时也具有规模化制造潜力，有利于降低生产成本、提高生产效率，具有实用价值和实际应用前景。
Description
技术领域
本发明属于晶体管领域，特别涉及一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法。
背景技术
纳米空气沟道晶体管是一种新型晶体管技术，其核心是，在小于一百纳米的空气通道中制造一个足够高的电场，利用高电场引起阴极电子发射，并通过栅极电压调控到达阳极的发射电子，获得晶体管特性。纳米空气沟道晶体管相较于其它类型固态晶体管，具有响应速度快、耐高低温、抗辐射等特点。但是纳米空气沟道晶体管的制备，尤其是规模化制备仍是一个技术难点。基于集成电路工艺的纳米空气通道晶体管制备具有成本低、效率高、便于规模化制造与集成的优势。
侧墙工艺是集成电路先进制程中常用的工艺，以侧墙作为硬掩模可实现小尺度图案的转移，集成电路工艺中用来制造鳍形结构以及鳍形栅晶体管，如图1所示，亦可参见公开号为US7868380B2的美国专利。
发明内容
本发明所要解决的技术问题是提供一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法，该晶体管具有高密度集成的潜力，有利于纳米空气沟道晶体管自身、或与其它类型器件的高密度集成；同时也具有规模化制造潜力，有利于降低生产成本、提高生产效率，具有实用价值和实际应用前景。
本发明提供了一种基于侧墙工艺的纳米空气沟道晶体管，从下至上包括栅极及栅极绝缘层、保护层和用于形成侧墙结构的辅助层，其特征在于：还包括以侧墙结构作为硬掩模或牺牲层形成的纳米空气沟道；所述纳米空气沟道两侧形成阴极和阳极，纳米空气沟道与阴极、阳极处于同一水平面，栅极分布在此平面上、下一侧或两侧；所述阴极、阳极和栅极包括有通过光刻和刻蚀形成的金属接触窗口，所述金属接触窗口中设置金属电极；所述金属电极和阴极、阳极、栅极之间形成欧姆接触。
所述栅极及栅极绝缘层包括顶部栅极和顶部栅极绝缘层、背部栅极和背部栅极绝缘层中的一种或两种。
所述纳米空气沟道由去除侧墙结构或去除侧墙结构之间的材料形成，长度由侧墙结构宽度或侧墙之间的材料宽度决定。
所述纳米空气沟道长度为1-200纳米。
所述阴极、阳极、栅极的材料为硅、金属或掺杂的多晶硅；所述栅极绝缘层的材料为二氧化硅、氮化硅或氧化铪。
本发明提供了一种基于侧墙工艺的纳米空气沟道晶体管的制备方法，包括：
(1)通过多层材料堆叠形成衬底，随后在衬底上方形成保护层；在保护层上方生长材料1，并将材料1图形化；继续生长材料2，并选择性去除材料2，在材料1的侧壁留下材料2组成的侧墙结构；
(2)以侧墙结构为硬掩模，选择性去除相对的侧墙之间暴露的保护层和部分衬底材料，形成纳米空气沟道；
或者去除材料1，在侧墙结构之间重新填充材料3，并作平坦化处理，暴露出侧墙顶部；以侧墙结构为牺牲层，选择性去除侧墙结构，此时填充材料之间形成宽度为侧墙宽度的空隙；以填充材料为硬掩模，选择性去除保护层和部分衬底材料，形成纳米空气沟道；
(3)通过光刻和刻蚀工艺，形成阴极、阳极、栅极的金属接触窗口；通过金属沉积、刻蚀工艺或者Lift-off工艺形成阴极、阳极、栅极的金属电极；退火，使金属和阴极、阳极、栅极之间形成欧姆接触，即得基于侧墙工艺的纳米空气沟道晶体管。
所述步骤(1)中的多层材料堆叠为从下至上堆叠导电材料-绝缘介质-导电材料或导电材料-绝缘介质-导电材料-绝缘介质-导电材料。
进一步的，所述导电材料为硅、碳化硅、掺杂的多晶硅中的一种或几种，所述绝缘介质为氧化硅、氮化硅、多晶硅中的一种或几种。
所述步骤(1)中多层材料的堆叠通过热氧化、蒸发、溅射、化学气相沉积、离子注入等工艺形成。
所述步骤(1)中材料1图形化通过光刻和刻蚀工艺形成。
保护层、材料1、材料2、材料3分别为氧化硅、多晶硅、氧化硅、多晶硅或氮化硅、多晶硅、氧化硅、多晶硅。
所述步骤(2)中相对的侧墙之间暴露的保护层要全部去除，去除保护层后衬底材料中作为阴阳极的材料要被去除，作为栅极和栅介质层的材料可以选择去除或保留。更具体的，作为顶部栅极和顶部栅绝缘层的材料要被去除，而作为背部栅极和背部栅绝缘层的部分要被保留。
所述步骤(2)中的平坦化可通过机械研磨、化学机械抛光等方法进行。
所述步骤(2)中的选择性去除方法可为湿法腐蚀、干法刻蚀等。
所述步骤(3)中形成的栅极接触窗口可以包含顶部栅极接触窗口、背部栅极接触窗口中的一种或两种；相应的，形成栅极金属电极可以为顶部栅电极、背部栅电极中的一种或两种。
所述步骤(3)中通过绝缘介质的沉积与刻蚀，对金属接触窗口四周进行侧壁绝缘。
本发明还提供了一种基于侧墙工艺的纳米空气沟道晶体管在集成电路中的应用。
现有技术中的侧墙结构是固体鳍形结构和鳍形栅晶体管的一部分，作为绝缘介质发挥功能作用，本发明则是通过侧墙工艺的延伸实现一种具有纳米空气沟道的晶体管，具有功能的是纳米空气沟道而非侧墙本身。
有益效果
本发明制备的纳米空气通道晶体管有望实现更小的功耗和更好的器件一致性，本发明提供的制造方法相对于现有的空气沟道晶体管制造方法，更具有规模化制造潜力和高密度集成的潜力，有利于降低生产成本、提高生产效率，有利于纳米空气沟道晶体管自身、或与其它类型器件的高密度集成，具有实用价值和实际应用前景。
附图说明
图1是集成电路工艺中侧墙结构制造方法的示意图；
图2是本发明实施例1产品的结构示意图；
图3是本发明实施例2产品的结构示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。“顶部”和“底部”只是为了方便描述各部件之间的相对位置关系，这当然也包括了采用不同参考方向时与其等同的相对位置关系的限定方式。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
实施例1
(1)选择埋氧层厚度
顶层硅厚度
的SOI片，并在SOI片上通过离子注入实现顶层硅的重掺杂(注入能量80KeV,总掺杂剂量1E15原子/cm2)，再热氧化生长
的二氧化硅，通过LPCVD生长
的多晶硅并通过离子注入进行掺杂(注入能量40KeV，总掺杂剂量1E15原子/cm2)，整体进行离子注入后的热退火(1000℃，60分钟)，从下往上形成硅-二氧化硅-硅-二氧化硅-多晶硅的多层结构，作为衬底。
(2)在衬底上通过PECVD沉积形成一层厚度为
的二氧化硅作为保护层。
(3)在保护层上通过LPCVD沉积形成
的多晶硅，并通过光刻和干法刻蚀对多晶硅图形化，作为用于形成侧墙结构的辅助层。
(4)利用低压力化学气相沉积(LPCVD)的方法淀积一层二氧化硅，二氧化硅的厚度为
(5)刻蚀二氧化硅，在多晶硅图形的边缘形成侧墙结构，使相对的侧墙之间距离小于
(6)使用干法刻蚀选择性刻蚀侧墙之间的二氧化硅
(保护层)、多晶硅
(顶部栅极)、二氧化硅
(顶部栅极绝缘层)、顶层硅
(阴阳极)。
(8)光刻，干法刻蚀依次多晶硅
(辅助层)、二氧化硅
(保护层)、多晶硅
(顶部栅极)、二氧化硅
(顶部栅极绝缘层)，暴露出阴阳极的金属接触窗口。
(9)光刻，干法刻蚀依次多晶硅
(辅助层)、二氧化硅
(保护层)，暴露出顶部栅极的金属接触窗口。
(10)光刻，干法刻蚀依次多晶硅
(辅助层)、二氧化硅
(保护层)、多晶硅
(顶部栅极)、二氧化硅
(顶部栅极绝缘层)、顶层硅
(阴阳极材料)、二氧化硅
(埋氧层，也即背部栅极绝缘层)，暴露出背部栅极的金属接触窗口。
(12)采用lift-off工艺，通过光刻-金属沉积-去胶的组合工艺，在接触窗口制备金属电极，金属电极使用的材料为Ti/TiN，厚度为10/100nm。
(13)采用快速退火工艺800℃退火10秒，形成欧姆接触，得到的晶体管结构如图2所示。
实施例2
(1)选择埋氧层厚度
顶层硅厚度
的SOI片，并在SOI片上通过离子注入实现顶层硅的重掺杂(注入能量80KeV，总掺杂剂量1E15原子/cm2)，热退火(1000℃，60分钟)，从下往上形成硅-二氧化硅-硅的多层结构，作为衬底。
(2)在顶层硅上通过LPCVD形成一层厚度为
的氮化硅，作为保护层。
(3)通过LPCVD沉积多晶硅
并图形化，作为用于形成侧墙结构的辅助层。
(4)通过LPCVD沉积形成
二氧化硅，并通过干法刻蚀去除二氧化硅
形成侧墙结构。
(5)干法刻蚀去除全部多晶硅
(6)再重新沉积多晶硅
(7)利用化学机械研磨(CMP)的方法去除多余的多晶硅，使表面平坦，并暴露出侧墙结构的顶部。
(8)干法刻蚀二氧化硅去除侧墙结构，在多晶硅之间形成侧墙宽度的缝隙，作为进一步刻蚀的硬掩模。
(9)使用热的磷酸溶液去除缝隙里的
氮化硅保护层。
(10)干法刻蚀选择性刻蚀硅
使顶层硅从缝隙处断开，形成宽度为侧墙宽度的纳米空气沟道。
(11)光刻，干法依次刻蚀多晶硅
(辅助层)、氮化硅
(保护层)，暴露出阴阳极的金属接触窗口。
(12)光刻，干法依次刻蚀多晶硅
(辅助层)、氮化硅
(保护层)、顶层硅
埋氧层
暴露出背部栅极的金属接触窗口。
(13)采用lift-off工艺，通过光刻-金属沉积-去胶的组合工艺，在接触窗口制备金属电极，金属电极使用的材料为Ti/Au，厚度为10/100nm。
(14)采用快速退火工艺400℃退火30秒，形成欧姆接触，得到的晶体管结构如图3所示。
Claims (10)
1.一种基于侧墙工艺的纳米空气沟道晶体管，从下至上包括栅极及栅极绝缘层、保护层和用于形成侧墙结构的辅助层，其特征在于：还包括以侧墙结构作为硬掩模或牺牲层形成的纳米空气沟道；所述纳米空气沟道两侧形成阴极和阳极，纳米空气沟道与阴极、阳极处于同一水平面，栅极分布在此平面上、下一侧或两侧；所述阴极、阳极和栅极包括有通过光刻和刻蚀形成的金属接触窗口，所述金属接触窗口中设置金属电极；所述金属电极和阴极、阳极、栅极之间形成欧姆接触。
2.根据权利要求1所述的晶体管，其特征在于：所述栅极及栅极绝缘层包括顶部栅极和顶部栅极绝缘层、背部栅极和背部栅极绝缘层中的一种或两种。
3.根据权利要求1所述的晶体管，其特征在于：所述纳米空气沟道由去除侧墙结构或去除侧墙结构之间的材料形成，长度由侧墙结构宽度或侧墙之间的材料宽度决定。
4.根据权利要求1或3所述的晶体管，其特征在于：所述纳米空气沟道长度为1-200纳米。
5.根据权利要求1所述的晶体管，其特征在于：所述阴极、阳极、栅极的材料为硅、金属或掺杂的多晶硅；所述栅极绝缘层的材料为二氧化硅、氮化硅或氧化铪。
6.一种基于侧墙工艺的纳米空气沟道晶体管的制备方法，包括：
(1)通过多层材料堆叠形成衬底，随后在衬底上方形成保护层；在保护层上方生长材料1，并将材料1图形化；继续生长材料2，并选择性去除材料2，在材料1的侧壁留下材料2组成的侧墙结构；
(2)以侧墙结构为硬掩模，选择性去除相对的侧墙之间暴露的保护层和部分衬底材料，形成纳米空气沟道；
或者去除材料1，在侧墙结构之间重新填充材料3，并作平坦化处理，暴露出侧墙顶部；以侧墙结构为牺牲层，选择性去除侧墙结构，此时填充材料之间形成宽度为侧墙宽度的空隙；以填充材料为硬掩模，选择性去除保护层和部分衬底材料，形成纳米空气沟道；
(3)通过光刻和刻蚀工艺，形成阴极、阳极、栅极的金属接触窗口；通过金属沉积、刻蚀工艺或者Lift-off工艺形成阴极、阳极、栅极的金属电极；退火，使金属和阴极、阳极、栅极之间形成欧姆接触，即得基于侧墙工艺的纳米空气沟道晶体管。
7.根据权利要求6的制备方法，其特征在于：所述步骤(1)中的多层材料堆叠为从下至上堆叠导电材料-绝缘介质-导电材料或导电材料-绝缘介质-导电材料-绝缘介质-导电材料。
8.根据权利要求6的制备方法，其特征在于：保护层、材料1、材料2、材料3分别为氧化硅、多晶硅、氧化硅、多晶硅或氮化硅、多晶硅、氧化硅、多晶硅。
9.根据权利要求6的制备方法，其特征在于：所述步骤(3)中通过绝缘介质的沉积与刻蚀，对金属接触窗口四周进行侧壁绝缘。
10.一种如权利要求1所述的基于侧墙工艺的纳米空气沟道晶体管在集成电路中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110124217.3A CN112951916A (zh) | 2021-01-29 | 2021-01-29 | 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110124217.3A CN112951916A (zh) | 2021-01-29 | 2021-01-29 | 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112951916A true CN112951916A (zh) | 2021-06-11 |
Family
ID=76239299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110124217.3A Pending CN112951916A (zh) | 2021-01-29 | 2021-01-29 | 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951916A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114613841A (zh) * | 2022-03-14 | 2022-06-10 | 中国工程物理研究院电子工程研究所 | 一种高电流立体型纳米空气沟道电子管及电子器件 |
| CN114613842A (zh) * | 2022-03-14 | 2022-06-10 | 中国工程物理研究院电子工程研究所 | 一种片上集成的超快纳米电子器件及其制备方法 |
-
2021
- 2021-01-29 CN CN202110124217.3A patent/CN112951916A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114613841A (zh) * | 2022-03-14 | 2022-06-10 | 中国工程物理研究院电子工程研究所 | 一种高电流立体型纳米空气沟道电子管及电子器件 |
| CN114613842A (zh) * | 2022-03-14 | 2022-06-10 | 中国工程物理研究院电子工程研究所 | 一种片上集成的超快纳米电子器件及其制备方法 |
| CN114613842B (zh) * | 2022-03-14 | 2023-04-25 | 中国工程物理研究院电子工程研究所 | 一种片上集成的超快纳米电子器件及其制备方法 |
| CN114613841B (zh) * | 2022-03-14 | 2023-09-08 | 中国工程物理研究院电子工程研究所 | 一种高电流立体型纳米空气沟道电子管及电子器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9876019B1 (en) | Integrated circuits with programmable memory and methods for producing the same | |
| CN106057934B (zh) | 背接触太阳能电池装置 | |
| US20070132034A1 (en) | Isolation body for semiconductor devices and method to form the same | |
| CN109585296A (zh) | 半导体装置的形成方法 | |
| CN110364571A (zh) | 半导体装置的形成方法 | |
| CN107039522B (zh) | 半导体结构及其形成方法 | |
| JP2012169433A (ja) | 半導体装置 | |
| US8895397B1 (en) | Methods for forming thin film storage memory cells | |
| CN112951916A (zh) | 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法 | |
| JP2009545187A (ja) | 常温動作単電子素子及びその製作方法 | |
| WO2023108785A1 (zh) | 一种半导体器件及其制造方法 | |
| TW202009986A (zh) | 絕緣層上半導體（soi）基底及其形成的方法 | |
| CN111446292A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| JP2008526041A (ja) | 半導体デバイスの製造方法およびこの方法で製造される半導体デバイス | |
| CN111490046B (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| CN108417635B (zh) | 量子点器件及其制作方法 | |
| JP2011512668A (ja) | 常温で動作する単電子トランジスタ及びその製造方法 | |
| TWI220788B (en) | Flash memory cell and fabrication thereof | |
| CN107799528A (zh) | 存储元件的制造方法 | |
| TW200807565A (en) | Semiconductor device and method for fabricating the same | |
| CN115863439A (zh) | Ldmos器件及其制作方法 | |
| CN113594006B (zh) | 真空沟道晶体管及其制作方法 | |
| CN114038801A (zh) | 半导体装置的形成方法 | |
| CN108155241B (zh) | 一种抗辐照多栅器件及其制备方法 | |
| TW200845390A (en) | Semiconductor structure including stepped source/drain region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |