CN111490046B - 一种高擦写速度半浮栅存储器及其制备方法 - Google Patents
一种高擦写速度半浮栅存储器及其制备方法 Download PDFInfo
- Publication number
- CN111490046B CN111490046B CN202010346658.3A CN202010346658A CN111490046B CN 111490046 B CN111490046 B CN 111490046B CN 202010346658 A CN202010346658 A CN 202010346658A CN 111490046 B CN111490046 B CN 111490046B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- semi
- gate
- well region
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052593 corundum Inorganic materials 0.000 claims description 7
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 7
- 229910005883 NiSi Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910019001 CoSi Inorganic materials 0.000 claims description 5
- -1 NiSiGe Inorganic materials 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 80
- 239000003990 capacitor Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Abstract
本发明属于集成电路存储器技术领域，具体为一种高擦写速度半浮栅存储器及其制备方法。本发明半浮栅存储器包括：含硅半导体衬底，具有第一掺杂类型；半浮栅阱区，具有第二掺杂类型；U型槽，贯穿半浮栅阱区，底部处于半浮栅阱区的下边界；第一栅介质覆盖U型槽表面，在半浮栅阱区形成开口；浮栅覆盖第一栅介质，位于开口处下方的半浮栅阱区形成金属硅化物；第二栅介质层包覆浮栅，控制栅覆盖第二栅介质层；栅极侧墙，位于第一栅极叠层和第二栅极叠层两侧；源区和漏区，具有第二掺杂类型，位于第一、第二栅极叠层两侧。本发明可以增加存储器的擦写速度，显著减小隧穿晶体管源极的接触电阻，增加隧穿晶体管的驱动电流，进一步增加存储器的擦写速度。
Description
技术领域
本发明属于集成电路存储器技术领域，具体涉及一种高擦写速度半浮栅存储器及其制备方法。
背景技术
目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30％以上。
半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。从半浮栅存储器的工作原理我们可以看出，半浮栅晶体管的擦写速度由嵌入式隧穿晶体管的驱动电流决定。因此，如何进一步提高隧穿晶体管的驱动电流成为进一步提高半浮栅晶体管速度或者降低隧穿晶体管漏极电压，降低功耗的关键。此外，随着晶体管尺寸的不断缩小，隧穿晶体管源级所在的开口也要不断缩小，这造成开口处的接触电阻不断增大，从而降低隧穿晶体管的速度。
发明内容
本发明的目的在于提供一种高擦写速度半浮栅存储器及其制备方法。
本发明提供的高擦写速度半浮栅存储器，包括：
含硅半导体衬底，其具有第一掺杂类型；
半浮栅阱区，其具有第二掺杂类型，位于所述半导体衬底的上层区域；
U型槽，贯穿所述半浮栅阱区，其底部处于所述半浮栅阱区的下边界；
第一栅极叠层，包括第一栅介质层、浮栅和金属硅化物，其中第一栅介质覆盖所述U型槽的表面，并在所述半浮栅阱区形成开口；所述浮栅覆盖第一栅介质，并在位于所述开口处下方的半浮栅阱区形成金属硅化物；
第二栅极叠层，包括第二栅介质层和控制栅，所述第二栅介质层包覆所述浮栅，并延伸覆盖部分所述半浮栅阱区表面，所述控制栅覆盖所述第二栅介质层；
栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；
源区和漏区，具有第二掺杂类型，形成于所述半浮栅阱区中，位于所述第一、第二栅极叠层两侧。
本发明的高擦写速度半浮栅存储器中，优选为，所述第二栅介质层是双电层介质材料。
本发明的高擦写速度半浮栅存储器中，优选为，所述双电介质材料为SiO2质子导电膜层或Al2O3质子导电膜层。
本发明的高擦写速度半浮栅存储器中，优选为，所述浮栅是Ni、Co、NiPt中的一种，或其中几种的任意组合。
本发明的高擦写速度半浮栅存储器中，优选为，金属硅化物是NiSi、NiSiGe、CoSi或者NiPtSi。
本发明提供的高擦写速度半浮栅存储器制备方法，具体步骤为：
(1)提供具有第一掺杂类型的含硅半导体衬底；
(2)在所述半导体衬底的上层区域形成具有第二掺杂类型的半浮栅阱区；
(3)在所述半浮栅阱区中刻蚀形成U型槽，使所述U型槽贯穿所述半浮栅阱区，且底部处于所述半浮栅阱区的下边界；
(4)形成第一栅极叠层，包括第一栅介质层、浮栅和金属硅化物，使第一栅介质层覆盖所述U型槽的表面，并在所述半浮栅阱区形成开口；使所述浮栅覆盖所述第一栅介质层，并在所述开口处与所述半浮栅阱区接触，进行快速热退火，使开口处的浮栅材料与半浮栅阱区发生反应，从而在所述开口处下方的半浮栅阱区形成金属硅化物；
(5)形成第二栅极叠层，包括第二栅介质层和控制栅，使所述第二栅介质层包覆所述浮栅，并延伸覆盖部分所述半浮栅阱区表面，使所述控制栅覆盖所述第二栅介质层；
(6)在所述第一栅极叠层和第二栅极叠层两侧形成栅极侧墙；
(7)在所述半浮栅阱区中，所述第一栅极叠层和第二栅极叠层两侧形成源区和漏区。
本发明的高擦写速度半浮栅存储器制备方法中，优选为，所述第二栅介质层是双电层介质材料。
本发明的高擦写速度半浮栅存储器制备方法中，优选为，所述第二栅介质层是SiO2质子导电膜层或Al2O3质子导电膜层。
本发明的高擦写速度半浮栅存储器制备方法中，优选为，所述浮栅是Ni、Co、NiPt中的一种，或其中几种的任意组合。
本发明的高擦写速度半浮栅存储器制备方法中，优选为，金属硅化物是NiSi、NiSiGe、CoSi或者NiPtSi。
本发明的高擦写速度半浮栅存储器，采用双电层介质材料作为半浮栅存储器的控制栅介质。双电层介质材料所产生的双电层电容可以显著增加隧穿晶体管的栅电容，从而极大增加隧穿晶体管的驱动电流，进一步可以增加存储器的擦写速度。此外，采用金属作为浮栅材料，并经过退火在浮栅和半浮栅阱区材料之间形成金属硅化物。浮栅和半浮栅阱区材料之间所形成的金属硅化物可以显著减小隧穿晶体管源极的接触电阻，从而可以极大增加隧穿晶体管的驱动电流，进一步可以增加存储器的擦写速度。
附图说明
图1是本发明的高擦写速度半浮栅存储器制备方法流程图。
图2是形成氧化物后的器件结构示意图。
图3是形成半浮栅阱区后的器件结构示意图。
图4是形成U型槽后的器件结构示意图。
图5是去除氧化物后的器件结构示意图。
图6～10是形成第一栅极叠层的各步骤器件结构示意图。
图11～13是形成第二栅极叠层的各步骤器件结构示意图。
图14是形成栅极侧墙后的器件结构示意图。
图15是本发明的高擦写速度半浮栅存储器的结构示意图。
具体实施方式
下面结合实施例和附图，对本发明作进一步介绍。应当理解，所述实施例仅用以解释本发明，并不用于限定本发明。本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1是高擦写速度半浮栅存储器制备方法的流程图。图2～15示出了高擦写速度半浮栅存储器的制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1，提供具有第一掺杂类型的含硅半导体衬底200。含硅半导体衬底200例如体半导体衬底例如是Si、SiGe、绝缘体上半导体衬底(SOI)等。为方便说明，以下以Si衬底为例进行描述。然后在半导体衬底200表面生长一层氧化物202，该氧化物通常是SiO2，主要是为了避免半导体衬底本身直接遭受离子轰击而产生缺陷，所得结构如图2所示。
步骤S2，形成具有第二掺杂类型的半浮栅阱区201。通过离子注入方式在半导体衬底200表层区域形成具有第二掺杂类型的阱区201，所得结构如图3所示。在本实施方式中，第一掺杂类型为p型，第二掺杂类型为n型，也即半导体衬底200为p型掺杂的衬底，在其表面区域形成n型轻掺杂阱区201。
步骤S3，形成U型槽。旋涂光刻胶，并通过曝光和显影等光刻工艺定义U型槽的位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在半浮栅阱区201中形成U型槽。U型槽贯穿半浮栅阱区201，其底部处于半浮栅阱区201的下边界，所得结构如图4所示。接着采用前述相同的光刻和刻蚀的方法去除氧化物202，所得结构如图5所示。
步骤S4，形成第一栅极叠层，包括形成第一栅介质层和浮栅。具体而言，包括以下步骤，结合图6～图10进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层203作为第一栅介质层，所得结构如图6所示。之后旋涂光刻胶，并通过曝光和显影等光刻工艺定义隧穿晶体管的源端位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，去除右侧部分HfO2层203，从而在阱区201上方形成开口，所得结构如图7所示。然后利用物理气相沉积方法形成金属Ni层204作为浮栅，使金属Ni层204覆盖所述HfO2层203，并在所述开口处与半浮栅阱区201相接触，所得结构如图8所示。紧接着，对上述结构进行快速热退火，开口处的金属Ni层204与下方的n型半浮栅阱区201发生反应生成金属硅化物NiSi层205，所得结构如图9所示。最后，旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第一栅极叠层的形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除右侧部分金属Ni层204、HfO2层203。然后，通过在溶剂中溶解或灰化去除光刻胶，所得结构如图10所示。在本实施方式中选用HfO2作为第一栅介质层材料，选用Ni作为浮栅材料。但是本发明不限定于此，第一栅介质层可以是选自SiO2、Al2O3、ZrO2、HfO2等，或上述材料的任意组合。浮栅材料可以是Ni、Co、NiPt等。相应的，金属硅化物可以是NiSi、CoSi或者NiPtSi等。当衬底是SiGe时，金属硅化物也可以是NiSiGe。上述第一栅极叠层的形成方法也可以是化学气相沉积、物理气相沉积、电子束蒸发或者脉冲激光沉积。
步骤S5，形成第二栅极叠层，包括形成第二栅介质层和控制栅。具体而言，包括以下步骤，结合图11～图13进行说明。在上述器件结构上采用化学气相沉积方法淀积SiO2质子导电膜层206作为第二栅介质层，所得结构如图11所示。其中，SiO2质子导电膜层206是指富含导电质子的SiO2层。然后利用原子层沉积方法形成TiN层207作为第二金属栅，所得结构如图12所示。最后，在第二金属栅TiN层207上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第二栅极叠层的形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除右侧部分TiN层207和SiO2质子导电膜层206，以及去除左侧部分TiN层207、SiO2质子导电膜层206、Ni层204和HfO2层203。然后，通过在溶剂中溶解或灰化去除光刻胶，所得结构如图13所示。在本实施方式中选用SiO2质子导电膜层作为第二栅介质层材料，选用TiN作为第二金属栅材料。但是本发明不限定于此，第二栅介质层可以是选自SiO2质子导电膜层、Al2O3质子导电膜层等双电层介质材料。双电层介质材料是一种内部拥有大量导电质子的材料，在电场的作用下导电质子在介质材料和电极的界面产生积累形成双电层电容，该双电层电容与本征的介质电容并联，从而增大了栅介质电容。控制栅例如可以是选自TiN、TaN、MoN或者WN的一种。
步骤S6，形成栅极侧墙。采用化学气相沉积的方法在上述结构上，即半浮栅阱区201、第一栅极叠层和第二栅极叠层表面生长SiO2层208。然后，通过光刻和干法刻蚀的方法去除部分SiO2层208，从而在第一和第二栅极叠层两侧形成侧墙，所得结构如图14所示。当然本发明也可以通过其它淀积工艺形成栅极侧墙，如电子束蒸发、原子层沉积、溅射等，栅极侧墙材料例如也可以是SiN等绝缘材料。
步骤S7，形成源区和漏区。旋涂光刻胶，进行光刻工艺限定源、漏电极形状。采用离子注入方法在阱区两侧形成n型重掺杂，然后去除光刻胶，最后采用激光退火的方法进行离子激活，从而形成源区209和漏区210，所得结构如图15所示。
如图15所示，本发明的高擦写速度半浮栅存储器，包括：含硅半导体衬底200，其具有第一掺杂类型；半浮栅阱区201，其具有第二掺杂类型，位于所述半导体衬底200的上层区域；U型槽，贯穿所述半浮栅阱区201，其底部处于所述半浮栅阱区201的下边界；第一栅极叠层，包括第一栅介质层203、浮栅204和金属硅化物205，其中第一栅介质覆盖所述U型槽的表面，并在所述半浮栅阱区形成开口；所述浮栅覆盖第一栅介质，并在位于所述开口处下方的半浮栅阱区形成金属硅化物205；第二栅极叠层，包括第二栅介质层206和控制栅207，所述第二栅介质层包覆所述浮栅204，并延伸覆盖部分所述半浮栅阱区201表面，所述控制栅207覆盖所述第二栅介质层206；栅极侧墙208，位于所述第一栅极叠层和第二栅极叠层两侧；源区209和漏区210，具有第二掺杂类型，形成于所述半浮栅阱区中，位于所述第一、第二栅极叠层两侧。
优选地，第二栅介质层206是SiO2质子导电膜层、Al2O3质子导电膜层等双电层介质材料。第一栅介质层201是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。浮栅204是Ni、Co、NiPt及其任意组合的一种。金属硅化物205是NiSi、NiSiGe、CoSi或者NiPtSi。
本发明的高擦写速度半浮栅存储器，采用双电层介质材料作为半浮栅存储器的控制栅介质。双电层介质材料所产生的双电层电容可以显著增加隧穿晶体管的栅电容，从而极大增加隧穿晶体管的驱动电流，进一步可以增加存储器的擦写速度。
此外，采用金属作为浮栅材料，并经过退火在浮栅和半浮栅阱区材料之间形成金属硅化物，也就是在隧穿晶体管的源极形成金属硅化物，金属硅化物的电阻率介于金属和硅材料之间。浮栅和半浮栅阱区材料之间所形成的金属硅化物可以显著减小隧穿晶体管源极的接触电阻，从而可以极大增加隧穿晶体管的驱动电流，进一步可以增加存储器的擦写速度。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (5)
1.一种高擦写速度半浮栅存储器制备方法，其特征在于，具体步骤为：
提供具有第一掺杂类型的含硅半导体衬底（200）；
在所述半导体衬底（200）的上层区域形成具有第二掺杂类型的半浮栅阱区（201）；
在所述半浮栅阱区（201）中刻蚀形成U型槽，使所述U型槽贯穿所述半浮栅阱区（201），且底部处于所述半浮栅阱区（201）的下边界；
形成第一栅极叠层，包括第一栅介质层（203）、浮栅（204）和金属硅化物（205），使第一栅介质层（203）覆盖所述U型槽的表面，并在所述半浮栅阱区（201）形成开口；使所述浮栅（204）覆盖所述第一栅介质层（203），并在所述开口处与所述半浮栅阱区（201）接触，进行快速热退火，使开口处的浮栅材料与半浮栅阱区材料发生反应，从而在所述开口处下方的半浮栅阱区（201）形成金属硅化物（205）；
形成第二栅极叠层，包括第二栅介质层（206）和控制栅（207），使所述第二栅介质层（206）包覆所述浮栅（204），并延伸覆盖部分所述半浮栅阱区（201）表面，使所述控制栅（207）覆盖所述第二栅介质层（206）；
在所述第一栅极叠层和第二栅极叠层两侧形成栅极侧墙（208）；
在所述半浮栅阱区（201）中，所述第一栅极叠层和第二栅极叠层两侧形成源区（209）和漏区（210）。
2.根据权利要求1所述的高擦写速度半浮栅存储器制备方法，其特征在于，所述第二栅介质层（206）是双电层介质材料。
3.根据权利要求2所述的高擦写速度半浮栅存储器制备方法，其特征在于，所述第二栅介质层（206）是SiO2质子导电膜层或Al2O3质子导电膜层。
4.根据权利要求1所述的高擦写速度半浮栅存储器制备方法，其特征在于，所述浮栅（204）是Ni、Co、NiPt中的一种，或其中几种的任意组合。
5.根据权利要求1所述的高擦写速度半浮栅存储器制备方法，其特征在于，所述金属硅化物（205）是NiSi、NiSiGe、CoSi或者NiPtSi。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010346658.3A CN111490046B (zh) | 2020-04-27 | 2020-04-27 | 一种高擦写速度半浮栅存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010346658.3A CN111490046B (zh) | 2020-04-27 | 2020-04-27 | 一种高擦写速度半浮栅存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111490046A CN111490046A (zh) | 2020-08-04 |
| CN111490046B true CN111490046B (zh) | 2022-06-21 |
Family
ID=71813129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010346658.3A Active CN111490046B (zh) | 2020-04-27 | 2020-04-27 | 一种高擦写速度半浮栅存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111490046B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161360B (zh) * | 2021-04-25 | 2022-11-01 | 复旦大学 | 一种半浮栅存储器的制造工艺及半浮栅存储器 |
| CN113823566B (zh) * | 2021-09-23 | 2023-12-01 | 武汉新芯集成电路制造有限公司 | 存储器件的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100078685A (ko) * | 2008-12-30 | 2010-07-08 | 한국과학기술원 | 고집적 반도체 융합 메모리 소자 및 그 제조방법 |
| CN102456746A (zh) * | 2010-10-27 | 2012-05-16 | 中国科学院微电子研究所 | 非挥发性半导体存储单元、器件及制备方法 |
| CN105070660A (zh) * | 2015-08-12 | 2015-11-18 | 上海华力微电子有限公司 | 一种∑型结构的半浮栅器件的制造方法 |
| CN106601750A (zh) * | 2016-12-30 | 2017-04-26 | 上海集成电路研发中心有限公司 | 带有u型沟槽的半浮栅存储器件及制备方法 |
| CN109698242A (zh) * | 2018-12-17 | 2019-04-30 | 复旦大学 | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 |
| CN109742074A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种高驱动电流半浮栅晶体管及其制备方法 |
| CN109742073A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种具有高电荷保持能力的半浮栅晶体管及其制备方法 |
| CN110416084A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795665B2 (en) * | 2007-06-22 | 2010-09-14 | Macronix International Co., Ltd. | Flash memory |
-
2020
- 2020-04-27 CN CN202010346658.3A patent/CN111490046B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100078685A (ko) * | 2008-12-30 | 2010-07-08 | 한국과학기술원 | 고집적 반도체 융합 메모리 소자 및 그 제조방법 |
| CN102456746A (zh) * | 2010-10-27 | 2012-05-16 | 中国科学院微电子研究所 | 非挥发性半导体存储单元、器件及制备方法 |
| CN105070660A (zh) * | 2015-08-12 | 2015-11-18 | 上海华力微电子有限公司 | 一种∑型结构的半浮栅器件的制造方法 |
| CN106601750A (zh) * | 2016-12-30 | 2017-04-26 | 上海集成电路研发中心有限公司 | 带有u型沟槽的半浮栅存储器件及制备方法 |
| CN109698242A (zh) * | 2018-12-17 | 2019-04-30 | 复旦大学 | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 |
| CN109742074A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种高驱动电流半浮栅晶体管及其制备方法 |
| CN109742073A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种具有高电荷保持能力的半浮栅晶体管及其制备方法 |
| CN110416084A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种高k/金属栅结构的半浮栅晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111490046A (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268042B2 (en) | Nonvolatile semiconductor memory and making method thereof | |
| US20160247811A1 (en) | Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof | |
| JP2012169433A (ja) | 半導体装置 | |
| CN111490046B (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| CN113035870A (zh) | 半导体结构的制造方法 | |
| CN110429084B (zh) | 存储器的结构及其形成方法 | |
| CN111477624B (zh) | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 | |
| CN111540741B (zh) | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 | |
| CN111477625B (zh) | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 | |
| CN111477627B (zh) | 一种基于双浮栅材料的半浮栅存储器及其制备方法 | |
| TWI353640B (en) | Method of forming semiconductor structure | |
| CN111508961A (zh) | 一种高隧穿效率半浮栅存储器及其制备方法 | |
| US20030040152A1 (en) | Method of fabricating a NROM cell to prevent charging | |
| CN111508960B (zh) | 一种低操作电压半浮栅存储器及其制备方法 | |
| CN113675145A (zh) | 半导体器件及其形成方法 | |
| CN111477626B (zh) | 一种半浮栅存储器及其制备方法 | |
| US8148243B2 (en) | Zero capacitor RAM with reliable drain voltage application and method for manufacturing the same | |
| CN111540740B (zh) | 基于pn结和肖特基二极管的半浮栅存储器及其制备方法 | |
| CN111463213A (zh) | 一种非易失性闪存器件及其制备方法 | |
| CN111540739B (zh) | 一种基于双隧穿晶体管的半浮栅存储器及其制备方法 | |
| CN111564443B (zh) | 一种高集成密度半浮栅存储器及其制备方法 | |
| KR100336784B1 (ko) | 반도체소자의 제조방법 | |
| US11031509B1 (en) | Memory device and manufacturing method thereof | |
| CN115799260B (zh) | 一种负电容围栅纳米片结构cmos反相器及其制造方法 | |
| KR100314151B1 (ko) | 반도체소자의 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |