CN111477624B - 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 - Google Patents

一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 Download PDF

Info

Publication number
CN111477624B
CN111477624B CN202010346218.8A CN202010346218A CN111477624B CN 111477624 B CN111477624 B CN 111477624B CN 202010346218 A CN202010346218 A CN 202010346218A CN 111477624 B CN111477624 B CN 111477624B
Authority
CN
China
Prior art keywords
dielectric layer
gate
floating gate
semiconductor substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010346218.8A
Other languages
English (en)
Other versions
CN111477624A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010346218.8A priority Critical patent/CN111477624B/zh
Publication of CN111477624A publication Critical patent/CN111477624A/zh
Application granted granted Critical
Publication of CN111477624B publication Critical patent/CN111477624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及集成电路存储器技术领域，具体为一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法。本发明半浮栅存储器包括：U型槽半导体衬底，具有第一掺杂类型；第一栅极叠层，包括第一栅介质层和浮栅，第一栅介质层覆盖U型槽表面，浮栅覆盖第一栅介质层；第二栅极叠层，包括第二栅介质层和控制栅，第二栅介质层包覆浮栅，并与衬底接触；控制栅覆盖第二栅介质层上表面；源极和漏极，具有第二掺杂类型，位于第一栅极叠层和第二栅极叠层两侧；源极金属接触和漏极金属接触，分别位于源极和漏极上表面；浮栅与半导体衬底构成二极管，浮栅、半导体衬底、第二栅介质和漏极形成纵向隧穿晶体管。本发明极大减少晶体管所占据面积，增大芯片集成密度。

Description

一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法
技术领域
本发明涉及集成电路存储器技术领域，具体涉及一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法。
背景技术
目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30％以上。半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。在文献Science，341(6146)：640-643中，提出了一种平面式半浮栅存储器件，但是隧穿晶体管位于浮栅和漏级之间，也就是说是一种横向晶体管，因此该隧穿晶体管需要额外占用一部分芯片面积，这会降低芯片的集成密度。
发明内容
本发明的目的在于提供一种能够减少晶体管面积、增大芯片集成密度的基于纵向隧穿晶体管的半浮栅存储器。
本发明提供的基于纵向隧穿晶体管的半浮栅存储器，包括：
半导体衬底，形成有U型槽的，具有第一掺杂类型；
第一栅极叠层，包括第一栅介质层和浮栅，其中，所述第一栅介质层覆盖所述U型槽的表面；所述浮栅覆盖所述第一栅介质层，并延伸与所述半导体衬底接触；
第二栅极叠层，包括第二栅介质层和控制栅，所述第二栅介质层包覆所述浮栅，并与所述半导体衬底接触；所述控制栅覆盖所述第二栅介质层上表面；
源极和漏极，具有第二掺杂类型，形成于所述半导体衬底中，位于所述第一栅极叠层和所述第二栅极叠层两侧；源极金属接触和漏极金属接触，分别位于所述源极和所述漏极上表面，其中，所述浮栅与所述半导体衬底构成二极管，所述浮栅、所述半导体衬底、所述第二栅介质和所述漏极形成纵向隧穿晶体管。
本发明的基于纵向隧穿晶体管的半浮栅存储器中，优选为，所述第一栅介质层的上表面高于所述半导体衬底的上表面。
本发明的基于纵向隧穿晶体管的半浮栅存储器中，优选为，所述第一栅介质层的材料是SiO2、Al2O3、ZrO2、HfO2中的一种，或其中几种的任意组合。
本发明的基于纵向隧穿晶体管的半浮栅存储器中，优选为，所述浮栅的材料是第二掺杂类型的多晶硅。
本发明的基于纵向隧穿晶体管的半浮栅存储器中，优选为，所述源极金属接触、所述漏极金属接触以及所述控制栅的材料是Ni、Co、TiN、TaN、MoN、WN中的一种，或其中几种的任意组合。
本发明提供的基于纵向隧穿晶体管的半浮栅存储器制备方法，具体步骤为：
(1)提供半导体衬底，其形成有U型槽的，具有第一掺杂类型；
(2)形成第一栅极叠层，依次形成第一栅介质层和浮栅，使所述第一栅介质覆盖所述U型槽的表面，所述浮栅覆盖所述第一栅介质层，并延伸与所述半导体衬底接触；
(3)在所述浮栅表面形成第二栅介质层，使所述第二栅介质层包覆所述浮栅，并与所述半导体衬底接触；
(4)在所述半导体衬底中，所述第一栅极叠层两侧，形成具有第二掺杂类型的源极和漏极；
(5)在所述源极、所述漏极和所述第二栅介质层上表面形成金属，分别作为源极金属接触、漏极金属接触和控制栅；
其中，所述浮栅与所述半导体衬底构成二极管，所述浮栅、所述半导体衬底、所述第二栅介质和所述漏极形成纵向隧穿晶体管。
本发明的基于纵向隧穿晶体管的半浮栅存储器制备方法中，优选为，所述第一栅介质层的上表面高于所述半导体衬底的上表面。
本发明的基于纵向隧穿晶体管的半浮栅存储器制备方法中，优选为，所述第一栅介质层的材料是SiO2、Al2O3、ZrO2、HfO2中的一种，或其中几种的任意组合。
本发明的基于纵向隧穿晶体管的半浮栅存储器制备方法中，优选为，所述浮栅的材料是第二掺杂类型的多晶硅、TiN、TaN、MoN、WN中的一种，或其中几种的任意组合。
本发明的基于纵向隧穿晶体管的半浮栅存储器制备方法中，优选为，所述源极金属接触、所述漏极金属接触以及所述控制栅的材料是Ni、Co、TiN、TaN、MoN、WN中的一种，或其中几种的任意组合。
本发明的基于纵向隧穿晶体管的半浮栅存储器，晶体管的浮栅与衬底部分接触，而且浮栅与衬底具有相反的掺杂类型，也就是说浮栅与半导体衬底直接形成二极管。同时在浮栅侧墙覆盖有第二栅介质层，漏极通过该栅介质对所述二极管进行控制。也就是说浮栅、半导体衬底、第二栅介质和漏极形成纵向隧穿晶体管。浮栅、半导体衬底、栅介质以及漏极形成纵向隧穿晶体管，可以极大减少晶体管所占据面积，从而可以增大芯片集成密度。此外，覆盖浮栅的第二栅介质可以同时充当栅极侧墙的作用，从而可以缩减工艺步骤。
附图说明
图1是基于纵向隧穿晶体管的半浮栅存储器制备方法的流程图。
图2是是形成氧化物后的器件结构示意图。
图3是形成U型槽后的器件结构示意图。
图4是去除氧化物后的器件结构示意图。
图5～图8是形成第一栅极叠层后的器件结构示意图。
图9～图10是形成第二栅介质层后的器件结构示意图。
图11是形成源极和漏极的器件结构示意图。
图12是本发明的基于纵向隧穿晶体管的半浮栅存储器的结构示意图。
具体实施方式
下面结合实施例和附图，对本发明作进一步介绍。应当理解，所述实施例仅用以解释本发明，并不用于限定本发明。本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
以下结合附图1～12和实施例对本发明的技术方案做进一步的说明。图1是基于纵向隧穿晶体管的半浮栅存储器的制备方法的流程图，图2～12示出了基于纵向隧穿晶体管的半浮栅存储器的制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1，提供具有第一掺杂类型的半导体衬底200。半导体衬底200可以是各种形式的合适衬底，例如体半导体衬底如Si、Ge等及化合物半导体衬底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等，绝缘体上半导体衬底(SOI)等。为方便说明，以下以Si衬底为例进行描述。在本实施方式中，第一掺杂类型为p型，第二掺杂类型为n型，也即半导体衬底200为p型掺杂的衬底。然后，在半导体衬底200表面生长一层氧化物201，该氧化物通常是是SiO2，主要是为了避免半导体衬底本身直接遭受离子轰击而产生缺陷，所得结构如图2所示。
步骤S2，形成U型槽。旋涂光刻胶，并通过曝光和显影等光刻工艺定义U型槽的位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在衬底200中形成U型槽，所述U型槽的底部要高于衬底200的底部，所得结构如图3所示。接着采用前述相同的光刻和刻蚀的方法去除氧化物201，所得结构如图4所示。
步骤S3，第一栅极叠层形成，包括形成第一栅介质层和浮栅。具体而言，包括以下步骤，结合图5～图8进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层202作为第一栅介质层，所得结构如图5所示。之后旋涂光刻胶，并通过曝光和显影等光刻工艺定义第一栅介质的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，去除左右两侧部分HfO2层202，所得结构如图6所示。然后利用化学气相沉积方法形成多晶硅层203，所得结构如图7所示。最后旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第一栅极叠层的形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除左右两侧部分多晶硅层203，使保留的多晶硅层203覆盖第一栅介质层202，并延伸与所述半导体衬底200接触。然后，通过离子注入形成n型重掺杂多晶硅层作为浮栅，所得结构如图8所示。浮栅与半导体衬底具有相反的掺杂类型，也就是说浮栅与半导体衬底直接形成二极管。在本实施方式中选用HfO2作为第一栅介质层材料，选用多晶硅作为浮栅材料。但是本发明不限定于此，第一栅介质层可以是选自SiO2、Al2O3、ZrO2、HfO2等，或上述材料的任意组合。浮栅材料可以是第二掺杂类型的多晶硅。
步骤S4，形成第二栅介质层。具体而言，包括以下步骤，结合图9～图10进行说明。在上述器件结构上采用原子层沉积方法淀积Al2O3层204作为第二栅介质层，所得结构如图9所示。然后旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第二栅介质层形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除左右两侧部分Al2O3层204。然后，通过在溶剂中溶解或灰化去除光刻胶，所得结构如图10所示，第二栅介质层包覆浮栅。也就是说第二栅介质层除了形成在浮栅上表面外，还形成在浮栅的侧壁，能够充当栅极侧墙。本实施方式中选用Al2O3作为第二栅介质层材料，但是本发明不限定于此，第二栅介质层可以是选自SiO2、Al2O3、ZrO2、HfO2等，或上述任意材料的组合。
步骤S5，形成源极和漏极。旋涂光刻胶，进行光刻工艺限定源、漏电极形状。采用离子注入方法在第一栅极叠层两侧的衬底200中形成n型重掺杂区。然后，去除光刻胶，采用激光退火的方法进行离子激活，从而形成源极205和漏极206，所得结构如图11所示。
步骤S6，形成源漏金属接触和控制栅。采用电子束蒸发的方法在源极205、漏极206以及第二栅介质204表面生长金属Ni层，分别作为源极金属接触207、漏极金属接触208以及控制栅209，所得结构如图12所示。源极金属接触、漏极金属接触以及控制栅的材料可以选自Ni、Co、TiN、TaN、MoN、WN等，或上述材料的任意组合。
如图12所示，本发明的基于纵向隧穿晶体管的半浮栅存储器包括：半导体衬底200，形成有U型槽的，具有第一掺杂类型；第一栅极叠层，包括第一栅介质层202和浮栅203，其中第一栅介质层202覆盖所述U型槽的表面；浮栅203覆盖第一栅介质层202，并延伸与半导体衬底200接触；第二栅极叠层，包括第二栅介质层204和控制栅209，第二栅介质层204包覆浮栅203，并与半导体衬底200接触；控制栅209覆盖所述第二栅介质层204上表面；源极205和漏极206，具有第二掺杂类型，形成于半导体衬底200中，位于第一栅极叠层和第二栅极叠层两侧；源极金属接触207和漏极金属接触208，分别位于源极205和漏极206表面，其中，浮栅203与半导体衬底200构成二极管，浮栅203、半导体衬底200、第二栅介质204和漏极206形成纵向隧穿晶体管。
优选地，第一栅介质层202的上表面高于半导体衬底200的上表面。第一栅介质层202的材料是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。浮栅203的材料是第二掺杂类型的多晶硅。源漏金属接触以及控制栅的材料是Ni、Co、TiN、TaN、MoN、WN及其任意组合的一种。
本发明的基于纵向隧穿晶体管的半浮栅存储器，晶体管的浮栅与衬底部分接触，而且浮栅与衬底具有相反的掺杂类型，也就是说浮栅与半导体衬底直接形成二极管。同时在浮栅侧墙覆盖有第二栅介质层，漏极通过该栅介质对所述二极管进行控制。也就是说浮栅、半导体衬底、第二栅介质和漏极形成纵向隧穿晶体管。浮栅、半导体衬底、栅介质以及漏极形成纵向隧穿晶体管，可以极大减少晶体管所占据面积，从而可以增大芯片集成密度。此外，覆盖浮栅的第二栅介质可以同时充当栅极侧墙的作用，从而可以缩减工艺步骤。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于纵向隧穿晶体管的半浮栅存储器，其特征在于，包括：
半导体衬底（200），形成有U型槽，具有第一掺杂类型；
第一栅极叠层，包括第一栅介质层（202）和浮栅（203），其中，所述第一栅介质层（202）覆盖所述U型槽的表面；所述浮栅（203）覆盖所述第一栅介质层（202），并延伸与所述半导体衬底（200）接触；
第二栅极叠层，包括第二栅介质层（204）和控制栅（209），所述第二栅介质层（204）包覆所述浮栅（203），并与所述半导体衬底（200）接触；所述控制栅（209）覆盖所述第二栅介质层（204）上表面；
源极（205）和漏极（206），具有第二掺杂类型，形成于所述半导体衬底（200）中，位于所述第一栅极叠层和所述第二栅极叠层两侧；
源极金属接触（207）和漏极金属接触（208），分别位于所述源极（205）和所述漏极（206）上表面，
其中，所述浮栅（203）与所述半导体衬底（200）构成二极管，所述浮栅（203）、所述半导体衬底（200）、所述第二栅介质（204）和所述漏极（206）形成纵向隧穿晶体管。
2.根据权利要求1所述基于纵向隧穿晶体管的半浮栅存储器，其特征在于，所述第一栅介质层（202）的上表面高于所述半导体衬底（200）的上表面。
3.根据权利要求1或2所述基于纵向隧穿晶体管的半浮栅存储器，其特征在于，所述第一栅介质层（202）的材料是SiO2、Al2O3、ZrO2、HfO2中的一种，或其中几种的任意组合。
4.根据权利要求1或2所述基于纵向隧穿晶体管的半浮栅存储器，其特征在于，所述浮栅（203）的材料是第二掺杂类型的多晶硅。
5. 根据权利要求1或2所述基于纵向隧穿晶体管的半浮栅存储器，其特征在于，所述源极金属接触（207）、所述漏极金属接触（208）、所述控制栅（209）的材料是Ni、Co、TiN、TaN 、MoN、WN中的一种，或其中几种的任意组合。
6.一种基于纵向隧穿晶体管的半浮栅存储器制备方法，其特征在于，具体步骤为：
提供半导体衬底（200），其形成有U型槽，具有第一掺杂类型；
形成第一栅极叠层，依次形成第一栅介质层（202）和浮栅（203），使所述第一栅介质层（202）覆盖所述U型槽的表面，所述浮栅（203）覆盖所述第一栅介质层（202），并延伸与所述半导体衬底（200）接触；
在所述浮栅（203）表面形成第二栅介质层（204），使所述第二栅介质层（204）包覆所述浮栅（203），并与所述半导体衬底（200）接触；
在所述半导体衬底（200）中，所述第一栅极叠层两侧，形成具有第二掺杂类型的源极（205）和漏极（206）；
在所述源极（205）、所述漏极（206）和所述第二栅介质层（204）上表面形成金属，分别作为源极金属接触（207）、漏极金属接触（208）和控制栅（209）；
其中，所述浮栅（203）与所述半导体衬底（200）构成二极管，所述浮栅（203）、所述半导体衬底（200）、所述第二栅介质（204）和所述漏极（206）形成纵向隧穿晶体管。
7.根据权利要求6所述的基于纵向隧穿晶体管的半浮栅存储器制备方法，其特征在于，所述第一栅介质层（202）的上表面高于所述半导体衬底（200）的上表面。
8.根据权利要求6或7所述的基于纵向隧穿晶体管的半浮栅存储器制备方法，其特征在于，所述第一栅介质层（202）的材料是SiO2、Al2O3、ZrO2、HfO2中的一种，或其中几种的任意组合。
9.根据权利要求6或7所述的基于纵向隧穿晶体管的半浮栅存储器制备方法，其特征在于，所述浮栅（203）的材料是第二掺杂类型的多晶硅。
10. 根据权利要求6或7所述的基于纵向隧穿晶体管的半浮栅存储器制备方法，其特征在于，所述源极金属接触（207）、所述漏极金属接触（208）、所述控制栅（209）的材料是Ni、Co、TiN、TaN 、MoN、WN中的一种，或其中几种的任意组合。
CN202010346218.8A 2020-04-27 2020-04-27 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 Active CN111477624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010346218.8A CN111477624B (zh) 2020-04-27 2020-04-27 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010346218.8A CN111477624B (zh) 2020-04-27 2020-04-27 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111477624A CN111477624A (zh) 2020-07-31
CN111477624B true CN111477624B (zh) 2022-10-11

Family

ID=71761851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010346218.8A Active CN111477624B (zh) 2020-04-27 2020-04-27 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111477624B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908999A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器的制造工艺及半浮栅存储器
CN112909000B (zh) * 2021-03-25 2022-10-21 复旦大学 半浮栅存储器及其制造工艺

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040069801A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 플래쉬 메모리 및 그 제조방법
CN101707202A (zh) * 2009-11-20 2010-05-12 苏州东微半导体有限公司 半导体感光器件及其制造方法和应用
CN102593064A (zh) * 2012-03-11 2012-07-18 复旦大学 一种栅控二极管半导体存储器器件的制造方法
CN103579126A (zh) * 2013-11-06 2014-02-12 复旦大学 一种u型结构的半浮栅器件及其制造方法
CN104103678A (zh) * 2013-04-02 2014-10-15 苏州东微半导体有限公司 一种u形沟道的半导体器件及其制造方法
CN104576646A (zh) * 2013-10-11 2015-04-29 苏州东微半导体有限公司 一种集成电路芯片及其制造方法
CN104979383A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN105336622A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半浮栅器件及其形成方法
CN105990428A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107316868A (zh) * 2016-04-22 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN109698242A (zh) * 2018-12-17 2019-04-30 复旦大学 一种具有高隧穿效率的半浮栅晶体管及其制备方法
CN109742074A (zh) * 2018-12-17 2019-05-10 复旦大学 一种高驱动电流半浮栅晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258668B1 (en) * 1999-11-24 2001-07-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040069801A (ko) * 2003-01-30 2004-08-06 아남반도체 주식회사 플래쉬 메모리 및 그 제조방법
CN101707202A (zh) * 2009-11-20 2010-05-12 苏州东微半导体有限公司 半导体感光器件及其制造方法和应用
CN102593064A (zh) * 2012-03-11 2012-07-18 复旦大学 一种栅控二极管半导体存储器器件的制造方法
CN104103678A (zh) * 2013-04-02 2014-10-15 苏州东微半导体有限公司 一种u形沟道的半导体器件及其制造方法
CN104576646A (zh) * 2013-10-11 2015-04-29 苏州东微半导体有限公司 一种集成电路芯片及其制造方法
CN103579126A (zh) * 2013-11-06 2014-02-12 复旦大学 一种u型结构的半浮栅器件及其制造方法
CN104979383A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9330921B2 (en) * 2014-04-03 2016-05-03 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and method of manufacturing the same
CN105336622A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半浮栅器件及其形成方法
CN105990428A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107316868A (zh) * 2016-04-22 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN109698242A (zh) * 2018-12-17 2019-04-30 复旦大学 一种具有高隧穿效率的半浮栅晶体管及其制备方法
CN109742074A (zh) * 2018-12-17 2019-05-10 复旦大学 一种高驱动电流半浮栅晶体管及其制备方法

Also Published As

Publication number Publication date
CN111477624A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
US7387930B2 (en) Method of fabricating a bottle trench and a bottle trench capacitor
KR101983894B1 (ko) 반도체 디바이스 및 이의 제조 방법
US11527493B2 (en) Method for preparing semiconductor device structure with air gap structure
WO2006060116A2 (en) Multi-bit nanocrystal memory
CN111477624B (zh) 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法
CN111490046B (zh) 一种高擦写速度半浮栅存储器及其制备方法
CN111508961A (zh) 一种高隧穿效率半浮栅存储器及其制备方法
CN111540741B (zh) 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
US8097913B2 (en) Electrically erasable and programmable read only memory device comprising common source region and method of manufacturing same
CN111477625B (zh) 一种基于缺陷俘获材料的半浮栅存储器及其制备方法
CN111477627B (zh) 一种基于双浮栅材料的半浮栅存储器及其制备方法
US6566227B2 (en) Strap resistance using selective oxidation to cap DT poly before STI etch
US10714479B2 (en) One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof
CN111477626B (zh) 一种半浮栅存储器及其制备方法
CN111508960B (zh) 一种低操作电压半浮栅存储器及其制备方法
CN111564443B (zh) 一种高集成密度半浮栅存储器及其制备方法
CN108281423B (zh) 制作半导体元件的方法
CN111540739B (zh) 一种基于双隧穿晶体管的半浮栅存储器及其制备方法
CN111540740B (zh) 基于pn结和肖特基二极管的半浮栅存储器及其制备方法
US11195841B2 (en) Integrated circuit and method for manufacturing the same
US20240088249A1 (en) Semiconductor device with buried gate structures
US11581216B2 (en) Semiconductor device structure with multiple liners and method for forming the same
US20230232613A1 (en) Memory device having word line with improved adhesion between work function member and conductive layer
CN117855257A (zh) 埋入式栅极结构及其形成方法及动态随机存取存储器结构
CN115223921A (zh) 一种浅沟槽隔离结构、半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant