CN111564443B - 一种高集成密度半浮栅存储器及其制备方法 - Google Patents

一种高集成密度半浮栅存储器及其制备方法 Download PDF

Info

Publication number
CN111564443B
CN111564443B CN202010400578.1A CN202010400578A CN111564443B CN 111564443 B CN111564443 B CN 111564443B CN 202010400578 A CN202010400578 A CN 202010400578A CN 111564443 B CN111564443 B CN 111564443B
Authority
CN
China
Prior art keywords
floating gate
gate
semi
dielectric layer
shaped groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010400578.1A
Other languages
English (en)
Other versions
CN111564443A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010400578.1A priority Critical patent/CN111564443B/zh
Publication of CN111564443A publication Critical patent/CN111564443A/zh
Application granted granted Critical
Publication of CN111564443B publication Critical patent/CN111564443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明属于集成电路存储器技术领域，具体涉及一种低高集成密度半浮栅存储器及其制备方法。本发明高集成密度半浮栅存储器采用双U型槽结构，分别形成浮栅晶体管和隧穿晶体管的沟道区域。该设计能够同时削弱浮栅晶体管和隧穿晶体管的短沟道效应，从而有利于存储器尺寸的不断缩小，进一步可以增大集成密度。同时，在浮栅晶体管的U型槽侧壁直接形成开口，使得浮栅可以直接与隧穿晶体管的沟道接触，有利于进一步增加集成密度。

Description

一种高集成密度半浮栅存储器及其制备方法
技术领域
本发明属于集成电路存储器技术领域，具体涉及一种低高集成密度半浮栅存储器及其制备方法。
背景技术
目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64 ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30%以上。
半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。但是浮栅晶体管的浮栅与嵌入式隧穿晶体管的沟道之间存在开口，这部分开口要额外占据一部分芯片面积。这些都将额外增加芯片面积，从而降低存储密度。此外，隧穿晶体管也要额外占据一部分芯片面积。随着存储器存储密度的不断增加，浮栅晶体管和隧穿晶体管的尺寸都要不断减小。但是为了削弱短沟道效应，浮栅晶体管和隧穿晶体管的沟道长度不能无限减小。也就是说短沟道效应会限制存储器存储密度的无限增加。
发明内容
为了解决上述问题，本发明的目的在于提供一种器件尺寸小、集成密度高的半浮栅存储器及其制备方法。
本发明提供的高集成密度半浮栅存储器，包括：
半导体衬底，具有第一掺杂类型；
带有两个U型槽的半浮栅阱区，具有第二掺杂类型，位于所述半导体衬底表面，第一U型槽的底部与所述半导体衬底相接触，第二U型槽的底部不与所述半导体衬底接触，所述第一U型槽和所述第二U型槽之间不接触；
第一栅极叠层，包括第一栅介质层和浮栅，其中第一栅介质部分覆盖所述第一U型槽的表面，在所述第一U型槽的侧壁形成开口；所述浮栅覆盖所述第一栅介质层，并在所述开口处与所述半浮栅阱区接触；
第二栅极叠层，包括第二栅介质层和控制栅，所述第二栅介质层包覆所述浮栅、并延伸覆盖所述第二U型槽表面和部分所述半浮栅阱区表面，所述控制栅覆盖所述第二栅介质层；
栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；
源极和漏极，具有第二掺杂类型，形成于所述半浮栅阱区中，位于所述第一、第二栅极叠层两侧。
本发明的高集成密度半浮栅存储器中，优选为，所述第一栅介质层是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
本发明的高集成密度半浮栅存储器中，优选为，所述浮栅是TiN、TaN、MoN、WN及其任意组合的一种。
本发明的高集成密度半浮栅存储器中，优选为，所述所述第二栅介质层是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
本发明的高集成密度半浮栅存储器中，优选为，所述控制栅材料是TiN、TaN、MoN、WN及其任意组合的一种。
本发明还公开一种高集成密度半浮栅存储器的制备方法，包括以下步骤：
提供具有第一掺杂类型的半导体衬底；
在所述半导体衬底表面形成具有第二掺杂类型的半浮栅阱区；在半浮栅阱区中形成相互不接触的两个U型槽的，其中，第一U型槽的底部与所述半导体衬底相接触，第二U型槽的底部不与所述半导体衬底接触；
形成第一栅极叠层，依次形成第一栅介质层和浮栅，使所述第一栅介质层部分覆盖所述第一U型槽的表面，并在所述第一U型槽的侧壁形成开口；所述浮栅覆盖第一栅介质层，并在所述开口处与所述半浮栅阱区接触；
形成第二栅极叠层，依次形成第二栅介质层和控制栅，使所述第二栅介质层包覆所述浮栅，并延伸覆盖部分所述半浮栅阱区表面和所述第二U型槽表面，所述控制栅覆盖所述第二栅介质层；
在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙；
在所述半浮栅阱区中、所述第一、第二栅极叠层两侧，形成具有第二掺杂类型的源极和漏极。
本发明的高集成密度半浮栅存储器的制备方法中，优选为，所述第一栅介质层是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
本发明的高集成密度半浮栅存储器的制备方法中，优选为，所述浮栅是TiN、TaN、MoN、WN及其任意组合的一种。
本发明的高集成密度半浮栅存储器的制备方法中，优选为，所述第二栅介质层是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
本发明的高集成密度半浮栅存储器的制备方法中，优选为，所述控制栅是TiN、TaN、MoN、WN及其任意组合的一种。
本发明采用双U型槽结构，分别形成浮栅晶体管和隧穿晶体管的沟道区域。该设计能够同时削弱浮栅晶体管和隧穿晶体管的短沟道效应，从而有利于存储器尺寸的不断缩小，进一步可以增大集成密度。同时，在浮栅晶体管的U型槽侧壁直接形成开口，使得浮栅可以直接与隧穿晶体管的沟道接触，有利于进一步增加集成密度。另外，采用金属浮栅和控制栅有利于双U型槽的同时缩小。
附图说明
图1是本发明的高集成密度半浮栅存储器制备方法流程图。
图2是形成氧化物后的器件结构示意图。
图3是形成半浮栅阱区后的器件结构示意图。
图4是形成第一U型槽后的器件结构示意图。
图5是去除氧化物后的器件结构示意图。
图6~9是形成第一栅极叠层的各步骤器件结构示意图。
图10是形成第二U型槽后的器件结构示意图。
图11~13是形成第二栅极叠层的各步骤器件结构示意图。
图14是形成栅极侧墙后的器件结构示意图。
图15是是本发明的高集成密度半浮栅存储器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-15对本发明的技术方案做进一步的说明。图1是高集成密度半浮栅存储器的制备方法的流程图，图2-15示出了高集成密度半浮栅存储器的制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：形成具有第二掺杂类型的半浮栅阱区。首先提供具有第一掺杂类型的半导体衬底200。半导体衬底200可以是各种形式的合适衬底，例如体半导体衬底如Si、Ge 等及化合物半导体衬底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等，绝缘体上半导体衬底(SOI) 等。为方便说明，以下以Si衬底为例进行描述。然后，在半导体衬底200表面生长一层氧化物202，该氧化物通常是是SiO2，主要是为了避免半导体衬底本身直接遭受离子轰击而产生缺陷，所得结构如图2所示。然后，通过离子注入方式在半导体衬底200表层区域形成具有第二掺杂类型的阱区201，所得结构如图3所示。在本实施方式中，第一掺杂类型为p型，第二掺杂类型为n型，也即半导体衬底200为p型掺杂的衬底，在其表面区域形成n型轻掺杂阱区201。
步骤S2：形成第一U型槽。旋涂光刻胶，并通过曝光和显影等光刻工艺定义第一U型槽的位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在半浮栅阱区201中形成第一U型槽，所述第一U型槽的底部与半导体衬底200接触，所得结构如图4所示。接着采用前述相同的光刻和刻蚀的方法去除氧化物202，所得结构如图5所示。
步骤S3：形成第一栅极叠层，包括形成第一栅介质层和浮栅。具体而言，包括以下步骤，结合图6~图9进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层203作为第一栅介质层，所得结构如图6所示。之后旋涂光刻胶，并通过曝光和显影等光刻工艺定义浮栅的开口位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，去除第一U型槽右边侧壁部分HfO2层203以及右侧覆盖半浮栅阱区的HfO2层203 ，从而在第一U型槽的右边侧壁上形成开口，所得结构如图7所示。然后，利用物理气相沉积方法形成金属TiN层204作为浮栅，所得结构如图8所示。最后，旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第一栅极叠层的形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除右侧部分金属TiN层204，所得结构如图9所示。然后，通过在溶剂中溶解或灰化去除光刻胶。在本实施方式中选用HfO2作为第一栅介质层材料，选用TiN作为浮栅材料。但是本发明不限定于此，第一栅介质层可以是选自SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种；浮栅材料可以是选自TiN、TaN、MoN或者WN及其任意组合的一种。上述第一栅介质层的形成方法也可以是化学气相沉积、物理气相沉积、电子束蒸发或者脉冲激光沉积；浮栅材料的形成方法也可以是原子层沉积、化学气相沉积、电子束蒸发或者脉冲激光沉积。
步骤S4：形成第二U型槽。旋涂光刻胶，并通过曝光和显影等光刻工艺定义第二U型槽的位置。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在半浮栅阱区201中形成第二U型槽。第二U型槽的底部与半导体衬底200不接触，而且第二U型槽与第一U型槽之间不接触，所得结构如图10所示。
步骤S5：形成第二栅极叠层，包括形成第二栅介质层和控制栅。具体而言，包括以下步骤，结合图11~图13进行说明。在上述器件结构上采用原子层沉积方法淀积HfO2层205作为第二栅介质层，所得结构如图11所示。然后，利用物理气相沉积方法形成TiN层206作为控制栅，所得结构如图12所示。最后，在控制栅TiN层206上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第二栅极叠层的形状的图案。通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除右侧部分TiN层206和HfO2层205，以及去除左侧部分TiN层206、HfO2层205、TiN层204、HfO2层203，所得结构如图13所示。然后，通过在溶剂中溶解或灰化去除光刻胶。在本实施方式中，选用HfO2作为第二栅介质层材料，选用TiN作为控制栅材料。但是本发明不限定于此，第二栅介质层可以是选自SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种；浮栅材料可以是选自TiN、TaN、MoN或者WN及其任意组合的一种。上述第二栅介质层的形成方法也可以是化学气相沉积、物理气相沉积、电子束蒸发或者脉冲激光沉积；浮栅的形成方法也可以是原子层沉积、化学气相沉积、电子束蒸发或者脉冲激光沉积。
步骤S6：形成栅极侧墙。采用化学气相沉积的方法在阱区、第一栅极叠层和第二栅极叠层表面生长SiO2层207，然后通过光刻和干法刻蚀的方法去除部分SiO2层207，从而在第一和第二栅极叠层两侧形成侧墙，所得结构如图14所示。当然本发明也可以通过其它淀积工艺形成栅极侧墙，如电子束蒸发、原子层沉积、溅射等，栅极侧墙材料例如也可以是Si3N4等绝缘材料。
步骤S7：形成源极和漏极。旋涂光刻胶，进行光刻工艺限定源、漏电极形状。采用离子注入方法在阱区两侧形成n型重掺杂，然后去除光刻胶，最后采用激光退火的方法进行离子激活，从而形成源极208和漏极209，所得结构如图15所示。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种高集成密度半浮栅存储器，其特征在于，包括：
半导体衬底（200），具有第一掺杂类型；
带有两个U型槽的半浮栅阱区（201），具有第二掺杂类型，位于所述半导体衬底（200）表面，第一U型槽的底部与所述半导体衬底（200）相接触，第二U型槽的底部不与所述半导体衬底（200）接触，所述第一U型槽和所述第二U型槽之间不接触；
第一栅极叠层，包括第一栅介质层（203）和浮栅（204），其中第一栅介质（203）部分覆盖所述第一U型槽的表面，在所述第一U型槽的侧壁形成开口；所述浮栅（204）覆盖所述第一栅介质层（203），并在所述开口处与所述半浮栅阱区（201）接触；
第二栅极叠层，包括第二栅介质层（205）和控制栅（206），所述第二栅介质层（205）包覆所述浮栅并延伸覆盖所述第二U型槽表面和部分所述半浮栅阱区（201）表面，所述控制栅（206）覆盖所述第二栅介质层（205）；
栅极侧墙（207），位于所述第一栅极叠层和第二栅极叠层两侧；
源极（208）和漏极（209），具有第二掺杂类型，形成于所述半浮栅阱区（201）中，位于所述第一栅极叠层、第二栅极叠层两侧。
2.根据权利要求1所述的高集成密度半浮栅存储器，其特征在于，所述第一栅介质层（203）是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
3.根据权利要求1所述的高集成密度半浮栅存储器，其特征在于，所述浮栅（204）是TiN、TaN、MoN、WN及其任意组合的一种。
4.根据权利要求1所述的高集成密度半浮栅存储器，其特征在于，所述所述第二栅介质层（205）是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
5.根据权利要求1所述的高集成密度半浮栅存储器，其特征在于，所述控制栅（206）是TiN、TaN、MoN、WN及其任意组合的一种。
6.一种高集成密度半浮栅存储器的制备方法，其特征在于，具体步骤为：
提供具有第一掺杂类型的半导体衬底（200）；
在所述半导体衬底（200）表面形成具有第二掺杂类型的半浮栅阱区（201）；
在半浮栅阱区（201）中形成相互不接触的两个U型槽的，其中，第一U型槽的底部与所述半导体衬底（200）相接触，第二U型槽的底部不与所述半导体衬底（200）接触；
形成第一栅极叠层，依次形成第一栅介质层（203）和浮栅（204），使所述第一栅介质层（203）部分覆盖所述第一U型槽的表面，并在所述第一U型槽的侧壁形成开口；所述浮栅（204）覆盖第一栅介质层（203），并在所述开口处与所述半浮栅阱区（201）接触；
形成第二栅极叠层，依次形成第二栅介质层（205）和控制栅（206），使所述第二栅介质层（205）包覆所述浮栅（204），并延伸覆盖部分所述半浮栅阱区（201）表面和所述第二U型槽表面，所述控制栅（206）覆盖所述第二栅介质层（205）；
在所述第一栅极叠层和所述第二栅极叠层两侧形成栅极侧墙（207）；
在所述半浮栅阱区（201）中、所述第一栅极、第二栅极叠层两侧，形成具有第二掺杂类型的源极（208）和漏极（209）。
7.根据权利要求6所述的高集成密度半浮栅存储器的制备方法，其特征在于，所述第一栅介质层（203）是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
8.根据权利要求6所述的高集成密度半浮栅存储器的制备方法，其特征在于，所述浮栅（204）是TiN、TaN、MoN、WN及其任意组合的一种。
9.根据权利要求6所述的高集成密度半浮栅存储器的制备方法，其特征在于，所述第二栅介质层（205）是SiO2、Al2O3、ZrO2、HfO2及其任意组合的一种。
10.根据权利要求6所述的高集成密度半浮栅存储器的制备方法，其特征在于，所述控制栅（206）是TiN、TaN、MoN、WN及其任意组合的一种。
CN202010400578.1A 2020-05-13 2020-05-13 一种高集成密度半浮栅存储器及其制备方法 Active CN111564443B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010400578.1A CN111564443B (zh) 2020-05-13 2020-05-13 一种高集成密度半浮栅存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010400578.1A CN111564443B (zh) 2020-05-13 2020-05-13 一种高集成密度半浮栅存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111564443A CN111564443A (zh) 2020-08-21
CN111564443B true CN111564443B (zh) 2023-05-19

Family

ID=72071923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010400578.1A Active CN111564443B (zh) 2020-05-13 2020-05-13 一种高集成密度半浮栅存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111564443B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461915B1 (en) * 1999-09-01 2002-10-08 Micron Technology, Inc. Method and structure for an improved floating gate memory cell
CN104103678A (zh) * 2013-04-02 2014-10-15 苏州东微半导体有限公司 一种u形沟道的半导体器件及其制造方法
CN104425388B (zh) * 2013-09-06 2017-04-05 苏州东微半导体有限公司 一种半浮栅器件的制造方法及器件
CN104701316B (zh) * 2015-03-31 2017-09-29 上海集成电路研发中心有限公司 一种双槽形结构的半浮栅器件及其制造方法
CN109742074A (zh) * 2018-12-17 2019-05-10 复旦大学 一种高驱动电流半浮栅晶体管及其制备方法
CN109742073A (zh) * 2018-12-17 2019-05-10 复旦大学 一种具有高电荷保持能力的半浮栅晶体管及其制备方法
CN109698242A (zh) * 2018-12-17 2019-04-30 复旦大学 一种具有高隧穿效率的半浮栅晶体管及其制备方法
CN110416084A (zh) * 2019-07-10 2019-11-05 复旦大学 一种高k/金属栅结构的半浮栅晶体管及其制备方法

Also Published As

Publication number Publication date
CN111564443A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
KR101130018B1 (ko) 반도체 소자 및 그 제조 방법
CN109742073A (zh) 一种具有高电荷保持能力的半浮栅晶体管及其制备方法
CN111477624B (zh) 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法
CN111490046B (zh) 一种高擦写速度半浮栅存储器及其制备方法
CN111508961A (zh) 一种高隧穿效率半浮栅存储器及其制备方法
CN111540741B (zh) 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN111564443B (zh) 一种高集成密度半浮栅存储器及其制备方法
US10164073B2 (en) Apparatus and method for memory device
CN111477627B (zh) 一种基于双浮栅材料的半浮栅存储器及其制备方法
CN111477625B (zh) 一种基于缺陷俘获材料的半浮栅存储器及其制备方法
US5612233A (en) Method for manufacturing a single electron component
US10714479B2 (en) One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof
CN115083900A (zh) 半导体结构及其形成方法、存储器
CN113540103A (zh) 半导体装置及其制造方法
CN111477626B (zh) 一种半浮栅存储器及其制备方法
CN111508960B (zh) 一种低操作电压半浮栅存储器及其制备方法
CN111540740B (zh) 基于pn结和肖特基二极管的半浮栅存储器及其制备方法
US9263512B2 (en) Memory cell with integrated III-V device
CN111477685A (zh) 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法
CN111540739B (zh) 一种基于双隧穿晶体管的半浮栅存储器及其制备方法
CN112909000B (zh) 半浮栅存储器及其制造工艺
CN113161360B (zh) 一种半浮栅存储器的制造工艺及半浮栅存储器
CN112838089B (zh) 半浮栅存储器及其制造方法
US20230189516A1 (en) Vertical memory devices and methods for forming the same
KR0179839B1 (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant