CN109698242A - 一种具有高隧穿效率的半浮栅晶体管及其制备方法 - Google Patents
一种具有高隧穿效率的半浮栅晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109698242A CN109698242A CN201811539596.7A CN201811539596A CN109698242A CN 109698242 A CN109698242 A CN 109698242A CN 201811539596 A CN201811539596 A CN 201811539596A CN 109698242 A CN109698242 A CN 109698242A
- Authority
- CN
- China
- Prior art keywords
- transistor
- substrate
- polysilicon layer
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 title claims abstract description 57
- 230000005641 tunneling Effects 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000003475 lamination Methods 0.000 claims abstract description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 14
- 230000008859 change Effects 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000003801 milling Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于集成电路器件制造技术领域，具体为一种具有高隧穿效率的半浮栅晶体管及其制备方法。本发明半浮栅晶体管包括：Si衬底；形成于Si衬底中的U型槽；位于Si衬底中的嵌入式隧穿晶体管的源极；与所述嵌入式隧穿晶体管的源极相接触的第一栅极叠层；第二栅极叠层；位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙；以及位于所述栅极侧墙两侧的源区和漏区。本发明采用SiGe作为嵌入式晶体管的源极，以改变嵌入式晶体管的能带结构，降低源极的导带底并提高源极的价带顶；提高源极的价带顶可以使得隧穿晶体管能在更小的漏极电压的条件下实现电子从源极价带向漏极导带的隧穿，从而降低功耗。
Description
技术领域
本发明属于集成电路器件制造技术领域，具体涉及一种具有高隧穿效率的半浮栅晶体管及其制备方法。
背景技术
目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。
随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30%以上。
半浮栅晶体管是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。
从半浮栅晶体管的工作原理我们可以看出，半浮栅晶体管的擦写速度由嵌入式隧穿晶体管的驱动电流决定。因此，如何进一步提高隧穿晶体管的驱动电流成为进一步提高半浮栅晶体管速度或者降低隧穿晶体管漏极电压，降低功耗的关键。
发明内容
本发明的目的在于提供一种具有高隧穿效率、功耗低的半浮栅晶体管及其制备方法。
本发明提供的具有高隧穿效率的半浮栅晶体管，包括：
Si衬底，具有第一掺杂类型；
U型槽，形成于所述Si衬底中；
嵌入式隧穿晶体管的源极，为第一掺杂类型的SiGe，位于所述Si衬底中；
第一栅极叠层，包括第一栅介质层和浮栅，其中，所述第一栅介质层覆盖所述U型槽的表面并部分覆盖所述Si衬底表面，在所述Si衬底表面形成开口，所述浮栅覆盖所述第一栅介质层，在所述开口处与所述嵌入式隧穿晶体管的源极相接触；
第二栅极叠层，包括第二栅介质层和多晶硅层，其中，所述多晶硅层具有第一掺杂类型，所述第二栅介质层覆盖所述浮栅表面和部分所述Si衬底表面，所述多晶硅层覆盖所述第二栅介质层；
栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及
源区和漏区，形成于所述Si衬底中，位于所述栅极侧墙两侧。
优选为，所述嵌入式隧穿晶体管的源极中Ge含量呈梯度变化。
优选为，所述浮栅为第一掺杂类型的多晶硅。
优选为，所述第一种掺杂类型为p 型，所述第二种掺杂类型为n 型；或者，所述第一种掺杂类型为n 型，所述第二种掺杂类型为p 型。
优选为，所述源区和漏区为第二掺杂类型的SiC。
本发明提供的具有高隧穿效率的半浮栅晶体管制备方法，包括以下步骤：
提供具有第一掺杂类型的Si衬底；
在所述Si衬底上形成第一绝缘介质层；
刻蚀所述第一绝缘介质层和所述Si衬底形成U型槽；
淀积第一绝缘介质层、第一多晶硅层，对所述第一绝缘介质层、第一多晶硅层以及Si衬底进行刻蚀，形成开口；
在所述开口处外延第一掺杂类型的SiGe形成嵌入式隧穿晶体管的源极；
淀积第一多晶硅层，使所述第一多晶硅层在所述开口处与所述嵌入式隧穿晶体管的源极接触，进行离子注入，形成具有第一掺杂类型的第一多晶硅层作为浮栅；
淀积第二绝缘介质层、第二多晶硅层，对所述第二绝缘介质层、第二多晶硅层进行刻蚀，使所述第二绝缘介质层覆盖所述第一掺杂类型的第一多晶硅层表面并延伸至所述Si衬底表面，所述第二多晶硅层覆盖所述第二绝缘介质层，对所述第二多晶硅层进行离子注入，形成具有第一掺杂类型的第二多晶硅层；
在所述浮栅和所述第二多晶硅层两侧形成栅极侧墙；以及
源漏区形成：在所述Si衬底中、所述栅极侧墙的两侧形成源漏区。
优选为，所述第一、第二绝缘介质层为SiO2。
优选为，所述嵌入式隧穿晶体管的源极中Ge含量呈梯度变化。
优选为，通过干氧氧化法形成所述第一绝缘介质层。
优选为，所述源区和漏区为第二掺杂类型的SiC。
本发明采用SiGe作为嵌入式晶体管的源极可以改变嵌入式晶体管的能带结构，降低源极的导带底并提高源极的价带顶。提高源极的价带顶可以使得隧穿晶体管能在更小的漏极电压的条件下实现电子从源极价带向漏极导带的隧穿，从而降低功耗。
附图说明
图1是本发明的具有高隧穿效率的半浮栅晶体管的结构示意图。
图2是本发明的具有高隧穿效率的半浮栅晶体管制备方法的流程图。
图3~图12是本发明具有高隧穿效率的半浮栅晶体管制备方法各步骤的器件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语 “上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是本发明的具有高隧穿效率的半浮栅晶体管的结构示意图。如图1所示，该具有高隧穿效率的半浮栅晶体管包括：
Si衬底200，其具有第一掺杂类型。在Si衬底200中形成有U型槽。在具体的一例中，第一掺杂类型为p型，第二掺杂类型为n型。但是本发明不限定于此，例如也可以第一掺杂类型为n型，第二掺杂类型为p型。
第一掺杂类型的SiGe作为嵌入式隧穿晶体管的源极201，位于Si衬底200中。使用SiGe作为嵌入式晶体管的源极可以改变嵌入式晶体管的能带结构，降低源极的导带底并提高源极的价带顶。提高源极的价带顶可以使得隧穿晶体管能在更小的漏极电压的条件下实现电子从源极价带向漏极导带的隧穿，从而降低功耗。对于第一掺杂类型为p型的情况，例如可以通过外延技术制备掺B的SiGe源极，在生长过程中通过改变外延气氛的浓度比例，实现高掺杂、高掺杂梯度的p型SiGe源极。高掺杂、高掺杂梯度的源极能够有效地提高嵌入式晶体管的隧穿效率，增大器件的驱动电流。进一步优选地，还可以使SiGe源极的Ge含量呈梯度变化，从而在半浮栅和隧穿晶体管源极之间实现渐变能带结构，提高半浮栅对源极注入电荷的俘获效率。
第一栅极叠层，包括第一栅介质层202和浮栅203，其中，第一栅介质层202覆盖U型槽的表面并部分覆盖Si衬底200表面，在Si衬底200表面形成开口，浮栅203覆盖第一栅介质层202，在开口处与嵌入式隧穿晶体管的源极201相接触。第二栅极叠层，包括第二栅介质层204和多晶硅层205，其中，多晶硅层205具有第一掺杂类型，第二栅介质层204覆盖浮栅203表面和部分Si衬底200表面，多晶硅层205覆盖第二栅介质层204。
栅极侧墙206，位于第一栅极叠层和第二栅极叠层两侧。以及，源区207和漏区208，其为第二掺杂类型的SiC，形成于Si衬底200中，位于栅极侧墙两侧。
其中，Si衬底为体硅或绝缘体上硅。第一栅介质层和第二栅介质层优选为SiO2。浮栅优选为第一掺杂类型的多晶硅。
以下结合图2~图12 针对本发明的具有高隧穿效率的半浮栅晶体管的制备方法进行说明。图2是具有高隧穿效率的半浮栅晶体管的制备方法的流程图。图3~图12示出了具有高隧穿效率的半浮栅晶体管的制备方法各步骤的器件结构示意图。如图2所示，制备的具体步骤如下：
步骤S1，提供具有第一掺杂类型的Si衬底100。Si衬底可以是体硅也可以是绝缘体上硅。本实施方式中第一掺杂类型为p型，第二掺杂类型为n型。但是本发明不限定于此，例如也可以第一掺杂类型为n型，第二掺杂类型为p型。
步骤S2，在Si衬底100上形成第一绝缘介质层101，所得结构如图3所示。在本实施方式中，通过干氧氧化的方法形成SiO2作为第一绝缘介质层，但是本发明不限定于此，例如也可是其他合适的绝缘材料，形成的方法例如也可以是如电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射等。
在上述结构上旋涂光刻胶102，光刻定义U型槽的位置，采用光刻胶102为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除部分第一绝缘介质层101和Si衬底100形成U型槽，所得结构如图4所示。然后，通过在溶剂中溶解或灰化去除光刻胶。
淀积第一绝缘介质层101、第一多晶硅层103以及掩膜层104。淀积的方式可以是电子束蒸发、化学气相沉积、原子层沉积、溅射等，掩膜层例如可以是SiN。在上述结构上旋涂光刻胶，光刻定义隧穿晶体管的位置，对掩膜层104、第一绝缘介质层101、第一多晶硅层103以及Si衬底100进行刻蚀，形成开口，所得结构如图5所示。而后，去除掩膜层和光刻胶。
步骤S3，在开口处通过外延技术制备掺B的SiGe作为隧穿晶体管的源极105，所得结构如图6所示。在生长过程中通过改变外延气氛的浓度比例，实现高掺杂、高掺杂梯度的p型SiGe源极。高掺杂、高掺杂梯度的源极能够有效地提高嵌入式晶体管的隧穿效率，增大器件的驱动电流。进一步优选地，还可以通过外延技术制备有梯度的Si/SiGe源极，也就是说使Ge含量呈梯度变化，获得渐变能带结构，提高半浮栅对源极注入电荷的俘获效率。
步骤S4，淀积第一多晶硅层103，使第一多晶硅层103在开口处与隧穿晶体管的源极105接触，所得结构如图7所示。然后，离子注入B，形成具有p型高掺杂的第一多晶硅层106。在p型高掺杂的第一多晶硅层106上旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定浮栅的形状的图案。采用光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除p型高掺杂的第一多晶硅层106和第一绝缘介质层101暴露部分，保留位于U型槽上方及开口区上方的p型高掺杂的第一多晶硅层106作为浮栅，使浮栅形成在U型槽内并延伸到Si衬底100表面至少覆盖开口区。然后，通过在溶剂中溶解或灰化去除光刻胶，所得结构如图8所示。
步骤S5，淀积第二绝缘介质层107、第二多晶硅层，旋涂光刻胶，并通过其中包括曝光和显影的光刻工艺将光刻胶形成用于限定第二栅极叠层形状的图案。采用光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除第二多晶硅层和第二绝缘介质层107暴露部分，使第二绝缘介质层107覆盖p型高掺杂的第一多晶硅层106并延伸至Si衬底100表面，第二多晶硅层覆盖第二绝缘介质层107。然后，对第二多晶硅层进行离子注入，形成p型高掺杂的第二多晶硅层108。最后，通过在溶剂中溶解或灰化去除光刻胶，所得结构如图9所示。
步骤S6，通过淀积工艺形成栅极侧墙，如电子束蒸发、化学气相沉积、原子层沉积、溅射等形成SiO2，刻蚀SiO2在第一栅极叠层和第二栅极叠层两侧形成栅极侧墙109，同时Si衬底100表面仍保留有SiO2。所得结构如图10所示。 当然本发明的栅极侧墙材料例如也可以是SiN等绝缘材料，此外也可以通过干氧氧化的方法形成SiO2。
步骤S7，在所述Si衬底100上，栅极侧墙109两侧旋涂光刻胶，进行光刻工艺定义源区和漏区，刻蚀去除Si衬底100表面的SiO2，所得结构如图11所示。然后，离子注入As和C，形成n型高掺杂的SiC源区110和漏区111。去除光刻胶，高温退火激活注入离子，所得结构如图12所示。当然，本发明不限定于此，例如也可以通过选择性性外延的方式形成源漏区。本发明以SiC作为半浮栅晶体管的源漏极材料，引入了沟道张应力，改变载流子的有效质量，提高了载流子的迁移率，从而增大半浮栅晶体管驱动电流。
以上针对本发明的高隧穿效率的半浮栅晶体管制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同，部分步骤的顺序可以调换，部分步骤可以省略等。一些材料、工艺的选择也可以根据实际情况进行。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种具有高隧穿效率的半浮栅晶体管，其特征在于，包括：
Si衬底，具有第一掺杂类型；
U型槽，形成于所述Si衬底中；
嵌入式隧穿晶体管的源极，为第一掺杂类型的SiGe，位于所述Si衬底中；
第一栅极叠层，包括第一栅介质层和浮栅，其中，所述第一栅介质层覆盖所述U型槽的表面并部分覆盖所述Si衬底表面，在所述Si衬底表面形成开口，所述浮栅覆盖所述第一栅介质层，在所述开口处与所述嵌入式隧穿晶体管的源极相接触；
第二栅极叠层，包括第二栅介质层和多晶硅层，其中，所述多晶硅层具有第一掺杂类型，所述第二栅介质层覆盖所述浮栅表面和部分所述Si衬底表面，所述多晶硅层覆盖所述第二栅介质层；
栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及
源区和漏区，形成于所述Si衬底中，位于所述栅极侧墙两侧。
2.根据权利要求1所述的具有高隧穿效率的半浮栅晶体管，其特征在于，所述嵌入式隧穿晶体管的源极中Ge含量呈梯度变化。
3.根据权利要求1所述的具有高隧穿效率的半浮栅晶体管，其特征在于，所述浮栅为第一掺杂类型的多晶硅。
4. 根据权利要求1所述的具有高隧穿效率的半浮栅晶体管，其特征在于，所述第一种掺杂类型为p 型，所述第二种掺杂类型为n 型；或者，所述第一种掺杂类型为n 型，所述第二种掺杂类型为p 型。
5.根据权利要求1所述的具有高隧穿效率的半浮栅晶体管，其特征在于，所述源区和漏区为第二掺杂类型的SiC。
6.一种具有高隧穿效率的半浮栅晶体管制备方法，其特征在于，包括以下步骤：
提供具有第一掺杂类型的Si衬底；
在所述Si衬底上形成第一绝缘介质层；
刻蚀所述第一绝缘介质层和所述Si衬底形成U型槽；
淀积第一绝缘介质层、第一多晶硅层，对所述第一绝缘介质层、第一多晶硅层以及Si衬底进行刻蚀，形成开口；
在所述开口处外延第一掺杂类型的SiGe形成嵌入式隧穿晶体管的源极；
淀积第一多晶硅层，使所述第一多晶硅层在所述开口处与所述嵌入式隧穿晶体管的源极接触，进行离子注入，形成具有第一掺杂类型的第一多晶硅层作为浮栅；
淀积第二绝缘介质层、第二多晶硅层，对所述第二绝缘介质层、第二多晶硅层进行刻蚀，使所述第二绝缘介质层覆盖所述第一掺杂类型的第一多晶硅层表面并延伸至所述Si衬底表面，所述第二多晶硅层覆盖所述第二绝缘介质层，对所述第二多晶硅层进行离子注入，形成具有第一掺杂类型的第二多晶硅层；
在所述浮栅和所述第二多晶硅层两侧形成栅极侧墙；以及
源漏区形成步骤，在所述Si衬底中、所述栅极侧墙的两侧形成源漏区。
7.根据权利要求6所述的具有高隧穿效率的半浮栅晶体管制备方法，其特征在于，所述第一、第二绝缘介质层为SiO2。
8.根据权利要求6所述的具有高隧穿效率的半浮栅晶体管制备方法，其特征在于，所述嵌入式隧穿晶体管的源极中Ge含量呈梯度变化。
9.根据权利要求7所述的具有高隧穿效率的半浮栅晶体管制备方法，其特征在于，通过干氧氧化法形成所述第一绝缘介质层。
10.根据权利要求6所述的具有高隧穿效率的半浮栅晶体管制备方法，其特征在于，所述源区和漏区为第二掺杂类型的SiC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811539596.7A CN109698242A (zh) | 2018-12-17 | 2018-12-17 | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811539596.7A CN109698242A (zh) | 2018-12-17 | 2018-12-17 | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109698242A true CN109698242A (zh) | 2019-04-30 |
Family
ID=66231734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811539596.7A Pending CN109698242A (zh) | 2018-12-17 | 2018-12-17 | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109698242A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416287A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种外延tfet沟道的半浮栅晶体管及其制备方法 |
| CN111477624A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 |
| CN111490046A (zh) * | 2020-04-27 | 2020-08-04 | 复旦大学 | 一种高擦写速度半浮栅存储器及其制备方法 |
| CN111508961A (zh) * | 2020-04-27 | 2020-08-07 | 复旦大学 | 一种高隧穿效率半浮栅存储器及其制备方法 |
| CN111540739A (zh) * | 2020-05-13 | 2020-08-14 | 复旦大学 | 一种基于双隧穿晶体管的半浮栅存储器及其制备方法 |
| CN111564443A (zh) * | 2020-05-13 | 2020-08-21 | 复旦大学 | 一种高集成密度半浮栅存储器及其制备方法 |
| CN112838089A (zh) * | 2021-03-25 | 2021-05-25 | 复旦大学 | 半浮栅存储器及其制造方法 |
| CN113161360A (zh) * | 2021-04-25 | 2021-07-23 | 复旦大学 | 一种半浮栅存储器的制造工艺及半浮栅存储器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777580A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种隧穿场效应晶体管及其制造方法 |
| CN103579275A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种半浮栅感光器件的制造方法 |
| CN104103678A (zh) * | 2013-04-02 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN104425388A (zh) * | 2013-09-06 | 2015-03-18 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN105070660A (zh) * | 2015-08-12 | 2015-11-18 | 上海华力微电子有限公司 | 一种∑型结构的半浮栅器件的制造方法 |
| US9799776B2 (en) * | 2015-06-15 | 2017-10-24 | Stmicroelectronics, Inc. | Semi-floating gate FET |
-
2018
- 2018-12-17 CN CN201811539596.7A patent/CN109698242A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777580A (zh) * | 2009-12-30 | 2010-07-14 | 复旦大学 | 一种隧穿场效应晶体管及其制造方法 |
| CN104103678A (zh) * | 2013-04-02 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN104425388A (zh) * | 2013-09-06 | 2015-03-18 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN103579275A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种半浮栅感光器件的制造方法 |
| US9799776B2 (en) * | 2015-06-15 | 2017-10-24 | Stmicroelectronics, Inc. | Semi-floating gate FET |
| CN105070660A (zh) * | 2015-08-12 | 2015-11-18 | 上海华力微电子有限公司 | 一种∑型结构的半浮栅器件的制造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416287A (zh) * | 2019-07-10 | 2019-11-05 | 复旦大学 | 一种外延tfet沟道的半浮栅晶体管及其制备方法 |
| CN111477624A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 |
| CN111490046A (zh) * | 2020-04-27 | 2020-08-04 | 复旦大学 | 一种高擦写速度半浮栅存储器及其制备方法 |
| CN111508961A (zh) * | 2020-04-27 | 2020-08-07 | 复旦大学 | 一种高隧穿效率半浮栅存储器及其制备方法 |
| CN111490046B (zh) * | 2020-04-27 | 2022-06-21 | 复旦大学 | 一种高擦写速度半浮栅存储器及其制备方法 |
| CN111477624B (zh) * | 2020-04-27 | 2022-10-11 | 复旦大学 | 一种基于纵向隧穿晶体管的半浮栅存储器及其制备方法 |
| CN111540739A (zh) * | 2020-05-13 | 2020-08-14 | 复旦大学 | 一种基于双隧穿晶体管的半浮栅存储器及其制备方法 |
| CN111564443A (zh) * | 2020-05-13 | 2020-08-21 | 复旦大学 | 一种高集成密度半浮栅存储器及其制备方法 |
| CN112838089A (zh) * | 2021-03-25 | 2021-05-25 | 复旦大学 | 半浮栅存储器及其制造方法 |
| CN113161360A (zh) * | 2021-04-25 | 2021-07-23 | 复旦大学 | 一种半浮栅存储器的制造工艺及半浮栅存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109698242A (zh) | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 | |
| CN109742074A (zh) | 一种高驱动电流半浮栅晶体管及其制备方法 | |
| CN1332437C (zh) | 新型场效应晶体管和制造方法 | |
| CN100380576C (zh) | 以减少远处散射的栅极氧化制造高性能金属氧化物半导体晶体管的方法 | |
| CN109742073A (zh) | 一种具有高电荷保持能力的半浮栅晶体管及其制备方法 | |
| CN103872132B (zh) | 金属氧化物半导体(mos)晶体管及其制作方法 | |
| CN103887313B (zh) | 一种半浮栅器件及其制备方法 | |
| CN109742159A (zh) | 一种低隧穿漏电半浮栅晶体管及其制备方法 | |
| CN102543886B (zh) | 一种栅控二极管半导体存储器器件的制造方法 | |
| EP0032030B1 (en) | A semiconductor device and a method of manufacturing a semiconductor device | |
| CN106876368A (zh) | 一种半导体场效应正反馈器件 | |
| TWI237830B (en) | Non-volatile memory technology compatible with it-ram process | |
| KR0183484B1 (ko) | 과소거 동작 보상용으로서 측벽 분할 게이트를 갖는 비휘발성 반도체 장치 | |
| US9312378B2 (en) | Transistor device | |
| CN110416287A (zh) | 一种外延tfet沟道的半浮栅晶体管及其制备方法 | |
| CN111490046B (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| CN111508961A (zh) | 一种高隧穿效率半浮栅存储器及其制备方法 | |
| CN104867834A (zh) | 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法 | |
| CN110534523A (zh) | 嵌入式闪存的制作方法 | |
| CN105097919B (zh) | 半浮栅晶体管结构及其制作方法 | |
| US6255167B1 (en) | Method of forming high density buried bit line flash EEPROM memory cell with a shallow trench floating gate | |
| CN111540741B (zh) | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 | |
| JPH0325972A (ja) | 半導体記憶装置とその製造方法 | |
| CN111477625B (zh) | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 | |
| CN111477626A (zh) | 一种半浮栅存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190430 |