CN110534523A - 嵌入式闪存的制作方法 - Google Patents

嵌入式闪存的制作方法 Download PDF

Info

Publication number
CN110534523A
CN110534523A CN201910781690.1A CN201910781690A CN110534523A CN 110534523 A CN110534523 A CN 110534523A CN 201910781690 A CN201910781690 A CN 201910781690A CN 110534523 A CN110534523 A CN 110534523A
Authority
CN
China
Prior art keywords
grid
layer
logic area
substrate
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910781690.1A
Other languages
English (en)
Other versions
CN110534523B (zh
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910781690.1A priority Critical patent/CN110534523B/zh
Publication of CN110534523A publication Critical patent/CN110534523A/zh
Application granted granted Critical
Publication of CN110534523B publication Critical patent/CN110534523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Abstract

本发明公开了一种嵌入式闪存的制作方法，包括：提供一基底，基底包括逻辑区和存储区，存储区上形成有前端结构；对逻辑区进行离子注入，以在其内形成第一器件的第一阱区，第二器件的第二阱区和第三器件的漂移区；依次形成覆盖存储区和逻辑区的栅氧层和多晶硅层，形成图案化的第二光阻层并以其为掩膜，对多晶硅层进行第一次刻蚀，以形成开口；对开口进行离子注入工艺，以形成第三器件的第三阱区；去除图案化的第二光阻层；形成图案化的第三光阻层并以其为掩膜，对多晶硅层进行第二次刻蚀，以分别在前端结构的两侧形成字线栅，在逻辑区上形成第一器件的第一栅极结构，第二器件的第二栅极结构和第三器件的第三栅极结构。本发明降低了制备成本。

Description

嵌入式闪存的制作方法
技术领域
本发明涉及半导体制备技术领域，尤其是涉及一种与单片集成工艺集成的嵌入式闪存的制作方法。
背景技术
BCD工艺是一种单片集成工艺技术，其可以在同一芯片上制作双极管 (bipolar)、互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)器件和双重扩散金属氧化物半导体(Double diffused metal oxide semiconductor，DMOS)器件，它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，它集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺的一个主要优点之一。整合过的BCD工艺制程，可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性。
目前将嵌入式闪存(eflash)的制备工艺与BCD工艺相结合来制备嵌入式闪存的制作方法已被采用，但是现有的与BCD工艺集成的嵌入式闪存的制备过程中采用的光罩层次较多，提高了制备成本。
发明内容
本发明的目的在于提供一种嵌入式闪存的制作方法，用以解决现有技术中，与BCD工艺集成的嵌入式闪存的制备过程中采用的光罩层次较多，导致制备成本提高的问题。
为了解决上述问题，本发明通过以下技术方案实现：
一种嵌入式闪存的制作方法，包括：
提供一基底，所述基底包括逻辑区和存储区，所述存储区上形成有前端结构；形成牺牲层，所述牺牲层覆盖所述逻辑区和所述存储区；
形成图案化的第一光阻层，以所述图案化的第一光阻层为掩膜，
对所述逻辑区进行离子注入工艺，以在所述逻辑区的所述基底内形成第一器件的第一阱区，第二器件的第二阱区和第三器件的漂移区；
去除所述图案化的第一光阻层和所述牺牲层；
依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区；
形成图案化的第二光阻层，以所述图案化的第二光阻层为掩膜，对所述多晶硅层进行第一次刻蚀，以在所述多晶硅层内形成开口，所述开口的底部暴露出所述栅氧层；
对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区；
去除所述图案化的第二光阻层；
形成图案化的第三光阻层，以所述图案化的第三光阻层为掩膜，对所述多晶硅层进行第二次刻蚀，以分别在所述前端结构的两侧形成字线栅，在所述逻辑区上形成所述第一器件的第一栅极结构，所述第二器件的第二栅极结构和所述第三器件的第三栅极结构。
进一步的，还包括：形成侧墙介质层，所述侧墙介质层覆盖所述存储区和所述逻辑区；
通过自对准刻蚀工艺，刻蚀所述前端结构顶部、所述字线栅顶部、所述第一栅极结构顶部、第二栅极结构顶部、第三栅极结构顶部以及所述基底表面的侧墙介质层，以在所述字线栅、第一栅极结构、第二栅极结构和第三栅极结构的侧壁上分别形成侧墙。
进一步的，还包括：对所述存储区和所述逻辑区分别进行离子注入工艺，以在所述字线栅的两侧基底内形成所述前端结构的源/漏极，在所述第一栅极结构两侧的所述第一阱区内形成第一源/漏极，在所述第二栅极结构两侧的所述第二阱区内形成第二源/漏极，以及在所述第三栅极结构两侧的所述漂移区内形成第三漏极。
进一步的，所述前端结构包括两个浮栅结构，位于两个浮栅结构之间的源线引出结构，以及位于所述存储区的所述基底内，且位于两个所述浮栅结构之间的源线；所述源线引出结构与所述源线连接，以将所述源线引出；
每个所述浮栅结构包括位于浮栅和所述基底之间的浮栅介质层，以及将所述浮栅覆盖的浮栅保护层。
进一步的，所述依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区的步骤包括：
先采用化学气相沉积方法在所述基底的全局表面上沉积一第一栅氧薄膜，刻蚀去除位于所述第二器件的形成区上的第一栅氧薄膜，暴露出部分所述基底表面，对所述基底进行热氧化处理，以在所述第二器件的形成区上形成所述第二器件的第二栅氧层，剩余的所述第一栅氧薄膜和所述第二栅氧层构成所述栅氧层；
形成所述多晶硅层，所述多晶硅层覆盖所述栅氧层。
进一步的，所述第一栅氧薄膜的厚度大于所述第二栅氧层的厚度。
进一步的，所述第一器件为高压器件，所述第二器件为低压器件，所述第三器件为LDMOS器件。
进一步的，所述高压器件的电压范围为4.5V～5.5V，所述低压器件的电压范围为1.2V～1.8V。
进一步的，对所述逻辑区进行离子注入工艺之前，所述基底内配置有多个浅沟槽隔离结构，其中，多个所述浅沟槽隔离结构中的两个浅沟槽隔离结构分别位于形成所述第三器件的形成区，作为所述第三器件的场氧；对所述逻辑区进行离子注入工艺之后，形成的所述第三器件的漂移区为两个，每一所述漂移区环绕所述第三器件的场氧。
进一步的，所述对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区的步骤包括：对所述开口进行第一次离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的所述第三阱区；对所述开口进行第二次离子注入工艺，以在所述第三阱区内形成所述第三器件的轻掺杂漏区。
进一步的，所述对所述存储区和所述逻辑区分别进行离子注入工艺的步骤包括：对所述存储区和所述逻辑区分别进行第一次离子注入工艺，以分别形成所述前端结构的所述源/漏极、所述第一器件的所述第一源/漏极、所述第二器件的所述第一源/漏极和所述第三器件的所述第三漏极；所述第三器件的所述第三漏极为两个，每一所述第三漏极位于远离所述第三阱区的一侧的所述漂移区与所述第三器件的场氧之间；
对所述逻辑区进行第二次离子注入工艺，以在所述第三阱区内形成第一重掺杂区；
对所述逻辑区进行第三次离子注入工艺，以在所述第一重掺杂区内形成第二重掺杂区，所述第二重掺杂区与所述第三阱区连接，用于将所述第三阱区引出。
本发明与现有技术相比具有以下优点：
本发明通过提供一基底，所述基底包括逻辑区和存储区，所述存储区上形成有前端结构；形成牺牲层，所述牺牲层覆盖所述逻辑区和所述存储区；形成图案化的第一光阻层，以所述图案化的第一光阻层为掩膜，对所述逻辑区进行离子注入工艺，以在所述逻辑区的所述基底内形成第一器件的第一阱区，第二器件的第二阱区和第三器件的漂移区；去除所述图案化的第一光阻层和所述牺牲层；依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区；形成图案化的第二光阻层，以所述图案化的第二光阻层为掩膜，对所述多晶硅层进行第一次刻蚀，以在所述多晶硅层内形成开口，所述开口的底部暴露出所述栅氧层；对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区；去除所述图案化的第二光阻层；形成图案化的第三光阻层，以所述图案化的第三光阻层为掩膜，对所述多晶硅层进行第二次刻蚀，以分别在所述前端结构的两侧形成字线栅，在所述逻辑区上形成所述第一器件的第一栅极结构，所述第二器件的第二栅极结构和所述第三器件的第三栅极结构，由此可知，本发明所提供的嵌入式闪存的制作过程中与BCD 工艺进行了集成，形成所述前端结构的字线栅的栅氧层与所述逻辑区上形成的所述高压器件的栅氧层的厚度相同，且在所述逻辑区所形成的所述第一器件、第二器件以及第三器件的栅极结构高度与所述前端结构的所述字线栅的宽度相近，因此，在制备所述前端结构的字线栅结构时与逻辑区上所形成的所述第一器件或第三器件共享栅氧层与多晶硅层，即将所述前端结构的字线栅结构的制备步骤与所述逻辑区上的栅极结构的制备步骤进行集成，即在同一制备步骤中一起完成，省去去除逻辑区上的多晶硅层时，所使用的第一光罩，采用栅极(Gate) 光罩，同时制备所述字线栅和所述逻辑区上的各个所述栅极结构，省去单独形成制备所述前端结构的字线栅结构时所采用的第四光罩，由此解决了现有技术中，与BCD工艺集成的嵌入式闪存的制备过程中采用的光罩层次较多，导致制备成本提高的问题，实现降低了嵌入式闪存的制造成本的目的。
附图说明
图1a～图1h是现有技术中的嵌入式闪存的制作方法中的各步骤对应的器件剖面示意图；
图2a～图2e是本发明一实施例中的嵌入式闪存的制作方法中的各步骤对应的器件剖面示意图；
图3是本发明一实施例中的嵌入式闪存的制作方法的流程图。
具体实施方式
承如背景技术所述，现有的将嵌入式闪存(eflash)的制备工艺与BCD工艺相结合来制备嵌入式闪存的制作方法采用的光罩层次较多，存在提高所述嵌入式闪存的制备成本的问题。具体如下，结合图1a～图1h所示，现有的与BCD 工艺相结合来制备嵌入式闪存的制作方法包括如下过程：
如图1a所示，提供一基底10，所述基底10包括逻辑区10b和存储区10a，所述存储区10a上形成有前端结构(图中未标号)；所述前端结构包括两个浮栅结构，位于两个浮栅结构之间的源线引出结构23，以及位于所述存储区10a的所述基底10内，且位于两个所述浮栅结构之间的源线20；所述源线引出结构 23与所述源线20连接，以将所述源线20引出；每个所述浮栅结构包括位于浮栅21和所述基底10之间的浮栅介质层(图中未标号)，以及将所述浮栅21覆盖的浮栅保护层22。
一般的，所述存储区10a和所述逻辑区10b是采用浅沟槽隔离结构(STI) 进行隔离划分出来的，形成所述浅沟槽隔离结构的工艺与常规的形成所述浅沟槽隔离结构的工艺相同，在此不再赘述。
在所述基底10内配置上述浅沟槽隔离结构时，其同时会在所述逻辑区10b 内的用于形成所述LDMOS器件的形成区的所述基底内，分别形成两个作为 LDMOS器件场氧的浅沟槽隔离结构13和13’。
依次形成第一牺牲层11和第一多晶硅层12，所述第一牺牲层11覆盖所述存储区10a和所述逻辑区10b；所述第一牺牲层11包括位于所述源线引出结构 23上方的源线引出结构保护层24。所述第一多晶硅层12位于所述第一牺牲层 11上。
如图1b所示，形成第一光刻胶层(图中未示出)，所述第一光刻胶层覆盖所述第一多晶硅层12，并且所述第一光刻胶层的表面平行于所述基底10表面；
图案化所述第一光刻胶层，具体的所述第一光刻胶层通过曝光显影等光刻工艺将第一光罩(MPOL MASK)上的图案转移至所述第一光刻胶层上，完成图案化处理的过程。以所述图案化的第一光刻胶层为掩膜去除所述逻辑区10b上的所述第一多晶硅层12，暴露出所述逻辑区10b上的第一牺牲层11，去除所述图案化的光刻胶层。
如图1c所示，采用离子注入工艺对所述逻辑区10b的基底进行离子注入，以在所述逻辑区10b上形成第一器件的第一阱区14，第二器件的第二阱区15、第三器件的第三阱区16以及LDMOS器件的两个漂移区(第二漂移区17和第一漂移区17’)。每一所述LDMOS器件的漂移区对应将作为LDMOS器件场氧的所述浅沟槽隔离结构包围，即使得作为LDMOS器件场氧的所述浅沟槽隔离结构位于所述LDMOS器件的漂移区内。在此，位于所述存储区10a的基底表面上且与所述第一多晶硅层12接触的部分所述第一牺牲层11可以作为字线氧化层。一般的，所述第一器件～第三器件均可以为MOS管(PMOS管和NMOS 管)，所述第一器件一般用于控制所述存储区10a上的存储阵列的读取或擦除状态，其电压范围可以为8V～12V，所述第二器件为电压为5V的MOS管器件，其与所述LDMOS器件配合使用，所述第三器件为低压器件，其电压范围可以为1.2V～1.8V，用于控制存储区10a上所形成的存储阵列中的某一行存储阵列的开启或关闭，即是否选择该行存储阵列进行编程或擦除操作。
如图1d所示，形成第一氧化层18，所述第一氧化层18的一部分覆盖所述存储区10a，即位于所述第一多晶硅层12上，所述第一氧化层18的另一部分位于所述逻辑区10b的用于形成所述第一器件的形成区上(具体的，位于所述第一器件的阱区14上方)，该部分所述第一氧化层18作为所述第一器件的第一栅氧层。在所述逻辑区10b基底上除了形成有所述第一栅氧层的区域上形成第二氧化层，采用刻蚀工艺将所述第三器件的形成区上的所述第二氧化层去除，之后采用热氧化方法对所述基底10进行处理，使得所述第三器件的形成区上形成第三器件的第三栅氧层18’，剩余的所述第二氧化层的一部分位于所述第二器件的形成区上，作为所述第二器件的第二栅氧层19，剩余的所述第二氧化层的另一部分位于所述LDMOS器件的形成区上，作为所述LDMOS器件的第四栅氧层19’。
所述第一氧化层18的厚度与所述第一器件的第一栅氧层的厚度相同，所述第二器件的第二栅氧层19的厚度与所述LDMOS器件的第四栅氧层19’的厚度相同，所述第一氧化层18的厚度大于所述第二栅氧层19的厚度，所述第二栅氧层19的厚度大于所述第三栅氧层18’的厚度。形成第二多晶硅层30，所述第二多晶硅层30覆盖所述存储区10a和逻辑区10b。
如图1e所示，形成第二光刻胶层(图中未示出)，所述第二光刻胶层覆盖所述第二多晶硅层30。图案化所述第二光刻胶层，具体的所述第二光刻胶层通过曝光显影等光刻工艺将第二光罩上的图案转移至所述第二光刻胶层上，完成图案化处理的过程。以所述图案化的第二光刻胶层为掩膜对所述第二多晶硅层 30进行刻蚀，在所述第二多晶硅层30中形成一开口，所述开口底部暴露出所述 LDMOS器件的部分所述第四栅氧层表面，对所述开口进行第一次离子注入工艺，以在所述LDMOS器件的两个所述漂移区(第二漂移区17和第一漂移区17’) 之间的基底中形成所述LDMOS器件的第四阱区31，对所述开口进行第二次离子注入工艺，在所述第四阱区31内形成轻掺杂漏极(图中未示出)，去除所述图案化的第二光刻胶层。
如图1f所示，形成第三光刻胶层(图中未示出)，所述第三光刻胶层覆盖所述第二多晶硅层30(此时所述第二多晶硅层30为已经刻蚀有所述开口的所述第二多晶硅层30)。图案化所述第三光刻胶层，具体的所述第三光刻胶层通过曝光显影等光刻工艺将第三光罩(Gate Mask)上的图案转移至所述第三光刻胶层上，完成图案化处理的过程。以所述图案化的第三光刻胶层为掩膜对所述第二多晶硅层30进行刻蚀，去除位于所述存储区10a上的所有所述第二多晶硅层，暴露出所述第一氧化层18的表面，同时，在所述逻辑区10b上分别形成所述第一器件的第一栅极40，所述第二器件的第二栅极41，所述第三器件的第三栅极42以及LDMOS器件的两个第四栅极43和44。去除所述图案化的第三光刻胶层。
在执行如下步骤之前去除所述存储区10a上的所述第一氧化层18，以及位于所述逻辑区10b上的且暴露各自表面的部分所述第一栅氧层、第二栅氧层19、第三栅氧层18’和所述LDMOS器件的第四栅氧层19’。
如图1g所示，形成第四光刻胶层(图中未示出)，所述第四光刻胶层覆盖所述存储区10a和所述逻辑区10b，图案化所述第四光刻胶层，具体的所述第四光刻胶层通过曝光显影等光刻工艺将第四光罩(WLSP Mask)上的图案转移至所述第四光刻胶层上，完成图案化处理的过程。以所述图案化的第四光刻胶层为掩膜对所述第一多晶硅层12进行刻蚀，以在所述前端结构的两侧形成字线结构12’，去除所述图案化的第四光刻胶层，在此过程中，所述第一牺牲层11中的作为字线引出结构23上的源线引出结构保护层24可以被去除，以及位于所述存储区10a的基底上，且其上方不存在任何结构的部分所述第一牺牲层11也可以被去除。
如图1h所示，形成侧墙介质层(图中未示出)，所述侧墙介质层覆盖所述存储区10a和所述逻辑区10b；通过自对准刻蚀工艺，刻蚀所述前端结构顶部、所述字线结构12’顶部、所述第一栅极40顶部、第二栅极41顶部、第三栅极42 顶部、LDMOS器件的两个第四栅极43和44的顶部以及所述基底表面的所述侧墙介质层，以在所述字线结构12’的侧壁上形成第一侧墙50，在所述第一栅极 40的侧壁上形成第二侧墙51，在所述第二栅极41的侧壁上形成第三侧墙52，在所述第三栅极42的侧壁上形成第四侧墙53，以及分别在所述LDMOS器件的两个第四栅极43和44的侧壁上形成第五侧墙54和第六侧墙55。
对所述存储区10a和所述逻辑区10b分别进行离子注入工艺，以在所述第一侧墙50的远离所述源线20的一侧基底内形成所述前端结构的源/漏极60，在所述第一栅极40两侧的所述第一阱区14内形成所述第一器件的第一源/漏极 61，在所述第二栅极41两侧的所述第二阱区15内形成所述第二器件的第二源/ 漏极62，在所述第三栅极42两侧的所述第三阱区16内形成所述第三器件的第三源/漏极63，以及在所述LDMOS器件的两个所述漂移区(第二漂移区17和第一漂移区17’)内分别形成两个第四漏极64，所述第四漏极64位于远离所述第四阱区31的一侧。
通过上述分析可知，现有的将嵌入式闪存(eflash)的制备工艺与BCD工艺相结合来制备嵌入式闪存的制作方法中至少采用四次光罩(第一～第四光罩)，其使用光罩层次较多，存在提高所述嵌入式闪存的制备成本的问题。另外，所述LDMOS器件的作用可以通过设计更改，实现上文所述的第一器件(其电压范围为8V～12V)所能起到的作用，即所述LDMOS器件可以替换控制所述存储区10a上的存储阵列的读取或擦除状态的所述第一器件，因此可以理解的是本发明所提供的以下实施例中不再出现所述第一器件，其所要实现的功能由所述 LDMOS器件所替代。
基于上述研究，本实施例提供了一种嵌入式闪存的制作方法，其可以与所述BCD工艺集成，包括：提供一基底，所述基底包括逻辑区和存储区，所述存储区上形成有前端结构；形成牺牲层，所述牺牲层覆盖所述逻辑区和所述存储区；形成图案化的第一光阻层，以所述图案化的第一光阻层为掩膜，对所述逻辑区进行离子注入工艺，以在所述逻辑区的所述基底内形成第一器件的第一阱区，第二器件的第二阱区和第三器件的漂移区；去除所述图案化的第一光阻层和所述牺牲层；依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区；形成图案化的第二光阻层，以所述图案化的第二光阻层为掩膜，对所述多晶硅层进行第一次刻蚀，以在所述多晶硅层内形成开口，所述开口的底部暴露出所述栅氧层；对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区；去除所述图案化的第二光阻层；形成图案化的第三光阻层，以所述图案化的第三光阻层为掩膜，对所述多晶硅层进行第二次刻蚀，以分别在所述前端结构的两侧形成字线栅，在所述逻辑区上形成所述第一器件的第一栅极结构，所述第二器件的第二栅极结构和所述第三器件的第三栅极结构，由此可知，本发明所提供的嵌入式闪存的制作过程中与BCD工艺进行了集成，形成所述前端结构的字线栅的栅氧层与所述逻辑区上形成的所述高压器件的栅氧层的厚度相同，且在所述逻辑区所形成的所述第一器件、第二器件以及第三器件的栅极结构高度与所述前端结构的所述字线栅的宽度相近，因此，在制备所述前端结构的字线栅结构时与逻辑区上所形成的所述第一器件或第三器件共享栅氧层与多晶硅层，即将所述前端结构的字线栅结构的制备步骤与所述逻辑区上的栅极结构的制备步骤进行集成，即在同一制备步骤中一起完成，省去去除逻辑区上的多晶硅层时，所使用的第一光罩，采用栅极(Gate)光罩，同时制备所述字线栅和所述逻辑区上的各个所述栅极结构，省去单独形成制备所述前端结构的字线栅结构时所采用的第四光罩，由此解决了现有技术中，与BCD工艺集成的嵌入式闪存的制备过程中采用的光罩层次较多，导致制备成本提高的问题，实现降低了嵌入式闪存的制造成本的目的。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
结合图3和图2a～图2e所示，图3示出了本实施例中的嵌入式闪存的制作方法的流程图；图2a～图2e示出了本实施例中的嵌入式闪存的制作方法中的各步骤对应的器件剖面示意图。
如图3所示，本实施例提供的一种嵌入式闪存的制作方法，包括：
步骤S1、提供一基底，所述基底包括逻辑区和存储区，所述存储区上形成有前端结构；形成牺牲层，所述牺牲层覆盖所述逻辑区和所述存储区；形成图案化的第一光阻层，以所述图案化的第一光阻层为掩膜，对所述逻辑区进行离子注入工艺，以在所述逻辑区的所述基底内形成第一器件的第一阱区、第二器件的第二阱区和第三器件的漂移区，去除所述图案化的第一光阻层和所述牺牲层。
步骤S2、依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区。
步骤S3、形成图案化的第二光阻层，以所述图案化的第二光阻层为掩膜，对所述多晶硅层进行第一次刻蚀，以在所述多晶硅层内形成开口，所述开口的底部暴露出所述栅氧层；对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区；去除所述图案化的第二光阻层。
步骤S4、形成图案化的第三光阻层，以所述图案化的第三光阻层为掩膜，对所述多晶硅层进行第二次刻蚀，以分别在所述前端结构的两侧形成字线栅，在所述逻辑区上形成所述第一器件的第一栅极结构，所述第二器件的第二栅极结构和所述第三器件的第三栅极结构。
步骤S5、在所述字线栅、所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧壁上分别形成侧墙。
由此可知，本发明所提供的嵌入式闪存的制作过程中与BCD工艺进行了集成，形成所述前端结构的字线栅的栅氧层与所述逻辑区上形成的所述高压器件的栅氧层的厚度相同，且在所述逻辑区所形成的所述第一器件、第二器件以及第三器件的栅极结构高度与所述前端结构的所述字线栅的宽度相近，因此，在制备所述前端结构的字线栅结构时与逻辑区上所形成的所述第一器件或第三器件共享栅氧层与多晶硅层，即将所述前端结构的字线栅结构的制备步骤与所述逻辑区上的栅极结构的制备步骤进行集成，即在同一制备步骤中一起完成，省去去除逻辑区上的多晶硅层时，所使用的第一光罩；采用栅极(Gate)光罩，实现同时制备所述字线栅和所述逻辑区上的各个所述栅极结构的目的，省去了单独形成制备所述前端结构的字线栅结构时所采用的第四光罩，由此解决了现有技术中，与BCD工艺集成的嵌入式闪存的制备过程中采用的光罩层次较多，导致制备成本提高的问题，实现降低了嵌入式闪存的制造成本的目的。
具体请继续参阅图2a～图2e，如图2a所示，提供一基底100，所述基底100 包括存储区100a和逻辑区100b，所述存储区100a上形成有前端结构(图中未标号)；形成牺牲层101，所述牺牲层101覆盖所述逻辑区100b和所述存储区100b；形成图案化的第一光阻层(图中未示出)，所述图案化的第一光阻层定义了第一器件的形成区、第二器件的形成区和第三器件的形成区；以所述图案化的第一光阻层为掩膜，对所述逻辑区100b(具体的是分别对所述第一器件的形成区、所述第二器件的形成区和所述第三器件的形成区进行离子注入)进行离子注入，以在所述逻辑区100b的所述基底内分别形成所述第一器件的第一阱区201、所述第二器件的第二阱区202和第三器件的两个漂移区(第一漂移区213和第二漂移区214)，去除所述图案化的第一光阻层和所述牺牲层101。所述第一器件为高压器件，其电压范围为4.5V～5.5V，优选的，所述第一器件为5VMOS管，其可以是PMOS管或NMOS管。所述第二器件为低压器件，其电压范围为 1.2V～1.8V，优选地，所述第二器件为1.5VMOS管，其可以是PMOS管或NMOS 管。所述第三器件为LDMOS器件，其类型可以是P型或N型。
在本实施例中，所述前端结构包括两个浮栅结构(图中未标号)，位于两个浮栅结构之间的源线引出结构104，以及位于所述存储区100a的所述基底内，b 并位于两个所述浮栅结构之间的源线200；所述源线引出结构104与所述源线 200连接，以将所述源线200引出；每个所述浮栅结构包括位于浮栅102和所述基底之间的浮栅介质层(如图2a所示的所述牺牲层101的一部分)，以及将所述浮栅102覆盖的浮栅保护层103。所述第一牺牲层101包括位于所述源线引出结构104上方的源线引出结构保护层105。
一般的，所述存储区100a和所述逻辑区100b是采用浅沟槽隔离结构(STI) 进行隔离划分出来的，形成所述浅沟槽隔离结构的工艺与常规的形成所述浅沟槽隔离结构的工艺相同，在此不再赘述。
在所述基底100内配置上述浅沟槽隔离结构时，其同时会在所述逻辑区100b 内的用于形成所述第三器件的形成区的所述基底内，分别形成两个作为第三器件场氧的浅沟槽隔离结构(第一场氧203和第二场氧204)。每一所述漂移区对应将作为第三器件场氧的所述浅沟槽隔离结构包围，即使得作为第三器件场氧的所述浅沟槽隔离结构位于所漂移区内。
所述基底(衬底)100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在其他实施例中，所述基底100可以包括取决于嵌入式闪存的设计要求的各种掺杂区域。
如图2b所示，依次形成栅氧层和多晶硅层106，所述栅氧层和多晶硅层106 覆盖所述存储区100a和所述逻辑区100b。所述多晶硅层106覆盖所述栅氧层。
具体的，先采用化学气相沉积方法在所述基底100的全局表面上沉积一第一栅氧薄膜(图中未示出)，刻蚀去除位于所述第二器件的形成区上的第一栅氧薄膜，暴露出部分所述基底100表面，对所述基底100进行热氧化处理，以在所述第二器件的形成区上形成所述第二器件的第二栅氧层121，剩余的所述第一栅氧薄膜和所述第二栅氧层121构成所述栅氧层；剩余的所述第一栅氧薄膜中位于所述存储区100a的暴露的基底表面上的部分作为字线栅氧层101’，位于所述存储区100a中的所述前端结构中的源线引出结构104上的部分作为源线引出结构104的源线引出结构牺牲层105’，位于所述逻辑区100b中的所述第一器件的形成区上的部分作为所述第一器件的第一栅氧层111，以及位于所述逻辑区 100b中的所述第三器件的形成区上的部分作为所述第三器件的第三栅氧层131。
在本实施例中，所述第一栅氧薄膜的厚度大于所述第二栅氧层121的厚度。即，字线栅氧层101’的厚度、第一栅氧层111的厚度和第三栅氧层131的厚度相同，所述第一栅氧薄膜的厚度可以为145埃～155埃，优选为150埃。第一器件的第一栅极结构厚度、第二器件的第二栅极结构厚度、字线栅的厚度以及第三器件的两个第三栅极结构的厚度相近，约为1800埃。
如图2c所示，形成图案化的第二光阻层(图中未示出)，以所述图案化的第二光阻层为掩膜，对所述逻辑区100b上的所述多晶硅层106进行第一次刻蚀，以在所述多晶硅层100内形成开口(图中未标号)，所述开口的底部暴露出部分所述第三栅氧层131；对所述开口进行离子注入工艺，以在所述逻辑区100b 的所述基底内形成所述第三器件的第三阱区205；去除所述图案化的第二光阻层。具体的，首先，形成第二光刻胶层(图中未示出)，所述第二光刻胶层覆盖所述多晶硅层106。对所述第二光刻胶层通过曝光显影等光刻工艺将第一光罩上的图案转移至所述第二光刻胶层上，形成所述图案化的第二光阻层。以所述图案化的第二光阻层为掩膜对所述多晶硅层106进行刻蚀，在所述多晶硅层106 中形成所述开口，所述开口底部暴露出所述第三栅氧层131表面，对所述开口进行第一次离子注入工艺，以在所述第三器件的两个所述漂移区(第一漂移区 213和第二漂移区214)之间的基底中形成所述第三器件的第三阱区205，对所述开口进行第二次离子注入工艺，在所述第三阱区205内形成轻掺杂漏极206，去除所述图案化的第二光阻层。
如图2d所示，形成图案化的第三光阻层，以所述图案化的第三光阻层为掩膜，对所述多晶硅层106进行第二次刻蚀，以分别在所述前端结构的两侧形成字线栅116，在所述逻辑区100b上形成所述第一器件的第一栅极结构126，所述第二器件的第二栅极结构136和所述第三器件的两个第三栅极结构146和 156，以及去除所述图案化的第三光阻层。一般的，去除所述图案化的第三光阻层后会对所述基底100整体进行清洗，会将部分所述栅氧层去除，暴露出所述基底100的部分表面，以及同时将所述源线引出结构牺牲层105’去除。
具体的，形成图案化的第三光阻层的步骤包括：形成第三光刻胶层(图中未示出)，所述第三光刻胶层覆盖所述多晶硅层106。对所述第三光刻胶层通过曝光显影等光刻工艺将第二光罩上的图案转移至所述第三光刻胶层上，形成所述图案化的第三光阻层。
如图2e所示，在所述字线栅116、所述第一栅极结构126、所述第二栅极结构136和所述第三栅极结构146的侧壁上分别形成侧墙。
具体的，形成侧墙介质层(图中未示出)，所述侧墙介质层覆盖所述存储区 100a和所述逻辑区100b；通过自对准刻蚀工艺，刻蚀所述前端结构顶部、所述字线栅116顶部、所述第一栅极结构126顶部、第二栅极结构136顶部、两个第三栅极结构146和156顶部以及所述基底100表面的侧墙介质层，以在所述字线栅两侧的侧壁上形成第一侧墙300，在所述第一栅极结构两侧的侧壁上形成第二侧墙301，在所述第二栅极结构两侧的侧壁上形成第三侧墙302，以及在两个所述第三栅极结构两侧的侧壁上分别形成第四侧墙303和第五侧墙304。
对所述存储区100a和所述逻辑区100b分别进行离子注入工艺，以在所述字线栅116的两侧基底内形成所述前端结构的源/漏极400，在所述第一栅极结构126两侧的所述第一阱区201内形成第一源/漏极401，在所述第二栅极结构 136两侧的所述第二阱区202内形成第二源/漏极402，以及在两个所述第三栅极结构(第一第三栅极结构146和第二第三栅极结构156)一侧的两个所述漂移区 (第一漂移区213和第二漂移区214)内分别形成两个第三漏极(第一第三漏极 403和第二第三漏极404)。
所述对所述存储区100a和所述逻辑区100b分别进行离子注入工艺的步骤包括：对所述存储区100a和所述逻辑区100b分别进行第一次离子注入工艺，以分别形成所述前端结构的源/漏极400、所述第一器件的所述第一源/漏极 401、所述第二器件的所述第二源/漏极402和所述第三器件的两个所述第三漏极(第一第三漏极403和第二第三漏极404)；每一所述第三漏极位于远离所述第三阱区205的一侧的所述漂移区与所述第三器件的场氧之间；对所述逻辑区 100b进行第二次离子注入工艺，以在所述第三阱区205内形成第一重掺杂区 405；对所述逻辑区100b进行第三次离子注入工艺，以在所述第一重掺杂区405 内形成第二重掺杂区406，所述第二重掺杂区406与所述第三阱区205连接，用于将所述第三阱区205引出。
综上所述，本发明通过提供一基底，所述基底包括逻辑区和存储区，所述存储区上形成有前端结构；形成牺牲层，所述牺牲层覆盖所述逻辑区和所述存储区；形成图案化的第一光阻层，以所述图案化的第一光阻层为掩膜，对所述逻辑区进行离子注入工艺，以在所述逻辑区的所述基底内形成第一器件的第一阱区，第二器件的第二阱区和第三器件的漂移区；去除所述图案化的第一光阻层和所述牺牲层；依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区；形成图案化的第二光阻层，以所述图案化的第二光阻层为掩膜，对所述多晶硅层进行第一次刻蚀，以在所述多晶硅层内形成开口，所述开口的底部暴露出所述栅氧层；对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区；去除所述图案化的第二光阻层；形成图案化的第三光阻层，以所述图案化的第三光阻层为掩膜，对所述多晶硅层进行第二次刻蚀，以分别在所述前端结构的两侧形成字线栅，在所述逻辑区上形成所述第一器件的第一栅极结构，所述第二器件的第二栅极结构和所述第三器件的第三栅极结构，由此可知，本发明所提供的嵌入式闪存的制作过程中与BCD工艺进行了集成，形成所述前端结构的字线栅的栅氧层与所述逻辑区上形成的所述高压器件的栅氧层的厚度相同，且在所述逻辑区所形成的所述第一器件、第二器件以及第三器件的栅极结构高度与所述前端结构的所述字线栅的宽度相近，现有技术中的嵌入式闪存使用的第一器件被LDMOS器件所取代，因此可以省去嵌入式闪存所使用的第一器件(高压器件)的阱及其具有的厚栅氧(第一栅氧层)，因此，在制备所述前端结构的字线栅结构时与逻辑区上所形成的所述第一器件或第三器件共享栅氧层与多晶硅层，即将所述前端结构的字线栅结构的制备步骤与所述逻辑区上的栅极结构的制备步骤进行集成，即在同一制备步骤中一起完成，省去去除逻辑区上的多晶硅层时，所使用的第一光罩，采用栅极(Gate)光罩，同时制备所述字线栅和所述逻辑区上的各个所述栅极结构，省去单独形成制备所述前端结构的字线栅结构时所采用的第四光罩，由此解决了现有技术中，与BCD工艺集成的嵌入式闪存的制备过程中采用的光罩层次较多，导致制备成本提高的问题，实现降低了嵌入式闪存的制造成本的目的。
此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分。
为了便于描述，在这里可以使用空间相对术语，如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”、“上层”和“下层”等，用来描述如在图中所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述符做出相应解释。
这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (11)

1.一种嵌入式闪存的制作方法，其特征在于，包括：
提供一基底，所述基底包括逻辑区和存储区，所述存储区上形成有前端结构；形成牺牲层，所述牺牲层覆盖所述逻辑区和所述存储区；
形成图案化的第一光阻层，以所述图案化的第一光阻层为掩膜，对所述逻辑区进行离子注入工艺，以在所述逻辑区的所述基底内形成第一器件的第一阱区、第二器件的第二阱区和第三器件的漂移区；
去除所述图案化的第一光阻层和所述牺牲层；
依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区；
形成图案化的第二光阻层，以所述图案化的第二光阻层为掩膜，对所述多晶硅层进行第一次刻蚀，以在所述多晶硅层内形成开口，所述开口的底部暴露出所述栅氧层；
对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区；
去除所述图案化的第二光阻层；
形成图案化的第三光阻层，以所述图案化的第三光阻层为掩膜，对所述多晶硅层进行第二次刻蚀，以分别在所述前端结构的两侧形成字线栅，在所述逻辑区上形成所述第一器件的第一栅极结构、所述第二器件的第二栅极结构和所述第三器件的第三栅极结构。
2.如权利要求1所述的嵌入式闪存的制作方法，其特征在于，还包括：形成侧墙介质层，所述侧墙介质层覆盖所述存储区和所述逻辑区；
通过自对准刻蚀工艺，刻蚀所述前端结构顶部、所述字线栅顶部、所述第一栅极结构顶部、第二栅极结构顶部、第三栅极结构顶部以及所述基底表面的侧墙介质层，以在所述字线栅、第一栅极结构、第二栅极结构和第三栅极结构的侧壁上分别形成侧墙。
3.如权利要求1所述的嵌入式闪存的制作方法，其特征在于，还包括：对所述存储区和所述逻辑区分别进行离子注入工艺，以在所述字线栅的两侧基底内形成所述前端结构的源/漏极，在所述第一栅极结构两侧的所述第一阱区内形成第一源/漏极，在所述第二栅极结构两侧的所述第二阱区内形成第二源/漏极，以及在所述第三栅极结构两侧的所述漂移区内形成第三漏极。
4.如权利要求3所述的嵌入式闪存的制作方法，其特征在于，所述前端结构包括两个浮栅结构，位于两个浮栅结构之间的源线引出结构，以及位于所述存储区的所述基底内，且位于两个所述浮栅结构之间的源线；所述源线引出结构与所述源线连接，以将所述源线引出；
每个所述浮栅结构包括位于浮栅和所述基底之间的浮栅介质层，以及将所述浮栅覆盖的浮栅保护层。
5.如权利要求4所述的嵌入式闪存的制作方法，其特征在于，
所述依次形成栅氧层和多晶硅层，所述栅氧层和多晶硅层覆盖所述存储区和所述逻辑区的步骤包括：
先采用化学气相沉积方法在所述基底的全局表面上沉积一第一栅氧薄膜，刻蚀去除位于所述第二器件的形成区上的第一栅氧薄膜，暴露出部分所述基底表面，对所述基底进行热氧化处理，以在所述第二器件的形成区上形成所述第二器件的第二栅氧层，剩余的所述第一栅氧薄膜和所述第二栅氧层构成所述栅氧层；
形成所述多晶硅层，所述多晶硅层覆盖所述栅氧层。
6.如权利要求5所述的嵌入式闪存的制作方法，其特征在于，所述第一栅氧薄膜的厚度大于所述第二栅氧层的厚度。
7.如权利要求6所述的嵌入式闪存的制作方法，其特征在于，所述第一器件为高压器件，所述第二器件为低压器件，所述第三器件为LDMOS器件。
8.如权利要求7所述的嵌入式闪存的制作方法，其特征在于，所述高压器件的电压范围为4.5V～5.5V，所述低压器件的电压范围为1.2V～1.8V。
9.如权利要求7所述的嵌入式闪存的制作方法，其特征在于，对所述逻辑区进行离子注入工艺之前，所述基底内配置有多个浅沟槽隔离结构，其中，多个所述浅沟槽隔离结构中的两个浅沟槽隔离结构分别位于形成所述第三器件的形成区，作为所述第三器件的场氧；对所述逻辑区进行离子注入工艺之后，形成的所述第三器件的漂移区为两个，每一所述漂移区环绕所述第三器件的场氧。
10.如权利要求9所述的嵌入式闪存的制作方法，其特征在于，所述对所述开口进行离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的第三阱区的步骤包括：对所述开口进行第一次离子注入工艺，以在所述逻辑区的所述基底内形成所述第三器件的所述第三阱区；对所述开口进行第二次离子注入工艺，以在所述第三阱区内形成所述第三器件的轻掺杂漏区。
11.如权利要求10所述的嵌入式闪存的制作方法，其特征在于，
所述对所述存储区和所述逻辑区分别进行离子注入工艺的步骤包括：对所述存储区和所述逻辑区分别进行第一次离子注入工艺，以分别形成所述前端结构的源/漏极、所述第一器件的所述第一源/漏极、所述第二器件的所述第一源/漏极和所述第三器件的所述第三漏极；所述第三器件的所述第三漏极为两个，每一所述第三漏极位于远离所述第三阱区的一侧的所述漂移区与所述第三器件的场氧之间；
对所述逻辑区进行第二次离子注入工艺，以在所述第三阱区内形成第一重掺杂区；
对所述逻辑区进行第三次离子注入工艺，以在所述第一重掺杂区内形成第二重掺杂区，所述第二重掺杂区与所述第三阱区连接，用于将所述第三阱区引出。
CN201910781690.1A 2019-08-23 2019-08-23 嵌入式闪存的制作方法 Active CN110534523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910781690.1A CN110534523B (zh) 2019-08-23 2019-08-23 嵌入式闪存的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910781690.1A CN110534523B (zh) 2019-08-23 2019-08-23 嵌入式闪存的制作方法

Publications (2)

Publication Number Publication Date
CN110534523A true CN110534523A (zh) 2019-12-03
CN110534523B CN110534523B (zh) 2021-09-24

Family

ID=68662605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910781690.1A Active CN110534523B (zh) 2019-08-23 2019-08-23 嵌入式闪存的制作方法

Country Status (1)

Country Link
CN (1) CN110534523B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129020A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160181266A1 (en) * 2014-12-17 2016-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a split-gate flash memory cell device with a low power logic device
CN107492497A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20180151579A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160181266A1 (en) * 2014-12-17 2016-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a split-gate flash memory cell device with a low power logic device
CN107492497A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20180151579A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory
CN108122922A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 用于嵌入式存储器的单元边界结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129020A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制作方法

Also Published As

Publication number Publication date
CN110534523B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
CN100459161C (zh) 多栅晶体管及其制造方法
US10741698B2 (en) Semi-floating gate FET
US7052958B1 (en) FinFET CMOS with NVRAM capability
CN103811496B (zh) 用于具有提高编程效率的非易失性存储单元的方法和装置
CN105612618B (zh) 用于嵌入式动态随机存取存储器(eDRAM)的低泄漏非平面存取晶体管
KR100896631B1 (ko) 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
CN104576646B (zh) 一种集成电路芯片及其制造方法
KR20060110702A (ko) 다중채널을 갖는 반도체 장치 및 그의 제조방법.
CN101010785A (zh) 形成纳米簇电荷存储器件的方法
CN109698242A (zh) 一种具有高隧穿效率的半浮栅晶体管及其制备方法
CN108447866B (zh) 浮栅器件及其制作方法
US8877585B1 (en) Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration
US11177391B2 (en) Semiconductor device and manufacturing method thereof
CN102945832B (zh) 闪存器件的形成方法
US7479429B2 (en) Split game memory cell method
CN105144389A (zh) 具有背栅的finFET
JPS61107762A (ja) 半導体記憶装置の製造方法
US7170128B2 (en) Multi-bit nanocrystal memory
CN110534523A (zh) 嵌入式闪存的制作方法
CN107887396A (zh) 用于在fdsoi技术中形成不同厚度的半导体层的方法
CN110164865A (zh) 一种嵌入式闪存的制作方法
CN111883536B (zh) 嵌入式镜像位sonos存储器的工艺方法
CN111883537B (zh) 嵌入式镜像位sonos存储器的工艺方法
CN104638018B (zh) 一种半浮栅器件及其制备方法
CN103390583A (zh) 半导体集成器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant