CN111883536B - 嵌入式镜像位sonos存储器的工艺方法 - Google Patents
嵌入式镜像位sonos存储器的工艺方法 Download PDFInfo
- Publication number
- CN111883536B CN111883536B CN202010893760.5A CN202010893760A CN111883536B CN 111883536 B CN111883536 B CN 111883536B CN 202010893760 A CN202010893760 A CN 202010893760A CN 111883536 B CN111883536 B CN 111883536B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- etching
- silicon nitride
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 71
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 18
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000008021 deposition Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Abstract
本发明公开了一种嵌入式镜像位SONOS存储器的工艺方法：在半导体衬底上淀积衬垫氧化层和氮化硅层；使氮化硅层图案化；对暴露出的衬垫氧化层进行刻蚀；生长一层ONO层；淀积第一多晶硅层并进行CMP工艺及刻蚀；第一氧化层生长及刻蚀；第一多晶硅层进行二次刻蚀；对ONO层进行刻蚀；第二氧化层生长；淀积第二多晶硅层并对第二多晶硅层进行CMP工艺；移除氮化硅层及衬垫氧化层；第三氧化层及第三多晶硅层的生长及刻蚀。本发明通过调整光刻定义的范围，将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度，单个存储管的宽度由氧化层的淀积厚度来自对准定义，可以在光刻能力有限的情况下，实现更小尺寸的嵌入式镜像位SONOS存储器的制造。
Description
技术领域
本发明涉及半导体器件制造工艺领域，特别是指一种嵌入式镜像位SONOS存储器的工艺方法。
背景技术
硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，S0N0S)存储器的单元结构包括一个存储单元(cell)管和一个选择管，两个器件的栅介质层在存储器工作时承受的纵向电场强度都大于CMOS器件，因此两个器件都存在较大的GIDL漏电流。S0N0S存储器的cell管的沟道内已经有较高浓度的N型杂质掺杂以形成耗尽管，cell管所需要的轻掺杂漏区(LDD)的掺杂浓度要比选择管低。而选择管和cell管共用LDD和HALO离子注入，无法区别两管的LDD掺杂；halo离子注入为大角度注入，用于抑制沟道效应和防止源漏穿通。过高的S0N0S cell管LDD掺杂，除了会带来栅诱导漏极泄漏电流(gate-1nduce drainleakage，GIDL)漏电和沟道漏电外，还会由于S0N0S介质层中纵向电场太强而带来干扰(disturb)。
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。如图1所示，是一种常见的镜像位(Mirror Bit)存储器的结构示意图。Mirror Bit结构的SONOS由两个对称的存储管和位于该两个存储管中间的一个选择管构成，可以通过其中一个存储管和选择管来控制另外一个存储管，比如图2所示的传统的由一个存储管和一个选择管组成的SONOS结构更加节省面积。传统的MirrorBit制造工艺流程需要先做两侧的存储管或者先做中间的选择管，对光刻CD的要求是单个存储管或选择管的宽度，因此，Mirror Bit器件的传统工艺对光刻要求较高，在光刻能力有限的情况下不适合制造小尺寸的Mirror Bit SONOS存储器件。
发明内容
本发明所要解决的技术问题在于提供一种嵌入式镜像位SONOS存储器的工艺方法，能在有限的光刻能力条件下制造小尺寸的Mirror Bit SONOS存储器件。
为解决上述问题，本发明所述的嵌入式镜像位SONOS存储器的工艺方法，包含如下的工艺步骤：
第一步，在半导体衬底上淀积一层衬垫氧化层，以及一层氮化硅层；
第二步，光刻及刻蚀使氮化硅层图案化；
第三步，对暴露出的衬垫氧化层进行刻蚀，去除暴露出的衬垫氧化层；然后再整体生长一层ONO层；
第四步，淀积第一多晶硅层；
第五步，对第一多晶硅层进行CMP工艺并进行刻蚀；
第六步，第一氧化层生长；
第七步，第一氧化层刻蚀；
第八步，对第一多晶硅层进行二次刻蚀；
第九步，对ONO层进行刻蚀；
第十步，第二氧化层生长；
第十一步，淀积第二多晶硅层；
第十二步，对第二多晶硅层进行CMP工艺；
第十三步，移除氮化硅层及衬垫氧化层；
第十四步，第三氧化层及第三多晶硅层生长；
第十五步，第三多晶硅层及第三氧化层刻蚀。
进一步的改进是，所述第一步中的半导体衬底为硅衬底，所述的氮化硅层作为后续刻蚀的硬掩模层。
进一步的改进是，所述第二步中，利用光刻版及光刻胶定义，对氮化硅层进行刻蚀，使氮化硅层图案化，作为硬掩模层。
进一步的改进是，所述第三步中，以氮化硅层为硬掩模层，干法刻蚀去除暴露出的位于半导体衬底表面的衬垫氧化层，氮化硅层下方的衬垫氧化层保留。
进一步的改进是，所述第四步中，淀积的第一多晶硅层将在后续的刻蚀成型后作为存储管的栅极。
进一步的改进是，所述第五步中，对第一多晶硅层进行CMP工艺，研磨至到氮化硅层顶部的ONO层；然后采用干法刻蚀工艺对第一多晶硅层继续进行刻蚀，刻蚀到氮化硅层之间的窗口内的第一多晶硅层的厚度接近氮化硅层厚度的一半。
进一步的改进是，所述第六步中，第一氧化层为存储管栅极的顶部氧化层。
进一步的改进是，所述第七步中，第一氧化层刻蚀至其顶部与氮化硅层顶部的ONO层平齐，同时刻蚀打开选择管的形成区域。
进一步的改进是，所述第八步中，对第一多晶硅层进行的二次刻蚀，是延续第七步中第一氧化层的窗口继续向下刻蚀第一多晶硅层，将第一多晶硅层刻蚀打开选择管的形成区域。
进一步的改进是，所述第九步中，ONO层采用不使用光刻版的整体刻蚀，半导体衬底上选择管的形成区域的ONO层刻蚀去除，露出半导体衬底。
进一步的改进是，所述第十步中，第二氧化层采用热氧化法生长，第二氧化层作为选择管的氧化层，也是选择管栅极与存储管栅极之间的隔离层。
进一步的改进是，所述第十一步中，第二多晶硅层填充第一多晶硅层与第一氧化层之间的刻蚀打开的区域，并淀积在整个半导体衬底的表面。
进一步的改进是，所述第十二步中，对第二多晶硅采用CMP工艺研磨至氮化硅层顶部的第二氧化层完全去除。
进一步的改进是，所述第十三步中，将半导体衬底表面作为硬掩模层的氮化硅层以及氮化硅层底部的衬垫氧化层完全去除，露出半导体衬底。
进一步的改进是，所述第十四步中，第三氧化层及第三多晶硅层在半导体衬底表面整体生长；第三氧化层作为逻辑区的介质层，第三多晶硅层作为逻辑区多晶硅。
进一步的改进是，所述第十五步中，对第三多晶硅层及第三氧化层进行刻蚀形成逻辑区器件。
本发明所述的嵌入式镜像位SONOS存储器的工艺方法，调整光刻定义的范围，将光刻定义的范围扩展至一次打开一个选择管加两个存储管的整体宽度，单个存储管的宽度由第一氧化层的淀积厚度来自对准定义，可以在光刻能力有限的情况下，实现更小尺寸的嵌入式镜像位SONOS存储器的制造。
附图说明
图1是传统的Mirror Bit SONOS存储器件的剖面示意图。
图2是传统的SONOS存储器的剖面示意图。
图3～17是本发明嵌入式镜像位SONOS存储器的工艺方法的各步骤示意图。
图18是本发明嵌入式镜像位SONOS存储器的工艺方法的流程示意图。
附图标记说明
1是衬底，2是衬垫氧化层，3是氮化硅硬掩模层，4是ONO层，5是存储管多晶硅(第一多晶硅层)，6是第一氧化层(存储管顶部氧化层)，7是第二氧化硅层(选择管氧化层)，8是第二多晶硅层(选择管多晶硅层)，9是第三氧化层(逻辑氧化层)，10是第三多晶硅层(逻辑多晶硅)。
具体实施方式
本发明所述的嵌入式镜像位SONOS存储器的工艺方法，包含的工艺步骤结合附图3～17说明如下：
第一步，如图3所示，在半导体衬底1比如硅衬底上上淀积一层衬垫氧化层2，然后在衬垫氧化层2之上再淀积一层氮化硅层3。氮化硅层将作为后续刻蚀的硬掩模层。
第二步，光刻及刻蚀使氮化硅层3图案化；氮化硅硬掩模层打开的窗口可用于形成选择管及两个存储管，如图4所示。
第三步，如图5所示，对氮化硅硬掩模层打开的窗口中暴露出的衬垫氧化层进行刻蚀，采用干法刻蚀去除暴露出的衬垫氧化层；然后再整体生长一层ONO层4，所述ONO层作为存储管的电荷存储层。
第四步，在整个硅片表面淀积第一多晶硅层5，第一多晶硅层作为存储管多晶硅将在后续的刻蚀成型后作为存储管的栅极。
第五步，对第一多晶硅层进行CMP工艺并进行刻蚀。通过CMP工艺将第一多晶硅层研磨至到氮化硅层顶部的ONO层；然后采用干法刻蚀工艺对第一多晶硅层继续进行刻蚀，刻蚀到氮化硅层之间的窗口内的第一多晶硅层的厚度约接近氮化硅层厚度的一半的位置。
第六步，第一氧化层6生长，形成存储管顶部氧化层。该第一氧化层的厚度将影响单个存储管的宽度。
第七步，第一氧化层刻蚀。将第一氧化层刻蚀至其顶部与氮化硅层顶部的ONO层平齐，氮化硅硬掩模层之间的窗口区域的第一氧化层刻蚀打开选择管的形成区域。
第八步，延续上一步中的刻蚀工艺，继续对窗口区域内第一氧化层下方的对第一多晶硅层进行二次刻蚀，露出ONO层。
第九步，对ONO层进行刻蚀；ONO层采用不使用光刻版的整体刻蚀，半导体衬底上选择管的形成区域的ONO层刻蚀去除，露出半导体衬底。
第十步，采用热氧化法进行第二氧化层7生长；ONO层采用不使用光刻胶定义的整体刻蚀，半导体衬底上选择管的形成区域的ONO层刻蚀去除，露出半导体衬底。
第十一步，淀积第二多晶硅层8，所述第二多晶硅层填充第一多晶硅层与第一氧化层之间的刻蚀所打开的区域，并淀积覆盖在整个半导体衬底的表面。
第十二步，对第二多晶硅层进行CMP工艺，将第二多晶硅层研磨至氮化硅层顶部的第二氧化层被完全去除。
第十三步，将半导体衬底表面作为硬掩模层的氮化硅层以及氮化硅层底部的衬垫氧化层完全去除，露出半导体衬底。
第十四步，第三氧化层9及第三多晶硅层10生长。所述第三氧化层及第三多晶硅层在半导体衬底表面整体生长，第三氧化层作为逻辑区的栅极介质层，第三多晶硅层作为逻辑区多晶硅栅极。
第十五步，对第三多晶硅层及第三氧化层进行刻蚀形成逻辑区器件。器件最终制作完成。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种嵌入式镜像位SONOS存储器的工艺方法，其特征在于，包含如下的工艺步骤：
第一步，在半导体衬底上淀积一层衬垫氧化层，以及一层氮化硅层；
第二步，光刻及刻蚀使氮化硅层图案化；
第三步，对暴露出的衬垫氧化层进行刻蚀，去除暴露出的衬垫氧化层；然后再整体生长一层ONO层；
第四步，淀积第一多晶硅层；
第五步，对第一多晶硅层进行CMP工艺并进行刻蚀；
第六步，第一氧化层生长；
第七步，第一氧化层刻蚀；
第八步，对第一多晶硅层进行二次刻蚀；
第九步，对ONO层进行刻蚀；
第十步，第二氧化层生长；
第十一步，淀积第二多晶硅层；
第十二步，对第二多晶硅层进行CMP工艺；
第十三步，移除氮化硅层及衬垫氧化层；
第十四步，第三氧化层及第三多晶硅层生长；
第十五步，第三多晶硅层及第三氧化层刻蚀。
2.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第一步中的半导体衬底为硅衬底，所述的氮化硅层作为后续刻蚀的硬掩模层。
3.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第二步中，利用光刻版及光刻胶定义，对氮化硅层进行刻蚀，使氮化硅层图案化，作为硬掩模层。
4.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第三步中，以氮化硅层为硬掩模层，干法刻蚀去除暴露出的位于半导体衬底表面的衬垫氧化层，氮化硅层下方的衬垫氧化层保留。
5.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第四步中，淀积的第一多晶硅层将在后续的刻蚀成型后作为存储管的栅极。
6.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第五步中，对第一多晶硅层进行CMP工艺，研磨至到氮化硅层顶部的ONO层；然后采用干法刻蚀工艺对第一多晶硅层继续进行刻蚀，刻蚀到氮化硅层之间的窗口内的第一多晶硅层的厚度接近氮化硅层厚度的一半。
7.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第六步中，第一氧化层为存储管栅极的顶部氧化层。
8.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第七步中，第一氧化层刻蚀至其顶部与氮化硅层顶部的ONO层平齐，同时刻蚀打开选择管的形成区域。
9.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第八步中，对第一多晶硅层进行的二次刻蚀，是延续第七步中第一氧化层的窗口继续向下刻蚀第一多晶硅层，将第一多晶硅层刻蚀打开选择管的形成区域。
10.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第九步中，ONO层采用不使用光刻版的整体刻蚀，半导体衬底上选择管的形成区域的ONO层刻蚀去除，露出半导体衬底。
11.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第十步中，第二氧化层采用热氧化法生长，第二氧化层作为选择管的氧化层，也是选择管栅极与存储管栅极之间的隔离层。
12.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第十一步中，第二多晶硅层填充第一多晶硅层与第一氧化层之间的刻蚀打开的区域，并淀积在整个半导体衬底的表面。
13.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第十二步中，对第二多晶硅采用CMP工艺研磨至氮化硅层顶部的第二氧化层完全去除。
14.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第十三步中，将半导体衬底表面作为硬掩模层的氮化硅层以及氮化硅层底部的衬垫氧化层完全去除，露出半导体衬底。
15.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第十四步中，第三氧化层及第三多晶硅层在半导体衬底表面整体生长；第三氧化层作为逻辑区的栅极介质层，第三多晶硅层刻蚀后形成逻辑区多晶硅栅极。
16.如权利要求1所述的嵌入式镜像位SONOS存储器的工艺方法，其特征在于：所述第十五步中，对第三多晶硅层及第三氧化层进行刻蚀形成逻辑区器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010893760.5A CN111883536B (zh) | 2020-08-31 | 2020-08-31 | 嵌入式镜像位sonos存储器的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010893760.5A CN111883536B (zh) | 2020-08-31 | 2020-08-31 | 嵌入式镜像位sonos存储器的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111883536A CN111883536A (zh) | 2020-11-03 |
| CN111883536B true CN111883536B (zh) | 2023-10-24 |
Family
ID=73199807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010893760.5A Active CN111883536B (zh) | 2020-08-31 | 2020-08-31 | 嵌入式镜像位sonos存储器的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111883536B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782540B (zh) * | 2021-08-31 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的工艺方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486033B1 (en) * | 2001-03-16 | 2002-11-26 | Taiwan Semiconductor Manufacturing Company | SAC method for embedded DRAM devices |
| KR20030087672A (ko) * | 2002-05-09 | 2003-11-15 | 삼성전자주식회사 | 비휘발성 메모리소자의 제조방법 |
| CN101459139A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 电荷囚禁器件的制作工艺方法 |
| CN106057674A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106298789A (zh) * | 2016-09-13 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的制造方法 |
-
2020
- 2020-08-31 CN CN202010893760.5A patent/CN111883536B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486033B1 (en) * | 2001-03-16 | 2002-11-26 | Taiwan Semiconductor Manufacturing Company | SAC method for embedded DRAM devices |
| KR20030087672A (ko) * | 2002-05-09 | 2003-11-15 | 삼성전자주식회사 | 비휘발성 메모리소자의 제조방법 |
| CN101459139A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 电荷囚禁器件的制作工艺方法 |
| CN106057674A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN106298789A (zh) * | 2016-09-13 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111883536A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741698B2 (en) | Semi-floating gate FET | |
| US7358142B2 (en) | Method for forming a FinFET by a damascene process | |
| US7824993B2 (en) | Field-effect transistor with local source/drain insulation and associated method of production | |
| US7679130B2 (en) | Deep trench isolation structures and methods of formation thereof | |
| KR100945511B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US11688784B2 (en) | Transistor layout to reduce kink effect | |
| US11968828B2 (en) | Method of forming a semiconductor device with a dual gate dielectric layer having middle portion thinner than the edge portions | |
| US20070111442A1 (en) | Method of making a multi-bit nanocrystal memory | |
| US7265011B2 (en) | Method of manufacturing a transistor | |
| US10319827B2 (en) | High voltage transistor using buried insulating layer as gate dielectric | |
| CN108109656B (zh) | 闪存阵列的制作方法及闪存阵列 | |
| CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| JP2008509571A (ja) | フローティングゲートメモリセル | |
| US7094644B2 (en) | Method for manufacturing a semiconductor device | |
| US20050156224A1 (en) | Method to make minimal spacing between floating gates in split gate flash | |
| CN114927528A (zh) | 存储器结构及其形成方法 | |
| JP2007519255A (ja) | Ｖｓｓ抵抗が低く、ドレイン誘起バリアハイト効果が低減されたフローティングゲートメモリセルの構造およびその製造方法 | |
| US6417048B1 (en) | Method for fabricating flash memory with recessed floating gates | |
| CN113782540B (zh) | Sonos存储器的工艺方法 | |
| US11830918B2 (en) | Memory device | |
| KR20020055147A (ko) | 반도체 소자의 제조방법 | |
| US11195841B2 (en) | Integrated circuit and method for manufacturing the same | |
| US7109555B1 (en) | Method for providing short channel effect control using a silicide VSS line | |
| KR20080064496A (ko) | 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |