CN113782540B - Sonos存储器的工艺方法 - Google Patents
Sonos存储器的工艺方法 Download PDFInfo
- Publication number
- CN113782540B CN113782540B CN202111010347.0A CN202111010347A CN113782540B CN 113782540 B CN113782540 B CN 113782540B CN 202111010347 A CN202111010347 A CN 202111010347A CN 113782540 B CN113782540 B CN 113782540B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- polysilicon layer
- oxide layer
- sonos memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 123
- 229920005591 polysilicon Polymers 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 243
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005465 channeling Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种SONOS存储器的工艺方法，包含：半导体衬底上淀积一层第一氧化层，然后在氧化层表面再沉积一层氮化硅层；使氮化硅层图案化；在整个半导体衬底表面沉积第一多晶硅层；对沉积的第一多晶硅层进行刻蚀；对第一氧化层进行刻蚀；再次沉积第二多晶硅层以及进行CMP工艺；对第一多晶硅层以及第二多晶硅层进行刻蚀；在所述第一多晶硅层以及第二多晶硅层的顶部形成第二氧化层；移除氮化硅层；第三氧化层生长；对第三氧化层及第一氧化层进行刻蚀；淀积ONO层；淀积第三多晶硅层；对第三多晶硅层及ONO层进行刻蚀；淀积第四氧化层及第四多晶硅层；对第四氧化层以及第四多晶硅层进行刻蚀，形成SONOS存储器件。
Description
技术领域
本发明涉及半导体器件制造工艺领域，特别是指一种SONOS存储器的工艺方法。
背景技术
硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，S0N0S)存储器的单元结构包括一个存储单元(cell)管和一个选择管，两个器件的栅介质层在存储器工作时承受的纵向电场强度都大于CMOS器件，因此两个器件都存在较大的GIDL漏电流。S0N0S存储器的cell管的沟道内已经有较高浓度的N型杂质掺杂以形成耗尽管，cell管所需要的轻掺杂漏区(LDD)的掺杂浓度要比选择管低。而选择管和cell管共用LDD和HALO离子注入，无法区别两管的LDD掺杂；halo离子注入为大角度注入，用于抑制沟道效应和防止源漏穿通。过高的S0N0S cell管LDD掺杂，除了会带来栅诱导漏极泄漏电流(gate-1nduce drainleakage，GIDL)漏电和沟道漏电外，还会由于S0N0S介质层中纵向电场太强而带来干扰(disturb)。
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。如图1所示，为一种镜像分栅SONOS存储器的结构示意图，这种结构的特征是：1）每个存储单元由一个选择管和一个存储管组成，选择管和存储管背靠背相邻；2）每两个相邻的存储单元共用一个源端，并且相邻的选择管与源端共接，组成一个镜像对称的结构，这种紧密排布的结构可有效缩减存储单元的面积。这种存储器的擦写操作与传统两管存储器相同，在读取时，可以关断一边的存储管，从源端接入电压，读取另一边存储管的状态。存储器单元的尺寸越小越好，越小的单元尺寸，在同等面积下能集成更多的存储器单元，实现更高的存储密度。
发明内容
本发明所要解决的技术问题在于提供一种SONOS存储器的工艺方法，能在有限的光刻能力条件下实现更小尺寸的SONOS存储器件。
为解决上述问题，本发明所述的SONOS存储器的工艺方法，包含如下的工艺步骤：
SONOS存储器的工艺方法，包含如下的工艺步骤：
第一步，在半导体衬底上淀积一层第一氧化层，然后在氧化层表面再沉积一层氮化硅层；
第二步，光刻及刻蚀使氮化硅层图案化；
第三步，在整个半导体衬底表面沉积一层第一多晶硅层；
第四步，对沉积的所述第一多晶硅层进行刻蚀，形成所述SONOS存储器选择管的栅极；
第五步，对所述第一氧化层进行刻蚀，去除所述第一多晶硅层之间的第一氧化层，露出半导体衬底表面；
第六步，再次在所述半导体衬底表面沉积第二多晶硅层，所述第二多晶硅层的沉积厚度需填充满所述氮化硅层打开的窗口，然后对第二多晶硅层进行CMP工艺；
第七步，对第一多晶硅层以及第二多晶硅层进行刻蚀；
第八步，在所述第一多晶硅层以及第二多晶硅层的顶部形成第二氧化层；
第九步，移除氮化硅层；
第十步，第三氧化层生长；
第十一步，对第三氧化层及第一氧化层进行刻蚀；
第十二步，在整个半导体衬底表面再淀积一层ONO层；
第十三步，在整个半导体衬底表面再淀积一层第三多晶硅层；
第十四步，对第三多晶硅层及ONO层进行刻蚀；
第十五步，淀积形成第四氧化层，以及第四多晶硅层；
第十六步，对所述第四氧化层以及第四多晶硅层进行刻蚀。
进一步的改进是，所述第一步中的半导体衬底为硅衬底，所述的第一氧化层为所述SONOS存储器的选择管氧化层，所述的氮化硅层作为后续刻蚀的硬掩模层。
进一步的改进是，所述第二步中，利用光刻版及光刻胶定义，对氮化硅层进行刻蚀，使氮化硅层图案化，作为硬掩模层。
进一步的改进是，所述第三步中，通过所述的第一多晶硅层的厚度来定义选择管的宽度，第一多晶硅层填充到氮化硅层打开的窗口内，但并不填充满整个窗口。
进一步的改进是，所述第四步中，对淀积的第一多晶硅层进行刻蚀成型后作为选择管的多晶硅栅极。
进一步的改进是，所述第六步中，沉积第二多晶硅层之后，所述第二多晶硅层与第一多晶硅层，即选择管的多晶硅栅极相连；对第二多晶硅层进行CMP工艺后，研磨工艺终止于氮化硅层表面。
进一步的改进是，所述第七步中，对第一多晶硅层及第二多晶硅层刻蚀之后，所述第一多晶硅层及第二多晶硅层的上表面低于氮化硅层表面，其高度差取决于后续的第二氧化层需要沉积的厚度。
进一步的改进是，所述第八步中，所述的第二氧化层在后续的ONO层生长时保护第一多晶硅层及第二多晶硅层的顶部使之不露出。
进一步的改进是，所述第九步中，移除全部的氮化硅层，半导体衬底上的第一氧化层露出。
进一步的改进是，所述第十步中，沉积的第三氧化层覆盖在整个半导体衬底表面，作为层间氧化层，在后续的ONO层生长时能保护所述第一多晶硅层，即选择管的多晶硅栅极的侧面。
进一步的改进是，所述第十一步中，对第三氧化硅层及第一氧化硅层进行刻蚀，去除半导体衬底表面的第三氧化硅层及第一氧化硅层，使半导体衬底的表面露出。
进一步的改进是，所述第十三步中，淀积的第三多晶硅层后续刻蚀形成存储管的多晶硅栅极，淀积的厚度定义了所述存储管的宽度。
进一步的改进是，所述第十四步中，对第三多晶硅层及ONO层刻蚀之后，形成存储管的多晶硅栅极。
进一步的改进是，所述第十六步中，所述第四氧化层以及第四多晶硅层进行刻蚀之后形成逻辑区的逻辑管栅氧化层及多晶硅栅极。
本发明所述的SONOS存储器的工艺方法，使用氮化硅层作为硬研磨来定义相邻两个选择管的宽度，采用多晶硅栅自对准刻蚀的方法来定义单个选择管和单个存储管的宽度，在光刻能力有限的条件下，可用于更小尺寸的存储器件制造。
附图说明
图1 是镜像分栅SONOS存储器的结构示意图。
图2～16 是本发明SONOS存储器的工艺方法的各步骤示意图。
图17 是本发明SONOS存储器的工艺方法的流程示意图。
附图标记说明
1是衬底，2是第一氧化层（选择管栅介质层），3是氮化硅硬掩模层，4是第一多晶硅层，5是第二多晶硅层，6是第二氧化层，7是第三氧化硅层（层间层），8是ONO层，9是第三多晶硅层，10是第四氧化层层，11是第四多晶硅层。
具体实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
本发明所述的SONOS存储器的工艺方法，包含的工艺步骤结合附图1～17说明如下：
第一步，如图2所示，在硅衬底上或者是其他材质的衬底上淀积一层第一氧化层，然后在氧化层表面再沉积一层氮化硅层；所述的第一氧化层后续作为所述存储器管单元中的选择管的栅介质层，其形成工艺一般为热氧化法。
第二步，利用光刻版及光刻胶定义，对氮化硅层进行刻蚀，使氮化硅层图案化，如图3所示，图案化的氮化硅层后续可作为硬掩模层。
第三步，在整个半导体衬底表面沉积一层第一多晶硅层，如图4所示，第一多晶硅层填充到氮化硅层打开的窗口内，但并不填充满整个窗口，仍保留一定的空隙。用沉积的第一多晶硅层的厚度来定义选择管的宽度，所示第一多晶硅层后续刻蚀后形成所述存储器单元的选择管的多晶硅栅极。
第四步，对沉积的所述第一多晶硅层进行刻蚀，形成所述SONOS存储器选择管的栅极，如图5所示。
第五步，对所述第一氧化层进行刻蚀，如图6所示，将氮化硅层硬掩模窗口内的所述第一多晶硅层之间的第一氧化层完全去除，露出半导体衬底表面。
第六步，再次在所述半导体衬底表面沉积第二多晶硅层，所述第二多晶硅层的沉积厚度需填充满所述氮化硅层打开的窗口，所述沉积的第二多晶硅层与第一多晶硅层，即选择管的多晶硅栅极相连。如图7所示。
然后对第二多晶硅层进行CMP工艺，去除所述氮化硅层表面的第二多晶硅层，研磨工艺终止于氮化硅层表面。
第七步，如图8所示，对第一多晶硅层以及第二多晶硅层进行刻蚀，刻蚀之后，所述第一多晶硅层及第二多晶硅层的上表面低于氮化硅层表面，其刻蚀形成的高度差取决于后续的第二氧化层需要沉积的厚度。
第八步，在所述第一多晶硅层以及第二多晶硅层的顶部形成第二氧化层；如图9所示，所述的第二氧化层在后续的ONO层生长时能够保护第一多晶硅层及第二多晶硅层的顶部不露出。
第九步，移除全部的氮化硅层，使硅衬底上的第一氧化层露出。如图10所示。
第十步，第三氧化层生长。如图11所示，沉积的第三氧化层覆盖在整个半导体衬底表面，作为层间氧化层，在后续的ONO层生长时能保护所述第一多晶硅层，即选择管的多晶硅栅极的侧面。
第十一步，对第三氧化硅层及第一氧化硅层进行刻蚀，去除硅衬底表面的第三氧化硅层及第一氧化硅层，使硅衬底的表面露出，如图12所示。
第十二步，如图13所示，在整个半导体衬底表面再淀积一层ONO层，即氧化层、氮化层、氧化层的复合叠加层。所述ONO层作为存储管的电荷存储层。
第十三步，在整个半导体衬底表面再淀积一层第三多晶硅层，如图14所示。淀积的第三多晶硅层后续刻蚀形成存储管的多晶硅栅极，淀积的厚度定义了所述存储管的宽度。
第十四步，对第三多晶硅层及ONO层进行刻蚀，刻蚀之后，形成存储管的多晶硅栅极，如图15所示。
第十五步，在整个衬底表面淀积形成第四氧化层，以及第四多晶硅层，如图16所示。
第十六步，在光刻胶的定义下，对所述第四氧化层以及第四多晶硅层进行刻蚀。所述第四氧化层刻蚀之后形成逻辑区的逻辑晶体管的栅介质层，第四多晶硅层刻蚀之后形成逻辑区的逻辑晶体管的多晶硅栅极。同时，所述第四氧化层还在存储管的多晶硅栅极外侧形成侧墙。形成结构如图1所示。
以上工艺即形成了本发明所述的SONOS存储器。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种SONOS存储器的工艺方法，其特征在于，包含如下的工艺步骤：
第一步，在半导体衬底上淀积一层第一氧化层，然后在氧化层表面再沉积一层氮化硅层；
第二步，光刻及刻蚀使氮化硅层图案化；
第三步，在整个半导体衬底表面沉积一层第一多晶硅层；
第四步，对沉积的所述第一多晶硅层进行刻蚀，形成所述SONOS存储器选择管的栅极；
第五步，对所述第一氧化层进行刻蚀，去除所述第一多晶硅层之间的第一氧化层，露出半导体衬底表面；
第六步，再次在所述半导体衬底表面沉积第二多晶硅层，所述第二多晶硅层的沉积厚度需填充满所述氮化硅层打开的窗口，然后对第二多晶硅层进行CMP工艺；
第七步，对第一多晶硅层以及第二多晶硅层进行刻蚀；
第八步，在所述第一多晶硅层以及第二多晶硅层的顶部形成第二氧化层；
第九步，移除氮化硅层；
第十步，第三氧化层生长；
第十一步，对第三氧化层及第一氧化层进行刻蚀；
第十二步，在整个半导体衬底表面再淀积一层ONO层；
第十三步，在整个半导体衬底表面再淀积一层第三多晶硅层；
第十四步，对第三多晶硅层及ONO层进行刻蚀；
第十五步，淀积形成第四氧化层，以及第四多晶硅层；
第十六步，对所述第四氧化层以及第四多晶硅层进行刻蚀。
2.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第一步中的半导体衬底为硅衬底，所述的第一氧化层为所述SONOS存储器的选择管氧化层，所述的氮化硅层作为后续刻蚀的硬掩模层。
3.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第二步中，利用光刻版及光刻胶定义，对氮化硅层进行刻蚀，使氮化硅层图案化，作为硬掩模层。
4.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第三步中，通过所述的第一多晶硅层的厚度来定义选择管的宽度，第一多晶硅层填充到氮化硅层打开的窗口内，但并不填充满整个窗口。
5.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第四步中，对淀积的第一多晶硅层进行刻蚀成型后作为选择管的多晶硅栅极。
6.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第六步中，沉积第二多晶硅层之后，所述第二多晶硅层与第一多晶硅层，即选择管的多晶硅栅极相连；对第二多晶硅层进行CMP工艺后，研磨工艺终止于氮化硅层表面。
7.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第七步中，对第一多晶硅层及第二多晶硅层刻蚀之后，所述第一多晶硅层及第二多晶硅层的上表面低于氮化硅层表面，其高度差取决于后续的第二氧化层需要沉积的厚度。
8.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第八步中，所述的第二氧化层在后续的ONO层生长时保护第一多晶硅层及第二多晶硅层的顶部使之不露出。
9.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第九步中，移除全部的氮化硅层，半导体衬底上的第一氧化层露出。
10.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第十步中，沉积的第三氧化层覆盖在整个半导体衬底表面，作为层间氧化层，在后续的ONO层生长时能保护所述第一多晶硅层，即选择管的多晶硅栅极的侧面。
11.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第十一步中，对第三氧化硅层及第一氧化硅层进行刻蚀，去除半导体衬底表面的第三氧化硅层及第一氧化硅层，使半导体衬底的表面露出。
12.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第十二步中，淀积的ONO层是所述SONOS存储器的存储单元中存储管的电荷存储层。
13.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第十三步中，淀积的第三多晶硅层后续刻蚀形成存储管的多晶硅栅极，淀积的厚度定义了所述存储管的宽度。
14.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第十四步中，对第三多晶硅层及ONO层刻蚀之后，形成存储管的多晶硅栅极。
15.如权利要求1所述的SONOS存储器的工艺方法，其特征在于：所述第十六步中，所述第四氧化层以及第四多晶硅层进行刻蚀之后形成逻辑区的逻辑管栅氧化层及多晶硅栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010347.0A CN113782540B (zh) | 2021-08-31 | 2021-08-31 | Sonos存储器的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010347.0A CN113782540B (zh) | 2021-08-31 | 2021-08-31 | Sonos存储器的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113782540A CN113782540A (zh) | 2021-12-10 |
| CN113782540B true CN113782540B (zh) | 2023-08-22 |
Family
ID=78840350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111010347.0A Active CN113782540B (zh) | 2021-08-31 | 2021-08-31 | Sonos存储器的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113782540B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941378A (zh) * | 2005-09-27 | 2007-04-04 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法与操作方法 |
| CN101609816A (zh) * | 2008-06-20 | 2009-12-23 | 东部高科股份有限公司 | 半导体器件的制造方法 |
| CN101685802A (zh) * | 2008-09-22 | 2010-03-31 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| JP2010153479A (ja) * | 2008-12-24 | 2010-07-08 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN104952875A (zh) * | 2014-03-27 | 2015-09-30 | 联华电子股份有限公司 | 存储单元以及其制作方法 |
| US9379128B1 (en) * | 2015-07-27 | 2016-06-28 | United Microelectronics Corp. | Split gate non-volatile memory device and method for fabricating the same |
| CN108878440A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN111883537A (zh) * | 2020-08-31 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 嵌入式镜像位sonos存储器的工艺方法 |
| CN111883536A (zh) * | 2020-08-31 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 嵌入式镜像位sonos存储器的工艺方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070049731A (ko) * | 2005-11-09 | 2007-05-14 | 동부일렉트로닉스 주식회사 | 플래시 메모리 및 그 제조방법 |
| US9356142B2 (en) * | 2014-06-20 | 2016-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pattern layout to prevent split gate flash memory cell failure |
-
2021
- 2021-08-31 CN CN202111010347.0A patent/CN113782540B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941378A (zh) * | 2005-09-27 | 2007-04-04 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法与操作方法 |
| CN101609816A (zh) * | 2008-06-20 | 2009-12-23 | 东部高科股份有限公司 | 半导体器件的制造方法 |
| CN101685802A (zh) * | 2008-09-22 | 2010-03-31 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| JP2010153479A (ja) * | 2008-12-24 | 2010-07-08 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN104952875A (zh) * | 2014-03-27 | 2015-09-30 | 联华电子股份有限公司 | 存储单元以及其制作方法 |
| US9379128B1 (en) * | 2015-07-27 | 2016-06-28 | United Microelectronics Corp. | Split gate non-volatile memory device and method for fabricating the same |
| CN108878440A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
| CN111883537A (zh) * | 2020-08-31 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 嵌入式镜像位sonos存储器的工艺方法 |
| CN111883536A (zh) * | 2020-08-31 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 嵌入式镜像位sonos存储器的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113782540A (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100474176B1 (ko) | 멀티비트 메모리셀의 제조방법 | |
| US6436765B1 (en) | Method of fabricating a trenched flash memory cell | |
| US7312499B2 (en) | Semiconductor storage device and manufacturing method therefor, semiconductor device, portable electronic equipment and IC card | |
| US6329248B1 (en) | Method for making split gate flash memory cells with high coupling efficiency | |
| US8252654B2 (en) | Method for manufacturing memory cell | |
| US8076201B2 (en) | Method of manufacturing flash memory device | |
| US11968828B2 (en) | Method of forming a semiconductor device with a dual gate dielectric layer having middle portion thinner than the edge portions | |
| US5918125A (en) | Process for manufacturing a dual floating gate oxide flash memory cell | |
| JP2006351987A (ja) | 不揮発性半導体装置およびその製造方法 | |
| US20070111442A1 (en) | Method of making a multi-bit nanocrystal memory | |
| JP2005506692A (ja) | Ｓｏｎｏｓフラッシュメモリにおける倍密度コアゲート | |
| US6420232B1 (en) | Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes | |
| WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
| TWI420673B (zh) | 採用富含矽之層的積體電路記憶體系統 | |
| US20100148238A1 (en) | Non-volatile memory and fabricating method thereof | |
| US20070212832A1 (en) | Method for making a multibit transistor | |
| US20050082600A1 (en) | [non-volatile memory device and method of manufacturing the same] | |
| KR100526478B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6008079A (en) | Method for forming a high density shallow trench contactless nonvolatile memory | |
| US6730957B1 (en) | Non-volatile memory compatible with logic devices and fabrication method thereof | |
| CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| CN113782540B (zh) | Sonos存储器的工艺方法 | |
| KR101111917B1 (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| CN114141782A (zh) | 3d sonos存储器结构及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |