CN1941378A - 非挥发性存储器及其制造方法与操作方法 - Google Patents

Abstract

一种非挥发性存储器具有存储单元与第一位线与第二位线。此存储单元包括第一掺杂区、第二掺杂区、第一存储单元、第一选择栅极结构与第二存储单元。第一掺杂区与第二掺杂区设置于基底中。第一存储单元、第一选择栅极结构与第二存储单元连接设置于第一掺杂区与第二掺杂区之间的基底上。第一存储单元与第一掺杂区相邻，且第二存储单元与第二掺杂区相邻。第一位线与第二位线平行设置于基底上，其中第一掺杂区电连接至第一位线，第二掺杂区电连接至第二位线。

Description

非挥发性存储器及其制造方法与操作方法

技术领域

本发明涉及一种半导体元件，特别是涉及一种非挥发性存储器及其制造方法与操作方法。

背景技术

在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。

典型的可电抹除且可程序只读存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。然而，当掺杂的多晶硅浮置栅极层下方的穿隧氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。

因此，在现有技术中，亦有采用一电荷陷入层(charge trapping layer)取代多晶硅浮置栅极，此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件，由于氮化硅具有捕捉电子的特性，注入电荷陷入层之中的电子会集中于电荷陷入层的局部区域上。因此，对于穿隧氧化层中缺陷的敏感度较小，元件漏电流的现象较不易发生。

随着较高速度操作和较低成本的非挥发性存储器的需求，目前业界提出一种适用于SONOS元件的虚拟接地存储器架构。此种虚拟接地存储器架构可以增加存储单元阵列密度，且与现存的半导体工艺具有兼容性。

然而，虚拟接地存储器架构仍具有许多缺点。缺点之一是相邻存储单元之间彼此程序化干扰的问题。亦即，对选定存储单元进行程序化操作时，和选定存储单元相邻的非选定存储单元亦可能会被程序化。缺点之二是在读取时，电流泄漏至相邻存储单元而导致读取电流降低。缺点之三是虚拟接地存储器架构是采用埋入式源极/漏极扩散区作为位线(埋入式位线)，由于埋入式源极/漏极扩散区的电阻值高，因此沿着埋入式源极/漏极扩散区产生电压下降，而导致程序化效率变动以及低读取电流。这些状况都会影响到各个存储单元的读取、抹除以及写入等操作，而造成存储器的存取速度降低。

发明内容

有鉴于此，本发明的一目的为提供一种非挥发性存储器及其制造方法与操作方法，可以提高存储单元集成度及元件效能。

本发明的再一目的为提供一种非挥发性存储器及其制造方法与操作方法，可以稳定的对存储单元进行程序化操作及读取操作，并能够提高程序化速度与存储器效能。

本发明提出一种非挥发性存储器，包括第一存储单元、第一位线与第二位线。此第一存储单元包括第一掺杂区、第二掺杂区、第一存储单元、第一选择栅极结构与第二存储单元。第一掺杂区与一第二掺杂区设置于基底中。第一存储单元、第一选择栅极结构与第二存储单元连接设置于第一掺杂区与第二掺杂区之间的基底上，第一存储单元与第一掺杂区相邻，第二存储单元与第二掺杂区相邻，第一选择栅极结构夹设于第一存储单元与第二存储单元之间。第一位线与第二位线平行设置于基底上，其中第一掺杂区电连接至第一位线，第二掺杂区电连接至第二位线。

在上述的非挥发性存储器中，第一存储单元包括第一栅极与第一复合层。第二存储单元包括第二栅极与第二复合层。

第一复合层设置于第一栅极下方，第一复合层包括第一底介电层、第一电荷储存层与第一顶介电层。第二复合层设置于第二栅极下方，第二复合层包括第二底介电层、第二电荷储存层与第二顶介电层。第一电荷储存层与第二电荷储存层的材料包括氮化硅或掺杂多晶硅。第一底介电层、第二底介电层的材料包括氧化硅。第一顶介电层与第二顶介电层包括氧化硅或氧化硅/氮化硅/氧化硅复合层。

在上述的非挥发性存储器中，第一存储单元的侧壁设置有第一绝缘间隙壁；第二存储单元的侧壁设置有第二绝缘间隙壁。第一绝缘间隙壁与第二绝缘间隙壁的材料包括氧化硅或氮化硅。

在上述的非挥发性存储器中，选择栅极结构包括选择栅极与选择栅极介电层。选择栅极介电层设置于选择栅极下方。

在上述的非挥发性存储器中，第一掺杂区通过第一导电插塞电连接至第一位线，第二掺杂区通过第二导电插塞电连接至第二位线。

在上述的非挥发性存储器中，还包括第二存储单元与第三位线。此第二存储单元包括第三掺杂区、第四掺杂区、第三存储单元、第二选择栅极结构与第四存储单元。第三掺杂区、第四掺杂区设置于基底中。第三存储单元、第二选择栅极结构与第四存储单元连接设置于第三掺杂区与第四掺杂区之间的基底上。第三存储单元与第三掺杂区相邻，第四存储单元与第四掺杂区相邻，第二选择栅极结构夹设于第三存储单元与第四存储单元之间。第三位线设置于基底上，其中第三掺杂区电连接至第二位线，第四掺杂区电连接至第三位线。

本发明的非挥发性存储器，由于在第一存储单元、选择栅极结构、第二存储单元之间没有间隙，因此可以提升存储单元阵列的集成度。而且，在第一存储单元、第二存储单元都可以储存电荷，因此可在单一存储单元中储存二位的数据，而能够提升储存容量。此外，选择栅极结构的选择栅极介电层的材料为氧化硅，因此可以更容易的控制选择栅极结构的开关。另外，本发明非挥发性存储器是采用导线作为位线，而不是采用掺杂区作为位线(亦即所谓的埋入式位线)，因此可以避免现有高电阻所导致的程序化效率差以及低读取电流的缺点。

本发明提出一种非挥发性存储器，包括基底、存储单元阵列、(N+1)条位线、M条字线、M条第一控制栅极线以及M条第二控制栅极线。存储单元阵列包含N个存储单元行，每一存储单元单元行包含M个存储单元(N、M皆为正整数)。各存储单元包括二掺杂区、第一存储单元、选择栅极结构与第二存储单元。二掺杂区设置于基底中。第一存储单元、选择栅极结构与第二存储单元连接设置于二掺杂区之间的基底上。选择栅极结构是夹设于第一存储单元与第二存储单元之间。在同一行的存储单元中，两相邻的存储单元共享一个掺杂区，且存储单元以相反方向串联在一起。(N+1)条位线以行的方向在基底上平行排列，(N+1)条位线对应至N个存储单元行，其中，两相邻位线之中配置N个存储单元行之一，且存储单元行所包含的掺杂区以交错的方式，分别连接至与其对应的两位线。M条字线分别设置于基底上，这些字线在列的方向上平行排列，分别连接同一列的选择栅极结构。M条第一控制栅极线以列方向于基底上平行排列，分别连接至同一列的第一存储单元。M条第二控制栅极线以列方向于基底上平行排列，分别连接至同一列的第二存储单元。

在上述的非挥发性存储器中，第一存储单元包括第一栅极与第一复合层。第二存储单元包括第二栅极与第二复合层。第一复合层设置于第一栅极下方，复合层包括第一底介电层、第一电荷储存层与第一顶介电层。第二复合层设置于第二栅极下方，第二复合层包括第二底介电层、第二电荷储存层与第二顶介电层。第一电荷储存层与第二电荷储存层的材料包括氮化硅或掺杂多晶硅。第一底介电层、第二底介电层的材料包括氧化硅。第一顶介电层与第二顶介电层包括氧化硅或氧化硅/氮化硅/氧化硅复合层。

在上述的非挥发性存储器中，第一存储单元的侧壁设置有一对第一绝缘间隙壁；第二存储单元的侧壁设置有一对第二绝缘间隙壁。第一绝缘间隙壁与第二绝缘间隙壁的材料包括氧化硅或氮化硅。

在上述的非挥发性存储器中，选择栅极结构包括选择栅极与选择栅极介电层。选择栅极介电层设置于选择栅极下方。

在上述的非挥发性存储器中，还包括第一控制线及第二控制线，以行方向平行排列于基底上，分别用以连接M条第一控制栅极线及M条第二控制栅极线。

在上述的非挥发性存储器中，还包括四条栅极线与2(N+1)个晶体管。四条栅极线以二条为一组、分别配置于存储单元阵列的二侧，于列方向平行排列并与(N+1)条位线交错。2(N+1)个晶体管分别设置于(N+1)条位线的两端。二条栅极线会分别连接至一位线两端的晶体管，而任四条相邻位线两端的晶体管不会连接至完全相同的二条栅极线。

本发明提出一种非挥发性存储器，包括：基底、第一阵列及第二阵列。第一阵列及第二阵列各包含4N个存储单元行、(4N+1)条位线、M条字线、M条第一控制栅极线、M条第二控制栅极线。4N个存储单元行，每一存储单元单元行包含M个存储单元(N、M皆为正整数)。(4N+1)条位线以行的方向在基底上平行排列。每一存储单元包含二掺杂区、第一存储单元、选择栅极结构与第二存储单元。二掺杂区设置于基底中。第一存储单元、选择栅极结构与第二存储单元连接设置于二掺杂区之间的基底上。选择栅极结构是夹设于第一存储单元与第二存储单元之间。在同一行的存储单元中，两相邻的存储单元共享一个掺杂区，且存储单元以相反方向串联在一起。两相邻位线之中配置4N个存储单元行之一，且存储单元行所包含的掺杂区以交错的方式，分别连接至与其对应的两位线。M条字线分别设置于基底上，字线在列的方向上平行排列，分别连接同一列的选择栅极结构。M条第一控制栅极线以列方向于基底上平行排列，分别连接至同一列的第一存储单元。M条第二控制栅极线以列方向于基底上平行排列，分别连接至同一列的第二存储单元。

在上述的非挥发性存储器中，第一存储单元包括第一栅极与第一复合层。第二存储单元包括第二栅极与第二复合层。第一复合层设置于第一栅极下方，复合层包括第一底介电层、第一电荷储存层与第一顶介电层。第二复合层设置于第二栅极下方，第二复合层包括第二底介电层、第二电荷储存层与第二顶介电层。第一电荷储存层与第二电荷储存层的材料包括氮化硅或掺杂多晶硅。

本发明的非挥发性存储器，由于在第一存储单元、选择栅极结构、第二存储单元之间没有间隙，因此可以提升存储单元阵列的集成度。而且，在第一存储单元、第二存储单元都可以储存电荷，因此可在单一存储单元中储存二位的数据，而能够提升储存容量。此外，选择栅极结构的选择栅极介电层的材料为氧化硅，因此可以更容易的控制选择栅极结构的开关。另外，本发明非挥发性存储器是采用导线作为位线，而不是采用掺杂区作为位线(亦即所谓的埋入式位线)，因此可以避免现有程序化效率差以及低读取电流的缺点。

本发明提出一种非挥发性存储器的操作方法，适用于一存储单元阵列，存储单元阵列包括：多个存储单元，各存储单元包括：第一掺杂区、第二掺杂区，与设置于第一掺杂区与第二掺杂区间的基底上的第一存储单元、选择栅极结构与第二存储单元，第一存储单元与第一掺杂区相邻，第二存储单元与第二掺杂区相邻，而选择栅极结构夹设于第一存储单元与第二存储单元之间，第一掺杂区连接至第一位线，而第二掺杂区连接至第二位线，字线连接至选择栅极结构，第一控制栅极线连接至第一存储单元，而第二控制栅极线连接至第二存储单元；此方法包括在程序化选定存储单元的第一存储单元时，于连接选定存储单元的第一位线施加第一电压；于第一及第二控制栅极线分别施加第二电压；于连接选定存储单元的字线施加第三电压；于连接选定存储单元的第二选定位线施加第四电压；以利用源极侧电子注入效应程序化选定存储单元的第一存储单元，其中第二电压与第一电压的电压差大于第一存储单元的临界电压，第三电压等于选择栅极结构的临界电压。

在上述的非挥发性存储器的操作方法中，第一电压为4.5伏特左右，第二电压为7伏特左右，第三电压为1.5伏特左右，第四电压为0伏特左右。

在上述的非挥发性存储器的操作方法中，抹除存储单元时，于第一及第二控制栅极线分别施加第五电压，于基底施加第六电压，使第一位线及第二位线浮置，以利用FN穿隧效应抹除存储单元，其中第六电压与第五电压的电压差足以引发FN穿隧效应。

在上述的非挥发性存储器的操作方法中，第五电压为0伏特左右，第六电压为12伏特左右。

在上述的非挥发性存储器的操作方法中，第五电压为-6伏特左右，第六电压为6伏特左右。

在上述的非挥发性存储器的操作方法中，读取选定存储单元时，于连接选定存储单元的第一控制栅极线施加第七电压，连接选定存储单元的第二控制栅极线加第八电压，于选定字线施加第九电压，于第一位线施加第十电压，于第二位线施加第十一电压，以读取第一存储单元，其中第九电压及第八电压各自大于或等于字线或控制栅极线的临界电压，第十电压大于第十一电压，且第七电压为0伏特。

在上述的非挥发性存储器的操作方法中，第八电压为3.3伏特左右，第九电压为3.3伏特左右，第十电压为1.5伏特左右，第十一电压为0伏特左右。

本发明的非挥发性存储器的操作方法，利用源极侧注入效应(Source-SideInjection，SSI)进行存储单元的程序化操作，并利用F-N穿隧效应进行存储单元的抹除操作。因此，其电子注入效率较高，故可以降低操作时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。

本发明提出一种非挥发性存储器的制造方法，首先提供一基底，并于基底上形成二堆栈栅极结构。此二堆栈栅极结构之间具有一间隙，且二堆栈栅极结构至少分别包括一电荷储存层。于二堆栈栅极结构之间的间隙中形成选择栅极结构，选择栅极结构无间隙的串接二堆栈栅极结构。然后，于二堆栈栅极结构的外侧的基底中分别形成第一掺杂区与第二掺杂区，并于基底上形成二位线，分别连接第一掺杂区与第二掺杂区。

在上述的非挥发性存储器的制造方法中，于基底上形成二堆栈栅极结构的方法是依序于基底上形成穿隧介电层、电荷储存层、栅间介电层、第一导体层与顶盖层后，图案化顶盖层、第一导体层、栅间介电层、电荷储存层及穿隧介电层而形成的。

在上述的非挥发性存储器的制造方法中，电荷储存层的材料包括氮化硅。穿隧介电层与栅间介电层的材料包括氧化硅。电荷储存层的材料亦包括掺杂多晶硅。穿隧介电层的材料包括氧化硅；栅间介电层包括氧化硅/氮化硅/氧化硅复合层。

在上述的非挥发性存储器的制造方法中，于基底上形成二堆栈栅极结构的步骤后，包括于二堆栈栅极结构的侧壁形成绝缘间隙壁。

在上述的非挥发性存储器的制造方法中，于间隙中形成选择栅极结构的步骤是先于间隙的基底表面形成栅介电层，并于基底上形成填满间隙的第二导体层。

在上述的非挥发性存储器的制造方法中，还包括于基底上形成二导电插塞，二导电插塞分别电连接二位线与第一掺杂区与第二掺杂区。

本发明的非挥发性存储器的制造方法，由于采用于二堆栈栅极结构之间形成选择栅极介电层及选择栅极，不需要光刻蚀刻工艺即可于二堆栈栅极结构之间制作出另一种栅极结构。因此工艺较为简单，且可以减少成本。此外，本发明的非挥发性存储器是采用导线作为位线，而不是采用掺杂区作为位线(亦即所谓的埋入式位线)，因此可以避免现有程序化效率差以及低读取电流的缺点。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1A绘示为本发明的一优选实施例的非挥发性存储单元的剖面图。

图1B绘示为本发明的另一优选实施例的非挥发性存储单元的剖面图。

图2A绘示为本发明的一优选实施例的非挥发性存储器阵列的电路简图。

图2B绘示为本发明的另一优选实施例的非挥发性存储阵列的电路简图。

图3A绘示为本发明的一优选实施例的非挥发性存储单元的程序化操作示意图。

图3B绘示为本发明的一优选实施例的非挥发性存储单元的程序化操作示意图。

图3C绘示为本发明的一优选实施例的非挥发性存储单元的抹除操作示意图。

图3D本发明的一优选实施例的非挥发性存储单元的另一种抹除操作示意图。

图3E绘示为本发明的一优选实施例的非挥发性存储单元的读取操作示意图。

图3F绘示为本发明的一优选实施例的非挥发性存储单元的读取操作示意图。

图4A至图4F所绘示为本发明的一优选实施例的非挥发性存储器的制造流程图。

简单符号说明

100、300：基底

102、302：阱区

104、108：存储单元

106：选择栅极结构

110、112、324、326：掺杂区

114、116：导电插塞

118、120、332、334：导线

122、130、142、144：复合层

124、132：栅极

126、134：顶盖层

122a、130a：底介电层

122b、130b、306、306a、306b：电荷储存层

122c、130c：顶介电层

128、136：绝缘间隙壁

138、320：选择栅极

140、318：选择栅极介电层

142a、144a：穿隧介电层

142b、144b：浮置栅极

142c、144c、308a、308b：栅间介电层

304、308：介电层

310、310a、310b：导体层

312：顶盖层

312a、312b：栅极顶盖层

304a、304b：穿隧介电层

314a、314b：堆栈栅极结构

316：间隙壁

322：掺杂物注入步骤

325、327：开口

336：内层介电层

328、330：导电插塞

R1～R8：存储单元行

C1～C8：存储单元列

M11～M88：存储单元

WL1～WL8：字线

BL1～BL9：位线

G1～G16：控制栅极线

CL1～CL2：控制线

T11～T92：晶体管

TL1～TL4：栅极线

PA、PB、A1、A2：阵列

Q1、Q2：存储单元

A、B：侧

具体实施方式

图1A绘示为本发明的一优选实施例的非挥发性存储单元的剖面图。

请参照图1A，本发明的非挥发性存储单元包括基底100、阱区102、存储单元104、选择栅极结构106、存储单元108、掺杂区110、掺杂区112、导电插塞114、导电插塞116、导线118(位线)与导线120(位线)。

基底100例如是硅基底，此基底100可为P型基底或N型基底。阱区102例如是设置于基底100中。

掺杂区110与掺杂区112例如是设置于基底100中。存储单元104、选择栅极结构106与存储单元108例如是设置于掺杂区110与掺杂区112之间的基底100上。存储单元104与掺杂区110相邻，存储单元108与掺杂区112相邻。存储单元104、选择栅极结构106与存储单元108例如是彼此无间隙串接在一起。

存储单元104设置于基底100上，例如是由复合层122、栅极124、顶盖层126所构成。栅极124设置于基底100上。复合层122设置于栅极124与基底100之间。此复合层122从基底100依序为底介电层122a、电荷储存层122b与顶介电层122c。顶盖层126设置于栅极124上。底介电层122a的材料例如是氧化硅；电荷储存层122b的材料例如是氮化硅；顶介电层122c的材料例如是氧化硅。栅极124的材料例如是掺杂多晶硅。顶盖层126的材料例如是氧化硅。

另外，于栅极124与复合层122的侧壁也可以设置有绝缘间隙壁128。绝缘间隙壁128的材料包括绝缘材料，例如是氮化硅或氧化硅。

存储单元108设置于基底100上，例如是由复合层130、栅极132、顶盖层134所构成。栅极132设置于基底100上。复合层130设置于栅极132与基底100之间。此复合层130从基底100依序为底介电层130a、电荷储存层130b与顶介电层130c。顶盖层134设置于栅极132上。底介电层130a的材料例如是氧化硅；电荷储存层130b的材料例如是氮化硅；顶介电层130c的材料例如是氧化硅。栅极132的材料例如是掺杂多晶硅。顶盖层134的材料例如是氧化硅。

另外，于栅极132与复合层130的侧壁也可以设置有绝缘间隙壁136。绝缘间隙壁136的材料包括绝缘材料，例如是氮化硅或氧化硅。

选择栅极结构106例如是设置于存储单元104与存储单元108之间的间隙。选择栅极结构106例如是由选择栅极140与选择栅极介电层138所构成。选择栅极140的材料例如是掺杂多晶硅。选择栅极介电层例如是氧化硅。

导线118(位线)与导线120(位线)例如是平行设置于基底100上。掺杂区110例如是透过导电插塞114电连接至导线118(位线)。掺杂区112例如是透过导电插塞116电连接至导线120(位线)。

而且，在本发明的另一优选实施例中，如图1B所示，存储单元104的复合层142例如是由穿隧介电层142a(底介电层)、浮置栅极142b(电荷储存层)与栅间介电层142c(顶介电层)所构成。穿隧介电层142a(底介电层)的材料例如是氧化硅；浮置栅极142b(电荷储存层)的材料例如是掺杂多晶硅；栅间介电层142c(顶介电层)例如是氧化硅/氮化硅/氧化硅复合层。同样的，存储单元108的复合层144例如是由穿隧介电层144a(底介电层)、浮置栅极144b(电荷储存层)与栅间介电层144c(顶介电层)所构成。穿隧介电层144a(底介电层)的材料例如是氧化硅；浮置栅极144b(电荷储存层)的材料例如是掺杂多晶硅；栅间介电层144c(顶介电层)例如是氧化硅/氮化硅/氧化硅复合层。

在上述非挥发性存储单元中，由于在存储单元104、选择栅极结构106、存储单元108之间没有间隙，因此可以提升存储单元阵列的集成度。而且，在存储单元104、存储单元108都可以储存电荷，因此可在单一存储单元中储存二位的数据，而能够提升储存容量。此外，选择栅极结构106的选择栅极介电层138的材料为氧化硅，因此可以更容易的控制选择栅极结构的开关。另外，本发明非挥发性存储单元是采用导线作为位线，而不是采用掺杂区作为位线(亦即所谓的埋入式位线)，因此可以避免现有程序化效率差以及低读取电流的缺点。

接着说明本发明的非挥发性存储器的一优选实施例的阵列结构。

图2A绘示为本发明的一优选实施例的非挥发性存储器阵列的电路简图。

请参照图2A，本发明的非挥发性存储器例如是在行的方向上分别由M个存储单元(M为正整数，在本实施例中M为8)串接在一起成存储单元行R1～R8，在列的方向上由N个存储单元(N为正整数，在本实施例中N为8)排列而成一存储单元列C1～C8。

此非挥发性存储器例如是由M×N个(64个)存储单元M11～M88、M条(8条)字线WL1～WL8、(N+1)条(9条)位线BL1～BL9、2M条(16条)控制栅极线G1～G16、多条(2条)控制线CL1～CL2、2(N+1)个(18个)晶体管T11～T92、多条栅极线(4条)TL1～TL4所构成。

各个存储单元M11～M88例如是具有如图1A或图1B所示的结构，包括两个掺杂区、两个存储单元与一个选择栅极结构。在下述说明中，图2A中的各个存储单元，靠近符号A(左侧)的掺杂区与存储单元分别称为A侧掺杂区与A侧存储单元，靠近符号B(右侧)的掺杂区与存储单元分别称为B侧掺杂区与B侧存储单元。

在行的方向上，存储单元行R1～R8例如是分别由8个存储单元所构成。在各个存储单元行R1～R8中，相邻的两个存储单元会共享一个掺杂区。举例来说，存储单元行R1例如是由存储单元M11、存储单元M12、...、存储单元M18串接而成，存储单元M11、存储单元M12共享一个掺杂区，存储单元M12、存储单元M13共享一个掺杂区，...，存储单元M17、存储单元M18共享一个掺杂区。存储单元行R2例如是由存储单元M21、存储单元M22、...、存储单元M28串接而成，存储单元M21、存储单元M22共享一个掺杂区，存储单元M22、存储单元M23共享一个掺杂区，...，存储单元M27、存储单元M28共享一个掺杂区。依此类推，存储单元行R8例如是由存储单元M81、存储单元M82、...、存储单元M88串接而成，存储单元M81、存储单元M82共享一个掺杂区，存储单元M82、存储单元M83共享一个掺杂区，...，存储单元M87、存储单元M88共享一个掺杂区。

在列的方向上，在存储单元列C1～C8，例如是分别由8个存储单元排列而成。举例来说，存储单元行C1例如是由存储单元M11、存储单元M21、...、存储单元M81排列而成。存储单元列C2例如是由存储单元M12、存储单元M22、...、存储单元M82排列而成。依此类推，存储单元行C8例如是由存储单元M18、存储单元M28、...、存储单元M88排列而成。

(N+1)条位线BL1～BL9例如是分别设置于基底上，这些位线BL1～BL9在行的方向上平行排列。此(N+1)条位线对应至N个存储单元行，其中，两相邻位线之中配置一存储单元行，且此存储单元行所包含的掺杂区以交错的方式，分别连接至与其对应的两相邻的位线。举例来说，第一行的存储单元行R1，由A侧往B侧算起，第1、3、5、7、9个掺杂区电连接至第1条位线BL1，第2、4、6、8个掺杂区电连接至第2条位线BL2。第二行的存储单元行R2，第1、3、5、7、9个掺杂区电连接至第2条位线BL2，第2、4、6、8个掺杂区电连接至第3条位线BL3。依此类推，第八行的存储单元行R8，第1、3、5、7、9个掺杂区电连接至第8条位线BL8，第2、4、6、8个掺杂区电连接至第9条位线BL9。

M条字线WL1～WL8例如是分别设置于基底上，这些字线在列的方向上平行排列，分别连接同一列的选择栅极结构的栅极。举例来说，字线WL1连接存储单元列C1中存储单元M11～M81的选择栅极结构的栅极。字线WL2连接存储单元列C2中存储单元M12～M82的选择栅极结构的栅极。依此类推，字线WL8连接存储单元列C8中存储单元M18～M88的选择栅极结构的栅极。

2M条控制栅极线G1～G16分别设置于基底上，这些控制栅极线G1～G16在列的方向上平行排列，分别连接同一列的存储单元的存储单元的栅极。此2M条控制栅极线可以分为M条第一控制栅极线及M条第二控制栅极线。在每一行存储单元中，每个存储单元包含一第一存储单元及一第二存储单元，且每个存储单元以相反方向串联在一起。前述M条第一控制栅极线则会连接至同一列的第一存储单元的栅极，而M条第二控制栅极线则会连接至同一列的第二存储单元的栅极。在本实施例中，控制栅极线G1、G4、G5、G8、G9、G12、G13、G16是作为第一控制栅极线。控制栅极线G2、G3、G6、G7、G10、G11、G14、G15是作为第二控制栅极线。

举例来说，第一控制栅极线G1连接存储单元M11、存储单元M21、...、存储单元M81的第一存储单元的栅极。第二控制栅极线G2连接存储单元M11、存储单元M21、...、存储单元M81的第二存储单元的栅极。另一条第二控制栅极线G3连接存储单元M12、存储单元M22、...、存储单元M82的第二存储单元的栅极。另一条第一控制栅极线G4连接存储单元M12、存储单元M22、...、存储单元M82的第一存储单元的栅极。其余，依此类推。

多条(在本实施例中为二条)控制线CL1及CL2，在行的方向上平行排列，而控制栅极线G1～G16则分别连接至此二条控制线CL1及CL2。其中，M条第一控制栅极线连接至一控制线CL1，而另外M条控制栅极线则连接至另一控制线CL2。例如：第一控制栅极线G1、G4、G5、G8、G9、G12、G13及G16连接至控制线CL1；而第二控制栅极线G2、G3、G6、G7、G14及G15则连接至控制线CL2。

多条(在本实施例中为四条)栅极线TL1～TL4于列方向平行排列，并且以二条为一组，分别配置于(N+1)条位线BL1～BL9的两端。其中，每一位线两端分别设置一晶体管，用以连接至相对应的栅极线。此(N+1)条位线以每四条为一单位，任二条位线两端的晶体管不会连接至完全相同的二条栅极线。而最外围的位线两端的晶体管的配置方式，则以重复的方式，以与其相邻的四条位线中，相距最远的一位线的配置方式相同。

本发明的非挥发性存储器是采用导线作为位线BL1～BL9，而不是采用掺杂区作为位线(亦即所谓的埋入式位线)，因此可以避免现有高电阻值所导致的程序化效率差以及低读取电流的缺点。

在上述的实施例中，在整个阵列中，除了第一行与最后一行的位线之外，所有的位线被相邻的存储单元行所共享。例如，上述的存储单元阵列是以8个存储单元行配置9条位线，并在各位线的两侧设置晶体管为例说明。当然，本发明的非挥发性存储器，也能够如图2B所示，以四个存储单元行为一组，其中，每四个存储单元行与次四个存储单元行之间，不共享位线。

举例来说，如图2B所示，存储单元行R1～R4为一组，而构成一阵列A1；存储单元行R5～R8为一组，而构成一阵列A2。阵列A1包括位线BL1～BL5，阵列A2包括位线BL6～BL10，亦即阵列A1与阵列A2不共享位线，但是共享字线与控制栅极线。而且，阵列A1与阵列A2也不限定是由4个存储单元行所构成，也可以是由8、16、32或64存储单元行所构成。

另外，本发明的非挥发性存储器中，一个存储单元行串接的存储单元的数目，可以视实际需要而串接适当的数目，举例来说，同一存储单元行可以串接16、32或64个存储单元结构。

接着，说明本发明的非挥发性存储器操作方法。在下述说明中，以存储单元M21为例作说明。

请同时参照图2A及图3A，当要对存储单元M21的存储单元Q1(A侧存储单元)进行程序化操作时，于栅极线TL1施加电压Va，例如是7伏特左右，以打开晶体管T21、晶体管T31的通道；于位线BL2施加一电压Vpb1，例如是4.5伏特左右；于位线BL3施加一电压Vpb2，例如是0伏特左右；于控制线CL1(控制栅极线G1)施加电压Vpc1，例如是7伏特左右；控制线CL2(控制栅极线G2)施加一电压Vpc2，例如是7伏特左右；于字线WL1(选择栅极结构)施加一电压Vps，例如是1.5伏特左右，以利用源极侧电子注入效应，使电子注入存储单元Q1的电荷储存层中，以程序化存储单元Q1。电压Vpc1(及电压Vpc2)与Vpb1的电压差大于存储单元Q1的临界电压，电压Vps等于选择栅极结构的临界电压。

请同时参照图2A及图3B，当要对存储单元M21的存储单元Q2(B侧存储单元)进行程序化操作时，于栅极线TL1施加电压Va，例如是7伏特左右，以打开晶体管T21、晶体管T31的通道；于位线BL3施加电压Vpb1，例如是4.5伏特左右；于位线BL2施加电压Vpb2，例如是0伏特左右；于控制线CL1(控制栅极线G1)施加电压Vpc1，例如是7伏特左右；控制线CL2(控制栅极线G2)施加一电压Vpc2，例如是7伏特左右；于字线WL1(选择栅极结构)施加一电压Vps，例如是1.5伏特左右，以利用源极侧电子注入效应，使电子注入存储单元Q2的电荷储存层中，以程序化存储单元Q2。电压Vpc1(及电压Vpc2)与Vpb1的电压差大于存储单元Q2的临界电压，电压Vps等于选择栅极结构的临界电压。

在上述的程序化方法中，栅极线TL2、TL3、TL4都没有施加电压，使得晶体管T11、T41、T12、T22、T32、T42是处于关闭状态，因此在程序化存储单元M21时可避免漏电流，而可得到优选的程序化效能。

请同时参照图2A及图3C，在进行抹除操作时，于控制线CL1及控制线CL2(控制栅极线G1～G16)上施加一电压Vce，例如是0伏特的电压，于基底(p阱区)施加一电压Vwe，例如是12伏特的电压，使位线浮置，以利用通道F-N穿隧效应进行整个存储单元阵列的抹除。电压Vwe与电压Vce的电压差足以引发FN穿隧效应。

请同时参照图2及图3D，在进行抹除操作时，于控制线CL1及控制线CL2(控制栅极线G1～G16)上施加一电压Vce，例如是-6伏特的电压，于基底(p阱区)施加一电压Vwe，例如是6伏特的电压，使位线浮置，以利用F-N穿隧效应进行整个存储单元阵列的抹除。电压Vwe与电压Vce的电压差足以引发FN穿隧效应。

在上述的利用FN穿隧效应进行抹除的例子中，例如是在基底中形成一个隔离的阱区，然后直接于此阱区施加电压，则可以避免对整片晶片充电而耗电。

请同时参照图2及图3E，当要对存储单元M21的存储单元Q1(A侧存储单元)进行读取操作时，于栅极线TL1施加电压Va，例如是3.3伏特左右，以打开晶体管T21、晶体管T31的通道；于位线BL2施加一电压Vrb1，例如是1.5伏特左右；于位线BL3施加一电压Vrb2，例如是0伏特左右；于控制线CL1(控制栅极线G1)施加电压Vrc1，例如是0伏特左右；控制线CL2(控制栅极线G2)施加一电压Vrc2，例如是3.3伏特左右；于字线WL1(选择栅极结构)施加一电压Vrs，例如是3.3伏特左右，以读取选定的存储单元Q1。由于此时电荷储存层中总电荷量为负的存储单元的通道关闭且电流很小，而电荷陷入层中总电荷量略正的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。

请同时参照图2及图3F，当要对存储单元M21的存储单元Q2(B侧存储单元)进行读取操作时，于栅极线TL1施加电压Va，例如是3.3伏特左右，以打开晶体管T21、晶体管T31的通道；于位线BL2施加一电压Vrb1，例如是0伏特左右；于位线BL3施加一电压Vrb2，例如是1.5伏特左右；于控制线CL1(控制栅极线G1)施加电压Vrc1，例如是3.3伏特左右；控制线CL2(控制栅极线G2)施加一电压Vrc2，例如是0伏特左右；于字线WL1(选择栅极结构)施加一电压Vrs，例如是3.3伏特左右，以读取选定的存储单元Q2。由于此时电荷储存层中总电荷量为负的存储单元的通道关闭且电流很小，而电荷陷入层中总电荷量略正的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。

在本发明的读取方法中，当要读取存储单元M21中的一个选定存储单元Q1(或Q2)时，同一存储单元M21的未选定存储单元Q2(或Q1)是作为通过晶体管(pass transistor)之用。在读取选定存储单元Q1(或Q2)时，施加的电压需使未选定存储单元Q2(或Q1)的通道打开，即使此未选定存储单元Q2(或Q1)中已存有数据，也不会影响选定存储单元Q1(或Q2)的判读。而且，在上述的读取方法中，栅极线TL2、TL3、TL4都没有施加电压，使得晶体管T11、T41、T12、T22、T32、T42是处于关闭状态，因此在读取存储单元M21时可避免漏电流，而可得到优选的读取效能。

在本发明的非挥发性存储器的操作方法中，其利用源极侧注入效应(Source-Side Injection，SSI)进行存储单元的程序化操作，并利用F-N穿隧效应进行存储单元的抹除操作。因此，其电子注入效率较高，故可以降低操作时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。

图4A至图4E所绘示为本发明的非挥发性存储单元的一优选实施例的制造流程剖面图。

首先请参照图4A，提供基底300，此基底300例如是硅基底。接着，在基底300中形成阱区302。之后，于基底300表面形成一层介电层304，做为穿隧氧化层之用，介电层304的材料例如是氧化硅，此介电层304的形成方法例如是热氧化法。

接着，于介电层304上形成一层电荷储存层306，电荷储存层306的材料例如是电荷陷入材料(如：氮化硅)。此电荷储存层306的形成方法例如是化学气相沉积法。当然，电荷储存层306的材料也可以是导体材料(如：掺杂多晶硅)。此电荷储存层306的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可以采用临场(In-Situ)掺杂离子的方式，利用化学气相沉积法以形成之。然后，可视实际需要而选择性的图案化此电荷储存层306。举例来说，当要制造如图1B所示的非挥发性存储单元时，则需要先将此电荷储存层306图案化成条状，以便于在后续形成控制栅极的步骤中将此电荷储存层306切割成块状。另一方面，当要制造如图1A所示的非挥发性存储单元时，则不需要先将此电荷储存层306图案化。

接着，请图4B，依序于基底300上形成一层介电层308、一层导体层310与一层顶盖层312。

介电层308的材料例如是氧化硅，介电层308的形成方法例如是化学气相沉积法。当然，此介电层308的材料也可以是氧化硅/氮化硅/氧化硅复合层等。

导体层310的材料例如是掺杂的多晶硅，导体层310的形成方法例如是例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可以采用临场(In-Situ)掺杂离子的方式，利用化学气相沉积法以形成之。

顶盖层312的材料例如是氮化硅或氧化硅，顶盖层312的形成方法例如是化学气相沉积法。

请参照图4C，利用掩模(未图示)将此顶盖层312、导体层310图案化，用以定义出栅极顶盖层312a(312b)与做为控制栅极之用的导体层310a(310b)。在定义导体层310a(310b)的同时，继续以相同的掩模定义介电层308、电荷储存层306与穿隧介电层108，使其分别形成栅间介电层308a(308b)、电荷储存层306a(306b)与穿隧介电层304a(304b)。然后，移除掩模。栅极顶盖层312a(312b)、导体层310a(310b)(控制栅极)、栅间介电层308a(308b)、电荷储存层306a(306b)(浮置栅极)与穿隧介电层304a(304b))的堆栈结构分别构成堆栈栅极结构314a(314b)。之后，于堆栈栅极结构314a(314b)的侧壁形成间隙壁316。间隙壁316的形成步骤例如是先形成一层绝缘层(未图示)，此绝缘层的材料例如是氮化硅，然后利用各向异性蚀刻法移除部分绝缘层而形成之。

请参照图4D，于堆栈栅极结构314a与堆栈栅极结构314b之间的基底300中形成选择栅极介电层318。选择栅极介电层318的材料例如是氧化硅，此选择栅极介电层318的形成方法例如是热氧化法。然后，于堆栈栅极结构314a与堆栈栅极结构314b之间的间隙形成选择栅极320。选择栅极320的形成方法例如是先于基底上形成一层导体材料层后，移除间隙以外的导体层。

请参照图4E，然后，进行一掺杂物注入步骤322，以堆栈栅极结构314a、选择栅极320与堆栈栅极结构314b为掩模，于堆栈栅极结构314a与堆栈栅极结构314b外侧的基底300中注入掺杂物，以形成掺杂区324与掺杂区326。于基底300中注入掺杂物的方法包括离子注入法。

请参照图4F，于基底300上形成一层内层介电层336。内层介电层336的材料例如是硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)，内层介电层336的形成方法例如是化学气相沉积法。然后进行一化学机械研磨工艺，使内层介电层336的表面平坦化。

接着，图案化此内层介电层336以形成暴露掺杂区324的开口325以及暴露掺杂区326的开口327。然后，于内层介电层336的开口325、327内分别形成导电插塞328、330，导电插塞328、330的材料例如是钨金属。导电插塞328、330的形成方法例如是先于内层介电层336上形成一层导体材料层后，在移除开口325、327以外的导体材料以形成之。之后，于内层介电层336上形成分别与导电插塞328、330电连接的导线332、334。导线332、334的形成方法例如是于基底300上形成导体层(未图示)后，进行光刻蚀刻步骤而形成之。

在上述实施例中，由于采用于堆栈栅极结构314a与堆栈栅极结构314b之间形成选择栅极介电层318及选择栅极320，不需要光刻蚀刻工艺即可于堆栈栅极结构314a与堆栈栅极结构314b之间制作出另一种栅极结构。因此工艺较为简单，且可以减少成本。此外，本发明的非挥发性存储器是采用导线作为位线，而不是采用掺杂区作为位线(亦即所谓的埋入式位线)，因此可以避免现有程序化效率差以及低读取电流的缺点。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (41)

1、一种非挥发性存储器，包括：

一第一存储单元，包括：

一第一掺杂区与一第二掺杂区，设置于一基底中；

一第一存储单元、一第一选择栅极结构与一第二存储单元，连接设置于该第一掺杂区与该第二掺杂区之间的该基底上，该第一存储单元与该第一掺杂区相邻，该第二存储单元与该第二掺杂区相邻，该第一选择栅极结构夹设于该第一存储单元与该第二存储单元之间；以及

一第一位线与一第二位线，平行设置于该基底上，其中该第一掺杂区电连接至该第一位线，该第二掺杂区电连接至该第二位线。

2、如权利要求1所述的非挥发性存储器，其中该第一存储单元，包括：

一第一栅极；以及

一第一复合层，设置于该第一栅极下方，该复合层包括一第一底介电层、一第一电荷储存层与一第一顶介电层；

该第二存储单元，包括：

一第二栅极；以及

一第二复合层，设置于该第二栅极下方，该第二复合层包括一第二底介电层、一第二电荷储存层与一第二顶介电层。

3、如权利要求2所述的非挥发性存储器，其中该第一电荷储存层与该第二电荷储存层的材料包括氮化硅。

4、如权利要求2所述的非挥发性存储器，其中该第一底介电层及该第二底介电层的材料包括氧化硅。

5、如权利要求2所述的非挥发性存储器，其中该第一电荷储存层与该第二电荷储存层的材料包括掺杂多晶硅。

6、如权利要求2所述的非挥发性存储器，其中该第一顶介电层与该第二顶介电层包括氧化硅或氧化硅/氮化硅/氧化硅复合层。

7、如权利要求1所述的非挥发性存储器，还包括一第一绝缘间隙壁，设置于该第一存储单元的侧壁；以及

一第二绝缘间隙壁，设置于该第二存储单元的侧壁。

8、如权利要求7所述的非挥发性存储器，其中该第一绝缘间隙壁与该第二绝缘间隙壁的材料包括氧化硅或氮化硅。

9、如权利要求1所述的非挥发性存储器，其中该选择栅极结构还包括：

一选择栅极；以及

一选择栅极介电层，设置于该选择栅极下方。

10、如权利要求1所述的非挥发性存储器，其中该第一掺杂区通过一第一导电插塞电连接至该第一位线，该第二掺杂区通过一第二导电插塞电连接至该第二位线。

11、如权利要求1所述的非挥发性存储器，还包括：

一第二存储单元包括：

一第三掺杂区与一第四掺杂区，设置于该基底中；

一第三存储单元、一第二选择栅极结构与一第四存储单元，连接设置于该第三掺杂区与该第四掺杂区之间的该基底上，该第三存储单元与该第三掺杂区相邻，该第四存储单元与该第四掺杂区相邻，该第二选择栅极结构夹设于该第三存储单元与该第四存储单元之间；及

一第三位线，设置于该基底上，其中该第三掺杂区电连接至该第二位线，该第四掺杂区电连接至该第三位线。

12、一种非挥发性存储器，包括：

一基底；

一存储单元阵列，包含N个存储单元行，每一该存储单元单元行包含M个存储单元，N、M皆为正整数，各该些存储单元包括：

二掺杂区，设置于该基底中；以及

一第一存储单元、一选择栅极结构与一第二存储单元，连接设置于该二掺杂区之间的该基底上，该选择栅极结构夹设于该第一存储单元与该第二存储单元之间；其中，在同一行的该些存储单元中，两相邻的该些存储单元共享一掺杂区，且该些存储单元以相反方向串联在一起；

(N+1)条位线，以行的方向在基底上平行排列，该(N+1)条位线对应至该N个存储单元行，其中，两相邻位线之中配置该N个存储单元行之一，且该存储单元行所包含的掺杂区以交错的方式，分别连接至与其对应的两位线；

M条字线，分别设置于该基底上，该些字线在列的方向上平行排列，分别连接同一列的该些选择栅极结构；

M条第一控制栅极线，以列方向于该基底上平行排列，分别连接至同一列的该些第一存储单元；以及

M条第二控制栅极线，以列方向于该基底上平行排列，分别连接至同一列的该些第二存储单元。

13、如权利要求12所述的非挥发性存储器，其中各该些第一存储单元，包括：

一第一栅极；

一第一复合层，设置于该第一栅极下方，该复合层包括一第一底介电层、一第一电荷储存层与一第一顶介电层；以及

各该些第二存储单元，包括：

一第二栅极；以及

一第二复合层，设置于该第二栅极下方，该第二复合层包括一第二底介电层、一第二电荷储存层与一第二顶介电层。

14、如权利要求13所述的非挥发性存储器，其中该第一电荷储存层与该第二电荷储存层的材料包括氮化硅。

15、如权利要求13所述的非挥发性存储器，其中该第一底介电层及该第二底介电层的材料包括氧化硅。

16、如权利要求13所述的非挥发性存储器，其中该第一电荷储存层与该第二电荷储存层的材料包括掺杂多晶硅。

17、如权利要求13所述的非挥发性存储器，其中该第一顶介电层与该第二顶介电层包括氧化硅或氧化硅/氮化硅/氧化硅复合层。

18、如权利要求12所述的非挥发性存储器，还包括一对第一绝缘间隙壁，设置于该第一存储单元的侧壁；以及

一对第二绝缘间隙壁，设置于该第二存储单元的侧壁。

19、如权利要求18所述的非挥发性存储器，其中该对第一绝缘间隙壁与该对第二绝缘间隙壁的材料包括氧化硅或氮化硅。

20、如权利要求12所述的非挥发性存储器，其中各该些选择栅极结构还包括：

一选择栅极；以及

一选择栅极介电层，设置于该选择栅极下方。

21、如权利要求12所述的非挥发性存储器，还包括一第一控制线及一第二控制线，以行方向平行排列于该基底上，分别用以连接该M条第一控制栅极线及该M条第二控制栅极线。

22、如权利要求21所述的非挥发性存储器，还包括

四条栅极线，以二条为一组，分别配置于该存储单元阵列的二侧，于列方向平行排列并与该(N+1)条位线交错；以及

2(N+1)个晶体管，分别设置于该(N+1)条位线的两端；其中，二条栅极线会分别连接至一位线两端的晶体管，而任四条相邻位线两端的晶体管不会连接至完全相同的二条栅极线。

23、一种非挥发性存储器，包括：

一基底；

一第一阵列及一第二阵列，各包含

4N个存储单元行，每一该存储单元单元行包含M个存储单元，N、M皆为正整数；及

(4N+1)条位线，以行的方向在基底上平行排列；其中，每一存储单元包含

二掺杂区，设置于该基底中；及

一第一存储单元、一选择栅极结构与一第二存储单元，连接设置于该二掺杂区之间的该基底上，该选择栅极结构夹设于该第一存储单元与该第二存储单元之间；且在同一行的该些存储单元中，两相邻的该些存储单元共享一掺杂区，且该些存储单元以相反方向串联在一起；两相邻位线之中配置该4N个存储单元行之一，且该存储单元行所包含的掺杂区以交错的方式，分别连接至与其对应的两位线；

M条字线，分别设置于该基底上，该些字线在列的方向上平行排列，分别连接同一列的该些选择栅极结构；

M条第一控制栅极线，以列方向于该基底上平行排列，分别连接至同一列的该些第一存储单元；以及

M条第二控制栅极线，以列方向于该基底上平行排列，分别连接至同一列的该些第二存储单元。

24、如权利要求23所述的非挥发性存储器，其中各该些第一存储单元，包括：

一第一栅极；

一第一复合层，设置于该第一栅极下方，该复合层包括一第一底介电层、一第一电荷储存层与一第一顶介电层；以及

各该些第二存储单元，包括：

一第二栅极；以及

一第二复合层，设置于该第二栅极下方，该第二复合层包括一第二底介电层、一第二电荷储存层与一第二顶介电层。

25、如权利要求24所述的非挥发性存储器，其中该第一电荷储存层与该第二电荷储存层的材料包括氮化硅或掺杂多晶硅。

26、一种非挥发性存储器的操作方法，适用于一存储单元阵列，该存储单元阵列包括：多个存储单元，各该些存储单元包括：一第一掺杂区、一第二掺杂区，与设置于该第一掺杂区与该第二掺杂区间的基底上的一第一存储单元、一选择栅极结构与一第二存储单元，该第一存储单元与该第一掺杂区相邻，该第二存储单元与该第二掺杂区相邻，而该选择栅极结构夹设于该第一存储单元与该第二存储单元之间，该第一掺杂区连接至一第一位线，而该第二掺杂区连接至一第二位线，一字线连接至该选择栅极结构，一第一控制栅极线连接至该第一存储单元，而一第二控制栅极线连接至该第二存储单元；该方法包括：

程序化一选定存储单元的该第一存储单元时，于连接该选定存储单元的该第一位线施加一第一电压；于该第一及第二控制栅极线分别施加一第二电压；于连接该选定存储单元的该字线施加一第三电压；于连接该选定存储单元的该第二选定位线施加一第四电压；以利用源极侧电子注入效应程序化该选定存储单元的该第一存储单元，其中该第二电压与该第一电压的电压差大于该第一存储单元的临界电压，该第三电压等于该选择栅极结构的临界电压。

27、如权利要求26所述的非挥发性存储器的操作方法，其中该第一电压为4.5伏特左右，该第二电压为7伏特左右，该第三电压为1.5伏特左右，该第四电压为0伏特左右。

28、如权利要求26所述的非挥发性存储器的操作方法，还包括抹除该些存储单元时，于该第一及第二控制栅极线分别施加一第五电压，于该基底施加一第六电压，使该第一位线及该第二位线浮置，以利用FN穿隧效应抹除该些存储单元，其中该第六电压与该第五电压的电压差足以引发FN穿隧效应。

29、如权利要求28所述的非挥发性存储器的操作方法，其中该第五电压为0伏特左右，该第六电压为12伏特左右。

30、如权利要求28所述的非挥发性存储器的操作方法，其中该第五电压为-6伏特左右，该第六电压为6伏特左右。

31、如权利要求26所述的非挥发性存储器的操作方法，还包括读取该选定存储单元时，于连接该选定存储单元的该第一控制栅极线施加一第七电压，连接该选定存储单元的该第二控制栅极线加一第八电压，于该选定字线施加一第九电压，于该第一位线施加一第十电压，于该第二位线施加一第十一电压，以读取该第一存储单元，其中该第九电压及该第八电压各自大于或等于该些字线或该些控制栅极线的临界电压，该第十电压大于该第十一电压，且该第七电压为0伏特。

32、如权利要求31所述的非挥发性存储器的操作方法，其中该第八电压为3.3伏特左右，该第九电压为3.3伏特左右，该第十电压为1.5伏特左右，该第十一电压为0伏特左右。

33、一种非挥发性存储器的制造方法，包括：

提供一基底；

于该基底上形成二堆栈栅极结构，该二堆栈栅极结构之间具有一间隙，且该二堆栈栅极结构至少分别包括一电荷储存层；

于该二堆栈栅极结构之间的该间隙中形成一选择栅极结构，该选择栅极结构无间隙的串接该二堆栈栅极结构；

于该二堆栈栅极结构的外侧的该基底中分别形成一第一掺杂区与一第二掺杂区；以及

于该基底上形成二位线，分别连接该第一掺杂区与该第二掺杂区。

34、如权利要求33所述的非挥发性存储器的制造方法，其中于该基底上形成二堆栈栅极结构的方法包括：

于该基底上形成一穿隧介电层；

于该穿隧介电层上形成该电荷储存层；

于该电荷储存层上形成一栅间介电层；

于该栅间介电层上形成一第一导体层；

于该第一导体层上形成一顶盖层；以及

图案化该顶盖层、该第一导体层、该栅间介电层、该电荷储存层及该穿隧介电层。

35、如权利要求34所述的非挥发性存储器的制造方法，其中该电荷储存层的材料包括氮化硅。

36、如权利要求34所述的非挥发性存储器的制造方法，其中该穿隧介电层与该栅间介电层的材料包括氧化硅。

37、如权利要求33所述的非挥发性存储器的制造方法，其中该电荷储存层与的材料包括掺杂多晶硅。

38、如权利要求34所述的非挥发性存储器的制造方法，其中该穿隧介电层的材料包括氧化硅；该栅间介电层包括氧化硅/氮化硅/氧化硅复合层。

39、如权利要求33所述的非挥发性存储器的制造方法，其中于该基底上形成该二堆栈栅极结构的步骤后，包括于该二堆栈栅极结构的侧壁形成绝缘间隙壁。

40、如权利要求33所述的非挥发性存储器的制造方法，其中于该间隙中形成该选择栅极结构的步骤包括：

于该间隙的基底表面形成一栅介电层；以及

于该基底上形成一第二导体层，该第二导体层填满该间隙。

41、如权利要求33所述的非挥发性存储器的制造方法，还包括于该基底上形成二导电插塞，该二导电插塞分别电连接该二位线与该第一掺杂区与该第二掺杂区。

Images