CN1324694C - 制造内层多晶硅介电层的方法 - Google Patents
制造内层多晶硅介电层的方法 Download PDFInfo
- Publication number
- CN1324694C CN1324694C CNB2004100970288A CN200410097028A CN1324694C CN 1324694 C CN1324694 C CN 1324694C CN B2004100970288 A CNB2004100970288 A CN B2004100970288A CN 200410097028 A CN200410097028 A CN 200410097028A CN 1324694 C CN1324694 C CN 1324694C
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- silicon nitride
- growth zone
- oxide growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000007667 floating Methods 0.000 claims abstract description 70
- 230000015654 memory Effects 0.000 claims abstract description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 238000011065 in-situ storage Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- 239000000758 substrate Substances 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000002131 composite material Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000000428 dust Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- 238000006396 nitration reaction Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005496 tempering Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000004224 protection Effects 0.000 description 3
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种制造内层多晶硅介电层的方法，经由形成一覆盖在一存储器单元的浮动栅极及一非位于该浮动栅极上的氧化物生长区域上的氧化物-氮化物介电层而制造的浮动栅极存储器单元，使用一掩膜保护在浮动栅极上的氮化层以去除在氧化物生长区域上的氮化层，之后使用一对残留在浮动栅极上的氮化层不会发生作用的湿蚀刻去除在氧化物生长区域上的底部氧化层，随后第一和第二氧化层形成在浮动栅极及氧化物生长区域二者之上，以作为在浮动栅极上ONO的顶层及在氧化物生长区域上的栅极氧化物，第一和第二氧化层的其中之一是使用原位蒸气产生法所形成。
Description
技术领域
本发明涉及一种在快闪存储器或其它以浮动栅极为基础的存储器中内层多晶硅介电层的结构，特别是关于将原位蒸气产生(ISSG)法程序用于第一氧化层的结构。
背景技术
只读存储器(ROM)是一包含在制造的同时即决定了固定资料图案的内存装置，在ROM的制造过程中，必须制造一个储存单元使得电源关闭后仍可保存资料，由于要储存于ROM中的资料是在制造之前就先决定了，因此在已储存的资料中单一位元的改变将需要改变全部的电路及制造过程。
为避免公知设计每一ROM均需从头开始，只读存储器通常使用一已知的掩膜编程的工艺来制造，经由此种制造方式，在最后工艺步骤其中之一资料被储存在ROM中，以此种方式制造的ROM被称为掩膜式只读存储器(mask ROM)，因为在装置中的编程经由掩膜手段在最后工艺步骤其中之一，典型地是一金属层，而完成。
虽然掩膜式只读存储器比传统的只读存储器更具弹性，但资料被储存在装置中仍必须在制造过程中进行，就这一点而言，可编程只读存储器(PROM)进一步改进了掩膜式只读存储器，资料可经由使用者在PROM中被电气式编程，然而，一PROM单元只可被编程一次。
更进一步改进的掩膜式只读存储器及PROM是一EPROM或可擦洗可编程只读存储器，一典型的EPROM如图1A所示，一浮动栅极12位于控制栅极14和基板10之间，一绝缘区域16围绕住浮动栅极12及控制栅极14二者，该绝缘区域16包含一底部氧化层110介于浮动栅极12和基板10之间，以及一栅极氧化层112介于浮动栅极12和控制栅极14之间，请注意一EPROM单元的结构类似于一NMOS元件，除了前者具有二个栅极导体以及没有轻掺杂漏极(LDD)区域。
一EPROM的源极13和基板10的连接是将二者耦合接地，而控制栅极14和漏极15则分别连接到高电位VG和VD，控制栅极14是一与漏极15有关的反向偏压，由于漏极15并没有一LDD结构加以保护，一N型掺杂的漏极15和一P型掺杂的基板10的PN接面将导致众所周知的载子增殖效应，一些热电子所导致此效应的结果将可经由漏极15而被控制，但其余的热电子将横向穿越绝缘区域16并被捕捉在浮动栅极12中，当这些热电子被捕捉在浮动栅极12中时，供给控制栅极14和漏极15的电压将立刻关闭，由于在围绕住浮动栅极12的绝缘区域16中的位能障壁，使得被捕捉在浮动栅极12中的电子没有足够的能量逃脱，而得到资料可储存于浮动栅极12达数年之久的结果。
在浮动栅极12中的电子电荷决定了储存在存储器单元中的值，假如没有电子电荷被储存在浮动栅极12中，浮动栅极12将不会影响控制栅极14在介于源极13和漏极15之间的通道所产生的电场，可是若浮动栅极12被电子所充电，在浮动栅极12中的电子电荷将遮蔽控制栅极14的电场以及在通道区域产生一电场，此第二电场的电性与主动控制栅极14的电场电性相反，因此，在控制栅极14上的一小主动信号无法产生足够强的电场去启动晶体管，只有一较高的控制栅极电位可使得储存晶体管启动，换言之，控制栅极14的电场必须强到足以抵消浮动栅极12的电场，并使得介于源极13和漏极15之间的通道导通。
再次参考图1A，一EPROM可经由浮动栅极12的电子载入而被编程，所储存的资料可经由照射紫外光(UV)辐射一固定的时间周期而被抹除，实质上，被捕捉在浮动栅极12中的电子从紫外光中吸收足够的能量并从浮动栅极12中以与先前被捕捉的相同方式逃脱，一EPROM具有空的浮动栅极12即可依照上面所描述的编程过程再被编程一次。
由于在EPROM中电子电荷只可以紫外光辐射抹除，因此一EPROM的封装必须具有一例如由石英玻璃所构成的窗口，使得晶粒可以照射到紫外光辐射，这将导致制造成本的增加，此外，在装置中所有的电子电荷(以及其中的任何资料或程序)均同时被抹除，造成再编程过程时间的浪费，这些影响可经由使用一在浮动栅极12中的电子电荷可被电气式擦洗的电气式可擦可编程只读存储器(EEPROM)克服。如图1B所示，EEPROM以与EPROM相同方式被编程，换言之，经由介于控制栅极14和漏极15之间一相对长的电压脉冲以产生热电子喷出，在此过程中，在漏极15产生的电子横向穿越一氧化层18进入浮动栅极12，此即为众所周知的福勒-诺汉(Fowler-Nordheim)穿隧机制，且底部氧化层18即为公知的穿隧氧化层，在此例子中，浮动栅极12和控制栅极14二者由多晶硅所构成，栅极氧化层112有时亦称为内层多晶硅介电层，内层多晶硅介电层并不需要完全是氧化物，通常是由氧化物-氮化物-氧化物(ONO)的复合材料所组成。
为了抹除一EEPROM，一反向电压施加在控制栅极14和漏极15之间，结果在浮动栅极12中的电子再次穿越穿隧氧化层18到达漏极15，于是储存的资料被抹除，新的资料可以再次被编程进入记忆单元，由于反向电压施加到每一对的控制栅极14和漏极15，每一栅极可以独立于其它栅极而单独被抹除，因此EEPROM单元允许逐个位元的抹除及程序化，表示改进超越前面提及的EPROM单元。
更新的存储器单元的型式是快闪EPROM单元，通常用于代替软盘或硬盘装置，这是由于快闪存储器可以像随机存取存储器(RAM)一样具有弹性，快闪存储器单元的结构类似于EEPROM单元的结构，除了穿隧氧化层18通常比EEPROM记忆单元要薄、容许较低的可编程及抹除电压施加在控制栅极14和漏极15之间，见图1A。快闪存储器亦具有典型地简化阵列结构、改善速度及密度但允许只以逐个区块的方式进行抹除。
除了上述存储器之外，已有许多种类的浮动栅极存储器被发展出来，包括双位元或分离单元存储器，该等存储器使用导电材料(例如：多晶硅)作为浮动栅极，以及使用介电材料(例如：ONO复合材料中的氮化硅)作为浮动栅极。
资料储存在所有这些不同的存储器中是藉由在浮动栅极中捕捉热电子或F-N穿遂电子而完成，因此，控制介于浮动栅极和半导体基板之间的栅极介电层以及穿遂氧化层的厚度是十分重要的。
典型的控制栅极氧化物或穿遂氧化层的厚度的传统方法如下所述，如图2A所示，在制造一浮动栅极12之后，在浮动栅极12之上形成一内层多晶硅介电层，该内层多晶硅介电层是由氧化物-氮化物-氧化物(ONO)所组成的介电材料，包括一底部氧化硅层22、一氮化硅层24以及一顶部氧化硅层26，该三层均是典型地经由化学气相沉积法(CVD)工艺所沉积，传统的底部氧化硅层22通常生长的厚度介于20至40nm之间、氮化硅层24在各处的厚度介于10到25nm之间、以及顶部氧化硅层26通常限制在大概3到4nm。
由于在形成ONO复合结构后，需在周边区域生长一栅极氧化层，因此在进行氧化工艺之前，位于周边区域的内层多晶硅介电层必须去除，因为在氮化硅层24上生长栅极氧化层有困难，所以传统的工艺要求在周边区域的ONO内层多晶硅介电层的氮化硅层24的某些部分在生长栅极氧化物前要完全去除，有数种传统方法可以被用来达到此目的。
一种去除被选择的ONO介电层部分的方法如图2B所示，覆盖在一栅极氧化物生长区域28上的顶部氧化硅层26及氮化硅层24经由使用蚀刻剂为CF4的干蚀刻工艺而被去除，由于蚀刻率在底部氧化物中是相对地慢，因此干蚀刻工艺会停止在底部氧化硅层22之中，接着经由一热氧化工艺，在底部氧化硅层22之上形成一栅极氧化层30，如图2C所示。在此方法中底部氧化硅层22残留的厚度是一重要的因素，若无法确定底部氧化硅层22残留的厚度，将很难控制随后生长的栅极氧化层的厚度，另一方面，以氢氟酸蚀刻去除所有底部氧化硅层22也不适当，因为光刻胶层32(如图2B所示)无法作为抵挡氢氟酸的掩膜，在浮动栅极12上面的ONO结构亦会被蚀刻，使用缓冲氧化物蚀刻(BOE)工艺也无法解决此问题，因为场氧化区域34会以一较大的蚀刻率被蚀刻，导致介于栅极间的绝缘区域劣化。
去除被选择ONO介电层部分的第二种方法如图2D所描述，该方法使用一干蚀刻工艺(蚀刻剂为CF4)从栅极氧化物生长区域28去除全部的ONO结构，该蚀刻工艺会停止在基板10，接着如图2E所示，一栅极氧化层36经由一热氧化工艺形成在栅极氧化生长区域28之上，此方法要求干式蚀刻剂可以蚀刻二氧化硅但不能蚀刻硅，否则硅基板亦会被蚀刻而导致不利的效果，例如栅极氧化物的品质劣化。
在美国专利第6,136,647号中，在一浮动栅极存储器结构中ONO作为一内层多晶硅介电层，但是为了在生长栅极氧化物之前使氮化物的下层去除较为容易，内层多晶硅介电层在一开始形成就只包括一氧化物-氮化物(ON)复合层取代完整的ONO层，覆盖在栅极氧化物生长区域上的ON层的部分随后被去除，去除此一ON膜层所导致对基板的损害远小于去除传统ONO膜层所导致的损害，在去除工艺之后，一热氧化工艺及一氧化物CVD工艺同时被用来生长栅极氧化物及ONO层的顶部氧化物，此工艺对栅极氧化物及ONO内层多晶硅介电层的品质提供了较佳的保证。
然而，热氧化工艺及氧化物CVD工艺有时在氧化层内会产生明显的应力，此大的应力时常导致在附近有源区域的缺陷，而可能产生漏电流及可靠度劣化，介于二栅极之间的绝缘体可能劣化，以及字元线和字元线间可能发生短路。
发明内容
本发明的目的在于提供一种避免传统方法的缺点的存储器装置制造方法，尤其是指一种制造内层多晶硅介电层的方法。
为此，本发明提出了一种制造内层多晶硅介电层的方法，包括下列步骤：在该存储器单元的浮动栅极及一非位于该浮动栅极上的氧化物生长区域之上形成一介电层，该介电层包括一氮化硅层及一在该氮化硅层底下的底部氧化层；使用一掩膜覆盖在该浮动栅极上的该氮化硅层以去除在该氧化物生长区域上的该氮化硅层；去除在该氧化物生长区域上的该底部氧化层；以及在该浮动栅极及该氧化物生长区域上形成一第一氧化层，以及在覆盖该浮动栅极及该氧化物生长区域的该第一氧化层上形成一第二氧化层，该第一及第二氧化层其中之一是以原位蒸气产生法所形成。
较佳的，该去除在该氧化物生长区域上的该氮化硅层的步骤包括下列步骤：形成一光刻胶覆盖在该氮化硅层上；以光刻工艺图案化该光刻胶以去除在该氧化物生长区域上的该光刻胶；以及使用该光刻胶作为一掩膜以去除该氮化硅层。
较佳的，更包括在移除位于该氧化物生长区域上的该底部氧化层的步骤之前移除残留光刻胶的步骤。
较佳的，该去除在该氧化物生长区域上的该氮化硅层的步骤包括下列步骤：图案化一掩膜层以暴露出在该氧化物生长区域上的氮化硅层；以及使用该掩膜层作为一掩膜以蚀刻该氮化硅层。
较佳的，该去除在该氧化物生长区域上的该底部氧化层的步骤包括下列步骤：去除残留的该光刻胶以暴露出在该浮动栅极上的氮化硅层；以及湿蚀刻该芯片。
较佳的，该去除在该氧化物生长区域上的该底部氧化层的步骤包括湿蚀刻该芯片的步骤。
较佳的，该第一氧化层以原位蒸气产生法形成。
较佳的，该第二氧化层以热氧化物生长工艺形成。
较佳的，形成该第一氧化层的步骤包括在一包含蒸气的大气下以介于750℃到950℃之间的温度对该芯片进行热处理的步骤。
较佳的，该第二氧化层以原位蒸气产生法形成。
较佳的，该第一氧化层以热氧化物生长工艺形成。
较佳的，更包括在覆盖该浮动栅极及该氧化物生长区域的该第一及第二氧化层上形成一控制栅极。
根据本发明，大略而言，经由形成一覆盖在一存储器单元的浮动栅极及一非位于该浮动栅极上的氧化物生长区域之上的氧化物-氮化物介电层而制造的浮动栅极存储器单元，使用一掩膜保护在浮动栅极上的氮化层以去除在氧化物生长区域上的氮化层，之后使用一对残留在浮动栅极上的氮化层不会发生作用的湿蚀刻去除在氧化物生长区域上的底部氧化层，随后在浮动栅极及氧化物生长区域二者之上形成第一和第二氧化层，以作为在浮动栅极上ONO的顶层及在氧化物生长区域上的栅极氧化物，第一和第二氧化层的其中之一是使用原位蒸气产生法所形成。
附图说明
图1A及图1B是公知存储器单元的剖面图；
图2A、2B、2C、2D及2E是公知制造浮动栅极记忆单元方法的剖面图；
图3A是本发明的记忆单元实施例在浮动栅极上形成复合氧化物-氮化物内层多晶硅介电层之后的剖面图；
图3B是本发明的记忆单元实施例在蚀刻位于栅极氧化物区域中氧化物-氮化物介电层的氮化物之后的剖面图；
图3C是本发明的记忆单元实施例在去除位于栅极氧化物区域中氧化物-氮化物介电层的底部氧化物之后的剖面图；
图3D是本发明的记忆单元实施例在形成第一栅极氧化层之后的剖面图；
图3E是图3D的记忆单元实施例在同时形成第二栅极氧化层及在氧化物-氮化物介电层上的顶部氧化物之后的剖面图；以及
图4是图3E的记忆单元实施例在存储器单元之上形成控制栅极之后的剖面图。
附图标号说明：
10基板 12浮动栅极 13源极 14控制栅极
15漏极 16绝缘区域 18底部氧化层 22底部氧化硅层
24氮化硅层 26顶部氧化硅层 28栅极氧化物生长区域
32光刻胶层 34场氧化区域 36栅极氧化层 40基板
42浮动栅极 44底部二氧化硅 46氮化硅层
47栅极氧化物生长区域 48第一栅极氧化层
50光刻胶 52二氧化硅层 54第二顶部氧化层 56第二栅极氧化层
58二氧化硅 110底部氧化层 112栅极氧化层 410字元线导体
具体实施方式
以下的描述是为使熟习该项技术者能够执行并使用本发明，并提供一特定的应用背景及其要求，对已揭露的实施例进行不同的修改对于熟习该项技术者而言是显而易知的，在未违背本发明的精神和范围之下，定义于其中的一般原理可适用到其它的实施例及应用，因此，本发明并无预期限制实施例的展现形式，但更广泛的范围需符合原理并进一步揭露于其中。
此外，为使本发明能够被了解及察知，其中所描述的工艺步骤及结构并未描述一集成电路完整工艺的制造流程，本发明可与用于本领域中传统的或今后发展的各种集成电路制造技术结合而实现，以及惟有许多通常熟悉的工艺步骤被包括在其中以作为提供了解本发明的需要。
图3A是一存储器单元在一浮动栅极之上形成一复合氧化物-氮化物内层多晶硅介电层之后的剖面图，在图3A的实施例中，内层多晶硅介电层经由一CVD工艺形成并覆盖在一已制造于基板40上的浮动栅极42之上，内层多晶硅层是一具有底部二氧化硅层44及氮化硅层46的复合氧化物-氮化物(ON)介电层，不同于传统的ONO结构，该结构不具有一顶部氧化层。底部二氧化硅层44的厚度大约为30-50埃，而氮化硅层46的厚度大约为80-150埃。
由于栅极氧化物要在氮化硅层46上生长有困难，因此需要在生长栅极氧化物之前将氮化硅层46去除，在去除氮化硅层46之前，一栅极氧化物生长区域47经由涂布及图案化一光刻胶50并覆盖在基板40的部分区域上而被定义出来，如图3B所示。顶部氮化硅层46不需要的部分随后经由一干蚀刻技术以光刻胶50为掩膜而被去除，该干蚀刻工艺对氮化物具有高的蚀刻率及对氧化物具有低的蚀刻率，使得在氧化物生长区域上的氮化层在硅基板被干蚀刻工艺损害之前即被完全去除，在氮化硅层46被去除之后，全部的结构经由浸泡氢氟酸或BOE的湿蚀刻以去除未经由氮化硅层46所覆盖保护而暴露出来的底部二氧化硅层44的部分，如图3C所示。该结构随后使用SC1溶液(NH4OH/H2O2)或氢氟酸清洗，在此步骤之后，以下描述的二种方法的其中之一可被用来生长栅极氧化层及内层多晶硅介电层的顶部氧化层。
在一实施例中，如图3D所示，在基板40上形成一第一栅极氧化层48，较佳者经由一原位蒸气产生法(ISSG)工艺而形成，在此工艺步骤中亦在氧化物-氮化物内层多晶硅复合材料的氮化硅层46之上形成一非常薄的二氧化硅层58，以覆盖任何从RIE而来的损害及隔离ON复合层的氮化物罩，在浮动栅极之上，第一栅极氧化层48的厚度大约为1-10埃，在氧化物生长区域上，其厚度大约为60-100埃。
覆盖在氮化层之上经由ISSG形成的氧化层亦形成下一步骤的氧化物基底，如图3E所示。一经由热氧化工艺所沉积的二氧化硅层52覆盖在薄二氧化硅层58及第一栅极氧化层48之上，二氧化硅层52具有作为一第二栅极氧化层56及覆盖在浮动栅极上的氧化物-氮化物-氧化物介电结构的第二顶部氧化层54二者的功效，在浮动栅极上的二氧化硅层52的厚度大约为40-80埃，而在氧化物生长区域上的厚度则大约为120-170埃，使用双氧化层48及56有助于将栅极氧化层的厚度控制的更好，随后在850℃-950℃将整个基板40进行回火以产生具有移动率改善、高介电系数、低掺杂的栅极氧化物及高崩溃电压的高品质栅极氧化层。
ISSG工艺步骤是在一传统的炉管中进行，但较佳者是在一快速热回火(RTA)腔体特别是单一芯片RTA腔体中进行，例如由应用材料股份有限公司(Applied Materials Corporation)所制造的Centura RTM50O0系统，装置在一包含氧气及氢氧根的大气中以及温度约介于700℃到1200℃之间的环境下进行回火及氧化，较佳的温度约介于900℃-1000℃之间，在此温度下氧气和氢气会产生反应以形成一包含蒸气的大气与芯片接触，氧气的流量约从1sccn(StandardCubic Centimeter per Minute)到30sccm，以及氢气的流量约从0.1sccm到15sccm，ISSG工艺的回火时间约在50-300秒之间。
第二实施例和第一实施例相同，除了图3D中的第一栅极氧化层48经热氧化工艺所形成以及第二栅极氧化层56由ISSG工艺所形成。
ISSG用以形成氧化层其中之一，是基于氧化物崩溃电压优于公知技术中经由CVD工艺所产生的氧化物本身的品质，以及氧化物介面应力小于公知技术中经由CVD工艺所产生的氧化物二个因素。
在双氧化层48及56形成之后，一传导的字元线(控制栅极)导体410以传统方法形成于其上，如图4所示。字元线可由例如多晶硅或金属所构成。
本发明中所使用的名词“层”可以包括附属层，他们本身有许多层组成于其中，在本发明中所使用的名词“层”也可以是已图案化的或未被图案化，这项名词的本身并没有任何的暗示或条件，此外，在本发明中所使用被称为在其它层之上或之下的层，可以在不同的实施例中经由一个或多个中间层而从该其它层中分离出来，相同的解释指的是层被描述为放在其它层之上、放在其它层之下或覆盖在其它层之上。
在本发明中亦使用到一特定已图案化的层对一特定的工艺步骤“作为一掩膜”，是指当该特定工艺步骤完成后，无论该特定已图案化的层的顶部层存在亦或只有中间层存在，只要任何叠置层具有与该特定层相同或较窄的图案即可，换言之，在本发明中若所使用的结构包括二已图案化的层，则他们每一个可以是分别独立的也可以是结合在一起的，在本发明中均可作为一特定工艺步骤的“掩膜”，具有与该特定层相同或较窄的图案的叠置层并不阻止该特定层在特定的工艺步骤中“作为一掩膜”。
在本发明中另使用到一装置或层「在一基板或芯片之上」或「在一基板或芯片中」，二者所指并没有区别，在一些例子中，一装置或层是部分在基板表面之下及部分在基板表面之上，但在另一些例子中，装置或层可能全部在表面之下或全部在表面之上，在所有本发明所使用的例子中，提到的装置或层「在基板上」或「在基板中」是相同的。
以上对于本发明的较佳实施例所作的叙述是为阐明的目的，而无意限定本发明精确地为所揭露的形式，基于以上的教导或从本发明的实施例学习而作修改或变化是可能的，实施例是为解说本发明的原理以及让熟习该项技术者以各种实施例利用本发明在实际应用上而选择及叙述，本发明的保护范围由申请专利范围及其均等来决定。
Claims (12)
1.一种制造内层多晶硅介电层的方法，包括下列步骤：
在存储器单元的浮动栅极及一非位于该浮动栅极上的氧化物生长区域之上形成一介电层，该介电层包括一氮化硅层及一在该氮化硅层底下的底部氧化层；
使用一掩膜覆盖在该浮动栅极上的该氮化硅层以去除在该氧化物生长区域上的该氮化硅层；
去除在该氧化物生长区域上的该底部氧化层；以及在该浮动栅极及该氧化物生长区域上形成一第一氧化层，以及在覆盖该浮动栅极及该氧化物生长区域的该第一氧化层上形成一第二氧化层，该第一及第二氧化层其中之一是以原位蒸气产生法所形成。
2.如权利要求1所述的方法，其特征是，该去除在该氧化物生长区域上的该氮化硅层的步骤包括下列步骤：
形成一光刻胶覆盖在该氮化硅层上；
以光刻工艺图案化该光刻胶以去除在该氧化物生长区域上的该光刻胶；以及
使用该光刻胶作为一掩膜以去除该氮化硅层。
3.如权利要求2所述的方法，其特征是，更包括在移除位于该氧化物生长区域上的该底部氧化层的步骤之前移除残留光刻胶的步骤。
4.如权利要求1所述的方法，其特征是，该去除在该氧化物生长区域上的该氮化硅层的步骤包括下列步骤：
图案化一掩膜层以暴露出在该氧化物生长区域上的氮化硅层；以及
使用该掩膜层作为一掩膜以蚀刻该氮化硅层。
5.如权利要求4所述的方法，其特征是，该去除在该氧化物生长区域上的该底部氧化层的步骤包括下列步骤：
去除残留的该光刻胶以暴露出在该浮动栅极上的氮化硅层；以及
湿蚀刻该芯片。
6.如权利要求1所述的方法，其特征是，该去除在该氧化物生长区域上的该底部氧化层的步骤包括湿蚀刻该芯片的步骤。
7.如权利要求1所述的方法，其特征是，该第一氧化层以原位蒸气产生法形成。
8.如权利要求7所述的方法，其特征是，该第二氧化层以热氧化物生长工艺形成。
9.如权利要求7所述的方法，其特征是，形成该第一氧化层的步骤包括在一包含蒸气的大气下以介于750℃到950℃之间的温度对该芯片进行热处理的步骤。
10.如权利要求1所述的方法，其特征是，该第二氧化层以原位蒸气产生法形成。
11.如权利要求10所述的方法，其特征是，该第一氧化层以热氧化物生长工艺形成。
12.如权利要求1所述的方法，其特征是，更包括在覆盖该浮动栅极及该氧化物生长区域的该第一及第二氧化层上形成一控制栅极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/919,921 US7118968B2 (en) | 2004-08-17 | 2004-08-17 | Method for manufacturing interpoly dielectric |
| US10/919,921 | 2004-08-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1738029A CN1738029A (zh) | 2006-02-22 |
| CN1324694C true CN1324694C (zh) | 2007-07-04 |
Family
ID=35910133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100970288A Active CN1324694C (zh) | 2004-08-17 | 2004-12-08 | 制造内层多晶硅介电层的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7118968B2 (zh) |
| CN (1) | CN1324694C (zh) |
| TW (1) | TW200611375A (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI278067B (en) * | 2006-01-09 | 2007-04-01 | Nanya Technology Corp | Method for fabricating a recessed-gate MOS transistor device |
| US20080017897A1 (en) * | 2006-01-30 | 2008-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| US7387972B2 (en) * | 2006-03-01 | 2008-06-17 | Promos Technologies Pte. Ltd. | Reducing nitrogen concentration with in-situ steam generation |
| TWI309067B (en) * | 2006-03-15 | 2009-04-21 | Nanya Technology Corp | Method for fabricating a recessed-gate mos transistor device |
| KR100866966B1 (ko) * | 2007-05-10 | 2008-11-06 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지 |
| CN101625974B (zh) * | 2008-07-08 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法 |
| US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
| CN109904069A (zh) * | 2019-03-20 | 2019-06-18 | 上海华虹宏力半导体制造有限公司 | Ono介质层的形成方法 |
| CN110544694B (zh) * | 2019-09-09 | 2021-11-19 | 上海华虹宏力半导体制造有限公司 | Eeprom结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020146914A1 (en) * | 2001-04-06 | 2002-10-10 | Kuo-Tai Huang | In-situ steam generation process for nitrided oxide |
| CN1396651A (zh) * | 2001-07-16 | 2003-02-12 | 旺宏电子股份有限公司 | 制作具有对称域值电压的nmos以及pmos的方法 |
| CN1450622A (zh) * | 2002-04-10 | 2003-10-22 | 旺宏电子股份有限公司 | 形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法 |
| CN1489196A (zh) * | 2002-10-09 | 2004-04-14 | 旺宏电子股份有限公司 | 于低介电材料层中形成导电结构的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3068291B2 (ja) | 1990-12-12 | 2000-07-24 | 新日本製鐵株式会社 | 半導体記憶装置 |
| TW333680B (en) | 1996-12-17 | 1998-06-11 | Mos Electronics Taiwan Inc | The processes for improving polysilicon & gate oxide quality inside programmable cell |
| US6355522B1 (en) * | 1998-12-04 | 2002-03-12 | Advanced Micro Devices, Inc. | Effect of doped amorphous Si thickness on better poly 1 contact resistance performance for nand type flash memory devices |
| US6162684A (en) * | 1999-03-11 | 2000-12-19 | Advanced Micro Devices, Inc. | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices |
| US6512264B1 (en) * | 1999-08-13 | 2003-01-28 | Advanced Micro Devices, Inc. | Flash memory having pre-interpoly dielectric treatment layer and method of forming |
| US6395654B1 (en) | 2000-08-25 | 2002-05-28 | Advanced Micro Devices, Inc. | Method of forming ONO flash memory devices using rapid thermal oxidation |
| US20030017670A1 (en) * | 2001-07-20 | 2003-01-23 | Macronix International Co., Ltd. | Method of manufacturing a semiconductor memory device with a gate dielectric stack |
| US6602792B2 (en) | 2001-08-02 | 2003-08-05 | Macronix International Co., Ltd. | Method for reducing stress of sidewall oxide layer of shallow trench isolation |
| JP2003086716A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| TW504841B (en) * | 2001-09-27 | 2002-10-01 | Nanya Technology Corp | Manufacture method of memory cell of flash memory |
| US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
| US6642573B1 (en) | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
| US20040166632A1 (en) * | 2003-02-24 | 2004-08-26 | Pei-Ren Jeng | Method of fabricating flash memory |
-
2004
- 2004-08-17 US US10/919,921 patent/US7118968B2/en active Active
- 2004-09-17 TW TW093128349A patent/TW200611375A/zh unknown
- 2004-12-08 CN CNB2004100970288A patent/CN1324694C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020146914A1 (en) * | 2001-04-06 | 2002-10-10 | Kuo-Tai Huang | In-situ steam generation process for nitrided oxide |
| CN1396651A (zh) * | 2001-07-16 | 2003-02-12 | 旺宏电子股份有限公司 | 制作具有对称域值电压的nmos以及pmos的方法 |
| CN1450622A (zh) * | 2002-04-10 | 2003-10-22 | 旺宏电子股份有限公司 | 形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法 |
| CN1489196A (zh) * | 2002-10-09 | 2004-04-14 | 旺宏电子股份有限公司 | 于低介电材料层中形成导电结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7118968B2 (en) | 2006-10-10 |
| TW200611375A (en) | 2006-04-01 |
| CN1738029A (zh) | 2006-02-22 |
| US20060040446A1 (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890232B2 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
| JP5781733B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
| JP3542262B2 (ja) | フラッシュメモリセルの製造方法 | |
| CN1478298A (zh) | 同步形成电荷储存与位线至字符线隔离层的方法 | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| CN1795510A (zh) | 具有电荷存储位置的存储器 | |
| US8557696B2 (en) | Split gate flash cell and method for making the same | |
| CN1582493A (zh) | 在sonos闪存中的双倍密度核心栅极 | |
| CN1885508A (zh) | 快闪存储器制程 | |
| CN1663026A (zh) | 导电间隔物延伸的浮栅 | |
| US6380030B1 (en) | Implant method for forming Si3N4 spacer | |
| CN1645596A (zh) | 非易失半导体存储器件的制造方法 | |
| US6720219B2 (en) | Split gate flash memory and formation method thereof | |
| CN1324694C (zh) | 制造内层多晶硅介电层的方法 | |
| KR100558003B1 (ko) | 복수개의 유전체 나노클러스터들을 채택하는 비휘발성메모리 셀 및 그것을 제조하는 방법 | |
| CN1424771A (zh) | 具有存储多个字节的存储单元的半导体存储器及其制造方法 | |
| KR100833444B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20070108504A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| KR100788371B1 (ko) | 플래시 메모리 소자 제조 방법 | |
| CN1282249C (zh) | 快闪存储单元、快闪存储单元的制造方法及其操作方法 | |
| US7537992B2 (en) | Method for manufacturing flash memory device | |
| CN1917177A (zh) | 分离栅极快闪存储器及其制造方法 | |
| JP7479423B2 (ja) | 半導体メモリ装置 | |
| CN1277308C (zh) | 同时制造闪存元件及模拟电容器的方法 | |
| KR100731077B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |