CN110544694B - Eeprom结构及其制备方法 - Google Patents
Eeprom结构及其制备方法 Download PDFInfo
- Publication number
- CN110544694B CN110544694B CN201910848806.9A CN201910848806A CN110544694B CN 110544694 B CN110544694 B CN 110544694B CN 201910848806 A CN201910848806 A CN 201910848806A CN 110544694 B CN110544694 B CN 110544694B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- gate
- silicon dioxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 97
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 44
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 20
- 239000010941 cobalt Substances 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 5
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000007667 floating Methods 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出了一种EEPROM的制备方法，包括步骤：提供衬底，所述衬底内形成有源漏极，所述衬底表面形成有栅介质层；形成存储比特结构；在所述存储比特结构的侧面形成ONO层，所述ONO层为第一层二氧化硅‑氮化硅层‑第二层二氧化硅层，所述第二层二氧化硅层存在拐角；去除第二层二氧化硅，所述氮化硅层存在拐角，拐角处存在残留二氧化硅；使用HF清洗氮化硅层拐角处的残留二氧化硅；在所述衬底内形成位线；在所述位线处的衬底表面形成二硅化钴。本发明中，使用HF清洗拐角处的二氧化硅，避免后续钴溅射工艺中，拐角处的二氧化硅被等离子体溅射落入到位线区域，导致位线处不能形成均匀的二硅化钴，导致位线损坏的几率，最终，提升良率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种EEPROM结构及其制备方法。
背景技术
电可擦可编程只读存储器(EEPROM，Electrically Erasable ProgrammableRead-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM，Erasable Programmable Read-OnlyMemory)，EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM，Random Access Memory)芯片，甚至取代部分的硬盘功能，与高速RAM成为二十一世纪最常用且发展最快的两种存储技术。
现有技术中，提供一衬底，衬底内形成有源漏极，在所述衬底表面沉积一层氧化物，例如二氧化硅，形成栅介质层，在所述栅介质层上依次沉积一浮栅层、一栅间氧化层和一控制栅层，浮栅层和控制栅层的材料为多晶硅，栅间氧化层的材料为二氧化硅，刻蚀控制栅层、栅间氧化层和浮栅层形成浮栅、栅间介质层和控制栅。接着，形成介质层侧墙和字线，具体的，沉积二氧化硅覆盖衬底和控制栅，刻蚀控制栅与控制栅之间的二氧化硅形成覆盖控制栅、栅间介质层和浮栅的介质层侧墙，同时介质层侧墙之间形成开口，向开口内沉积多晶硅，刻蚀多晶硅形成字线。然后分别沉积二氧化硅、氮化硅和二氧化硅。最后，形成二硅化钴。然而，这样可能存在的风险，极有可能导致列编程串扰，造成良率下降。
发明内容
本发明的目的在于提供一种EEPROM结构及其制备方法，能够减少列编程串扰出现的几率，提高良率。
为了实现上述目的，本发明提出了一种EEPROM的制备方法中，包括步骤：
提供衬底，所述衬底内形成有源漏极，所述衬底表面形成有栅介质层；
形成存储比特结构；
在所述存储比特结构的侧面形成ONO层，所述ONO层为第一层二氧化硅-氮化硅层-第二层二氧化硅层，所述第二层二氧化硅层存在拐角；
去除第二层二氧化硅，所述氮化硅层存在拐角，拐角处存在残留二氧化硅；
使用HF清洗氮化硅层拐角处的残留二氧化硅；
在所述衬底内形成位线；
在所述位线处的衬底表面形成二硅化钴。
可选的，在所述的EEPROM的制备方法中，形成介质层和字线，所述字线形成于所述存储比特结构及常开比特结构之间，并由所述介质层隔离开。
可选的，在所述的EEPROM的制备方法中，形成存储比特结构的方法包括：
在所述栅介质层表面形成浮栅；
在所述浮栅表面形成栅间介质层；
在所述浮栅上形成控制栅。
本发明还提供了一种EEPROM结构，包括：衬底、源漏极、存储比特结构、栅介质层、字线及介质层，其中，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构分别位于所述字线的两侧，并由所述介质层隔离开；所述常开比特结构包括浮栅及控制栅，所述控制栅形成在所述浮栅的表面，所述浮栅形成在所述栅介质层的表面。
可选的，在所述的EEPROM结构中，所述存储比特结构包括浮栅、栅间介质层及控制栅，所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成在所述栅介质层的表面。
可选的，在所述的EEPROM结构中，所述浮栅及控制栅的材料为多晶硅。
可选的，在所述的EEPROM结构中，所述栅间介质层材料为氧化硅或氧化硅-氮化硅-氧化硅组合。
可选的，在所述的EEPROM结构中，所述栅介质层的材料为氧化硅。
可选的，在所述的EEPROM结构中，所述介质层侧壁的材料为二氧化硅。
可选的，在所述的EEPROM结构中，所述字线的材料为多晶硅。
与现有技术相比，本发明的有益效果主要体现在：使用HF清洗拐角处的二氧化硅，避免后续钴溅射工艺中，拐角处的二氧化硅被等离子体溅射落入到位线区域，导致位线处不能形成均匀的二硅化钴，导致位线损坏的几率，最终，提升良率。
附图说明
图1为本发明实施例的EEPROM的制备方法的流程图；
图2至图4为本发明实施例的EEPROM的结构示意图；
图中：100-衬底、200-栅介质层、310-浮栅、320-栅间介质层、330-控制栅、400-字线、500-介质层侧墙、600-ONO层、601-第一层二氧化硅、602-氮化硅层、603-第二层二氧化硅、700-位线、800-二硅化钴。
具体实施方式
下面将结合示意图对本发明的EEPROM结构及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，在本实施例的另一方面，还提出了一种EEPROM的制备方法，用于制备如上文所述的EEPROM结构，包括步骤：
S11：提供衬底，所述衬底内形成有源漏极，所述衬底表面形成有栅介质层；
S12：形成存储比特结构；
S13：在所述存储比特结构的侧面形成ONO层，所述ONO层为第一层二氧化硅-氮化硅层-第二层二氧化硅层，所述第二层二氧化硅层存在拐角；
S14：去除第二层二氧化硅，所述氮化硅层存在拐角，拐角处存在残留二氧化硅；
S15：使用HF清洗氮化硅层拐角处的残留二氧化硅；
S16：在所述衬底内形成位线；
S17：在所述位线处的衬底表面形成二硅化钴。
参照图2，具体的，提供一衬底100，衬底100内形成有源漏极，在所述衬底100表面沉积一层氧化物，例如二氧化硅，形成栅介质层200，在所述栅介质层200上依次沉积一浮栅层、一栅间氧化层和一控制栅层，浮栅层和控制栅层的材料为多晶硅，刻蚀控制栅层、栅间氧化层和浮栅层形成浮栅310、栅间介质层320和控制栅330。
所述浮栅310及控制栅330的材质为多晶硅。所述栅间介质层320材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ONO)组合等常规介质层均可。所述栅介质层200为氧化硅。所述介质层500为氧化硅或氮化硅。所述字线400的材质为多晶硅。
接着，形成介质层侧墙500和字线400，具体的，沉积二氧化硅覆盖衬底100和控制栅330，刻蚀控制栅330与控制栅330之间的二氧化硅形成覆盖控制栅330、栅间介质层320和浮栅310的介质层侧墙500，同时介质层侧墙500之间形成开口，向开口内沉积多晶硅，刻蚀多晶硅形成字线400。
分别沉积第一层二氧化硅601、氮化硅层602和第二层二氧化硅603，并刻蚀第一层二氧化硅601、氮化硅602和第二层二氧化硅602形成覆盖控制栅330侧壁的ONO层600。
参照图3，去除第二层二氧化硅603，由于最氮化硅层602也存在拐角，因此会有二氧化硅残留，如果没有清洗，可能在后续钴溅射工艺中，氩气等离子轰击时将残留的二氧化硅轰击下来，造成二硅化钴进入衬底(硅)中，并且，位线处不能形成均匀的二硅化钴，使得位线损坏，导致良率下降，例如，导致列编程串扰。本发明实施例中，使用HF清洗拐角处的残留二氧化硅，避免后续形成二硅化钴的步骤中，二硅化钴残留进入硅(衬底)中，使得位线损坏，最终，提升良率。
参照图4，在衬底100内形成位线700，最后在位线700处的衬底100表面形成二硅化钴800。二硅化钴800可以用于后续形成接触孔。
综上，在本发明实施例提供的EEPROM结构及其制备方法中，使用HF清洗拐角处的二氧化硅，避免后续钴溅射工艺中，拐角处的二氧化硅被等离子体溅射落入到位线区域，导致位线处不能形成均匀的二硅化钴，导致位线损坏的几率，最终，提升良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种EEPROM的制备方法，其特征在于，包括步骤：
提供衬底，所述衬底内形成有源漏极，所述衬底表面形成有栅介质层；
形成存储比特结构；
在所述存储比特结构的侧面形成ONO层，所述ONO层为第一层二氧化硅-氮化硅层-第二层二氧化硅层，所述第二层二氧化硅层存在拐角；
去除第二层二氧化硅，所述氮化硅层存在拐角，拐角处存在残留二氧化硅；
使用HF清洗氮化硅层拐角处的残留二氧化硅；
在所述衬底内形成位线；
在所述位线处的衬底表面形成二硅化钴。
2.如权利要求1所述的EEPROM的制备方法，其特征在于，形成介质层和字线，所述字线形成于所述存储比特结构及常开比特结构之间，并由所述介质层隔离开。
3.如权利要求2所述的EEPROM的制备方法，其特征在于，形成存储比特结构的方法包括：
在所述栅介质层表面形成浮栅；
在所述浮栅表面形成栅间介质层；
在所述栅间介质层上形成控制栅。
4.一种由权利要求1-3任一项制成的EEPROM结构，其特征在于，包括：衬底、源漏极、存储比特结构、栅介质层、字线及介质层，其中，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构分别位于所述字线的两侧，并由所述介质层隔离开；所述常开比特结构包括浮栅、栅间介质层及控制栅，所述控制栅形成在所述栅间介质层的表面，所述栅间介质层形成在所述浮栅表面，所述浮栅形成在所述栅介质层的表面，所述字线处的衬底上还具有二硅化钴。
5.如权利要求4所述的EEPROM结构，其特征在于，所述存储比特结构包括浮栅、栅间介质层及控制栅，所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成在所述栅介质层的表面。
6.如权利要求5所述的EEPROM结构，其特征在于，所述浮栅及控制栅的材料为多晶硅。
7.如权利要求5所述的EEPROM结构，其特征在于，所述栅间介质层材料为氧化硅或氧化硅-氮化硅-氧化硅组合。
8.如权利要求4所述的EEPROM结构，其特征在于，所述栅介质层的材料为氧化硅。
9.如权利要求4所述的EEPROM结构，其特征在于，所述介质层侧壁的材料为二氧化硅。
10.如权利要求4所述的EEPROM结构，其特征在于，所述字线的材料为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910848806.9A CN110544694B (zh) | 2019-09-09 | 2019-09-09 | Eeprom结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910848806.9A CN110544694B (zh) | 2019-09-09 | 2019-09-09 | Eeprom结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110544694A CN110544694A (zh) | 2019-12-06 |
| CN110544694B true CN110544694B (zh) | 2021-11-19 |
Family
ID=68713009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910848806.9A Active CN110544694B (zh) | 2019-09-09 | 2019-09-09 | Eeprom结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110544694B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029252B (zh) * | 2019-12-24 | 2022-09-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| CN111129025B (zh) * | 2019-12-27 | 2022-04-05 | 华虹半导体(无锡)有限公司 | Nord闪存的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1738029A (zh) * | 2004-08-17 | 2006-02-22 | 旺宏电子股份有限公司 | 制造内层多晶硅介电层的方法 |
| CN103413786A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 存储单元及其形成方法、存储单元的驱动方法 |
| CN106024889A (zh) * | 2015-03-30 | 2016-10-12 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9159735B2 (en) * | 2013-07-18 | 2015-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Architecture to improve cell size for compact array of split gate flash cell with buried common source structure |
-
2019
- 2019-09-09 CN CN201910848806.9A patent/CN110544694B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1738029A (zh) * | 2004-08-17 | 2006-02-22 | 旺宏电子股份有限公司 | 制造内层多晶硅介电层的方法 |
| CN103413786A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 存储单元及其形成方法、存储单元的驱动方法 |
| CN106024889A (zh) * | 2015-03-30 | 2016-10-12 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110544694A (zh) | 2019-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7453134B2 (en) | Integrated circuit device with a circuit element formed on an active region having rounded corners | |
| US7547599B2 (en) | Multi-state memory cell | |
| US8890232B2 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
| US6326263B1 (en) | Method of fabricating a flash memory cell | |
| JP4644258B2 (ja) | 不揮発性メモリアレイを形成する方法 | |
| US20060267070A1 (en) | Gate coupling in floating-gate memory cells | |
| US20060286713A1 (en) | Methods of fabricating semiconductor devices including trench device isolation layers having protective insulating layers and related devices | |
| US20070034929A1 (en) | Flash memory device and method of manufacturing the same | |
| CN109712981B (zh) | 存储器及其形成方法 | |
| US9018059B2 (en) | Memory devices having reduced interference between floating gates and methods of fabricating such devices | |
| CN110544694B (zh) | Eeprom结构及其制备方法 | |
| US8618597B2 (en) | Transistor constructions and processing methods | |
| US20090096010A1 (en) | Nonvolatile memory device and fabrication method thereof | |
| US6245614B1 (en) | Method of manufacturing a split-gate flash memory cell with polysilicon spacers | |
| JP5176177B2 (ja) | 半導体素子のコンタクトプラグ形成方法 | |
| US8507971B2 (en) | Apparatus and method for a memory array with shallow trench isolation regions between bit lines for increased process margins | |
| CN105655341A (zh) | 半导体器件的形成方法 | |
| US6927129B1 (en) | Narrow wide spacer | |
| KR100800902B1 (ko) | 플래시 메모리 소자 제조 방법 | |
| KR100609975B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN109712982B (zh) | 快闪存储器及其形成方法 | |
| US6723603B2 (en) | Method of utilizing fabrication process of poly-Si spacer to build flash memory with 2bit/cell | |
| KR100559522B1 (ko) | 비휘발성 메모리 소자의 셀 제조 방법 | |
| KR20110077614A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20090096064A (ko) | 종형 셀을 갖는 불휘발성 메모리 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |