CN111029252B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111029252B
CN111029252B CN201911350902.7A CN201911350902A CN111029252B CN 111029252 B CN111029252 B CN 111029252B CN 201911350902 A CN201911350902 A CN 201911350902A CN 111029252 B CN111029252 B CN 111029252B
Authority
CN
China
Prior art keywords
oxide layer
semiconductor device
dielectric layer
manufacturing
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911350902.7A
Other languages
English (en)
Other versions
CN111029252A (zh
Inventor
张怡
周海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911350902.7A priority Critical patent/CN111029252B/zh
Publication of CN111029252A publication Critical patent/CN111029252A/zh
Application granted granted Critical
Publication of CN111029252B publication Critical patent/CN111029252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，该制造方法包括：提供衬底；在所述衬底上依次形成有第一介质层、浮栅、第二介质层和控制栅，以及形成于所述浮栅、第二介质层和控制栅侧壁的间隔氧化层，所述第一介质层为氧化层；沿字线区域湿法蚀刻间隔氧化层和第一介质层，以减薄第一介质层形成隧穿氧化层，以及减薄间隔氧化层形成侧壁氧化层，以使控制栅转角处的侧壁氧化层与隧穿氧化层的厚度比为125％至145％。本发明能够提高半导体器件的控制栅与字线之间抗压能力，能够使半导体器件的擦除性能更加稳定、擦除效果更好，能够提高半导体器件的质量。

Description

半导体器件及其制造方法
技术领域
本发明涉及集成电路设计领域，特别涉及一种半导体器件及其制造方法。
背景技术
在半导体器件的制造工艺中，随着半导体器件的特征尺寸的逐渐缩小，字线的特征尺寸也越来越小。例如90纳米以下特征尺寸的半导体器件，分栅快闪存储器在擦除过程中，控制栅与字线之间需要较大的电压差，因此，本领域中亟需一种半导体器件的制造方法，以提高分快闪存储器的控制栅与字线之间抗压能力。
发明内容
本发明的目的在于，提供了一种半导体器件及其制造方法，以提高半导体器件的控制栅与字线之间抗压能力。
为达到上述目的，本发明提供一种半导体器件的制造方法，包括：提供衬底；在所述衬底上依次形成有第一介质层、浮栅、第二介质层和控制栅，以及形成于所述浮栅、第二介质层和控制栅侧壁的间隔氧化层，所述第一介质层为氧化层；沿字线区域湿法蚀刻间隔氧化层和第一介质层，以减薄位于字线区域下方的第一介质层形成隧穿氧化层，以及减薄间隔氧化层形成侧壁氧化层，以使控制栅转角处的侧壁氧化层与隧穿氧化层的厚度比为125％至145％。
进一步的，本发明提供的半导体器件的制造方法，所述控制栅转角处的侧壁氧化层厚度与隧穿氧化层的厚度比为142％。
进一步的，本发明提供的半导体器件的制造方法，在字线区域形成的所述第一介质层的厚度为172纳米，通过湿法蚀刻所述第一介质层之后形成的隧穿氧化层的厚度为103纳米；形成所述间隔氧化层厚度为204纳米，通过湿法蚀刻所述间隔氧化层形成的侧壁氧化层的厚度为124纳米；在湿法蚀刻之前，所述控制栅转角处的间隔氧化层厚度为215纳米；在湿法蚀刻之后，所述控制栅转角处的侧壁氧化层厚度为147纳米。
进一步的，本发明提供的半导体器件的制造方法，所述半导体器件为分栅式闪存。
进一步的，本发明提供的半导体器件的制造方法，所述第二介质层为ONO叠层。
进一步的，本发明提供的半导体器件的制造方法，所述隧穿氧化层和侧壁氧化层均为二氧化硅。
进一步的，本发明提供的半导体器件的制造方法，所述衬底上形成有源极和漏极。
进一步的，本发明提供的半导体器件的制造方法，所述衬底为硅、锗、绝缘体上硅、金刚石上硅、第Ⅲ簇或者第Ⅴ簇半导体化合物。
进一步的，本发明提供的半导体器件的制造方法，在所述侧壁氧化层之间的隧穿氧化层上的字线区域形成字线。
为了解决上述技术问题，本发明还提供一种半导体器件，采用如上述的半导体器件的制造方法形成。
与现有技术相比，本发明提供的半导体器件及其制造方法，通过在衬底上形成第一介质层和间隔氧化层，然后通过湿法蚀刻间隔氧化层和第一介质层，以减薄第一介质层形成隧穿氧化层，减薄间隔氧化层形成侧壁氧化层，以使控制栅转角处的侧壁氧化层与隧穿氧化层的厚度比为125％至145％。在湿法蚀刻间隔氧化层和第一介质层过程中，由于控制栅转角处的侧壁氧化层的蚀刻速率比第一介质层的蚀刻速率要慢，因此，会形成符合设计要求厚度的隧穿氧化层，并且在控制栅转角处会留存较厚的侧壁氧化层，从而提高控制栅与字线之间的抗压能力。本发明控制栅转角处的侧壁氧化层与隧穿氧化层的厚度比为125％至145％，以使控制栅转角处的侧壁氧化层的厚度要大于隧穿氧化层的厚度的25％至45％，从而在擦除过程中，能够提高半导体器件中的控制栅与字线之间的电压差，以使半导体器件的擦除性能更加稳定、擦除效果更好，因此能够提高半导体器件的质量。
附图说明
图1至图3是的半导体器件的制造方法的过程示意图；
图4是本发明实施例一的半导体器件的制造方法的流程图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1至图4，本发明实施例提供一种半导体器件的制造方法，包括：
步骤201，提供衬底101。其中所述衬底101为硅、锗、绝缘体上硅、金刚石上硅、第Ⅲ簇或者第Ⅴ簇半导体化合物。
步骤202，在所述衬底101上依次形成有第一介质层102、浮栅103、第二介质层104和控制栅105，以及形成于所述浮栅103、第二介质层104和控制栅105侧壁的间隔氧化层106。其中所述第一介质层102及其形成的隧穿氧化层108可以为二氧化硅等氧化层，第二介质层104可以为二氧化硅等氧化层，为了提高第二介质层104的绝缘性能，第二介质层104也可以为二氧化硅、氮化硅和二氧化硅构成的ONO叠层。其中间隔氧化层106及其形成的侧壁氧化层107可以为二氧化硅。
步骤203，沿字线区域109a湿法蚀刻间隔氧化层106和第一介质层102，以减薄位于字线区域109a下方的第一介质层102形成隧穿氧化层108，以及减薄间隔氧化层106形成侧壁氧化层107，以使控制栅105转角处的侧壁氧化层107与隧穿氧化层108的厚度比为125％至145％。
本发明实施例提供的半导体器件的制造方法，在字线区域109a形成的所述第一介质层102的厚度可以为172纳米，通过湿法蚀刻所述第一介质层102之后形成的隧穿氧化层108的厚度为103纳米；形成所述间隔氧化层106厚度可以为204纳米，通过湿法蚀刻所述间隔氧化层106形成的侧壁氧化层107的厚度为124纳米；在湿法蚀刻之前，所述控制栅105转角处的间隔氧化层106厚度为215纳米；在湿法蚀刻之后，所述控制栅105转角处的侧壁氧化层107厚度为147纳米。此时，所述控制栅105转角处的侧壁氧化层107厚度与隧穿氧化层108的厚度比为147/103＝142％。
本发明实施例提供的半导体器件的制造方法，所述衬底101上形成有源极和漏极。
请参考图3，本发明实施例提供的半导体器件的制造方法，在所述侧壁氧化层107之间的隧穿氧化层108上的字线区域109a形成字线109。
本发明实施例还提供一种半导体器件，采用如上述的半导体器件的制造方法形成的半导体器件，其中半导体器件为分栅式闪存。
本发明实施例提供的半导体器件及其制造方法，通过在衬底101上形成第一介质层102和间隔氧化层106，然后通过湿法蚀刻间隔氧化层106和第一介质层102，以减薄第一介质层102形成隧穿氧化层108，减薄间隔氧化层106形成侧壁氧化层107，以使控制栅105转角处的侧壁氧化层107与隧穿氧化层108的厚度比为125％至145％。在湿法蚀刻间隔氧化层106和第一介质层102过程中，由于控制栅105转角处的侧壁氧化层107的蚀刻速率比第一介质层102的蚀刻速率要慢，因此，会形成符合设计要求厚度的隧穿氧化层108，并且在控制栅105转角处会留存较厚的侧壁氧化层107，从而提高控制栅105与字线之间的抗压能力。本发明实施例控制栅105转角处的侧壁氧化层107与隧穿氧化层108的厚度比为125％至145％，以使控制栅105转角处的侧壁氧化层107的厚度要大于隧穿氧化层108的厚度的25％至45％，从而在擦除过程中，能够提高半导体器件中的控制栅105与字线之间的电压差，以使半导体器件的擦除性能更加稳定、擦除效果更好，因此能够提高半导体器件的质量。
上述描述仅是对本发明实施例较佳实施例的描述，并非对本发明实施例范围的任何限定，本发明实施例领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明实施例权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上依次形成有第一介质层、浮栅、第二介质层、控制栅和字线区域，所述字线区域依次贯穿所述控制栅、第二介质层和浮栅并暴露出所述第一介质层的顶面并用于填充字线，所述控制栅在所述字线区域中形成暴露出所述第二介质层的部分顶面的控制栅转角，所述字线区域的侧壁上形成有覆盖于所述浮栅、第二介质层和控制栅的侧壁以及所述控制栅转角处的间隔氧化层，所述第一介质层为氧化层；
沿字线区域湿法蚀刻间隔氧化层和第一介质层，以减薄位于字线区域下方的第一介质层形成隧穿氧化层，以及减薄间隔氧化层形成侧壁氧化层，以使控制栅转角处的侧壁氧化层在水平方向上的厚度与隧穿氧化层在垂直方向上的厚度的比为125％至145％。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述控制栅转角处的侧壁氧化层在水平方向上的厚度与隧穿氧化层在垂直方向上的厚度的比为142％。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在字线区域形成的所述第一介质层在垂直方向上的厚度为172纳米，通过湿法蚀刻所述第一介质层之后形成的隧穿氧化层在垂直方向上的厚度为103纳米；形成所述间隔氧化层在水平方向上的厚度为204纳米，通过湿法蚀刻所述间隔氧化层形成的侧壁氧化层在水平方向上的厚度为124纳米；在湿法蚀刻之前，所述控制栅转角处的间隔氧化层在水平方向上的厚度为215纳米；在湿法蚀刻之后，所述控制栅转角处的侧壁氧化层在水平方向上的厚度为147纳米。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件为分栅式闪存。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二介质层为ONO叠层。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述隧穿氧化层和侧壁氧化层均为二氧化硅。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底上形成有源极和漏极。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底为硅、锗、绝缘体上硅、金刚石上硅、第Ⅲ簇或者第Ⅴ簇半导体化合物。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述侧壁氧化层之间的隧穿氧化层上的字线区域形成字线。
10.一种半导体器件，其特征在于，采用如权利要求1-9中任一项所述的半导体器件的制造方法形成。
CN201911350902.7A 2019-12-24 2019-12-24 半导体器件及其制造方法 Active CN111029252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911350902.7A CN111029252B (zh) 2019-12-24 2019-12-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911350902.7A CN111029252B (zh) 2019-12-24 2019-12-24 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111029252A CN111029252A (zh) 2020-04-17
CN111029252B true CN111029252B (zh) 2022-09-02

Family

ID=70214224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911350902.7A Active CN111029252B (zh) 2019-12-24 2019-12-24 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111029252B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750787B (zh) * 2021-01-22 2023-11-07 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610575A (zh) * 2011-01-21 2012-07-25 中芯国际集成电路制造(上海)有限公司 制作分离栅极式快闪存储器单元的方法
CN104157614A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 分离栅式快闪存储器的制造方法
CN110544694A (zh) * 2019-09-09 2019-12-06 上海华虹宏力半导体制造有限公司 Eeprom结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004063609A1 (de) * 2003-12-31 2005-10-13 Dongbuanam Semiconductor Inc. Verfahren zur Herstellung einer nichtflüchtigen Speichervorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610575A (zh) * 2011-01-21 2012-07-25 中芯国际集成电路制造(上海)有限公司 制作分离栅极式快闪存储器单元的方法
CN104157614A (zh) * 2013-05-14 2014-11-19 中芯国际集成电路制造(上海)有限公司 分离栅式快闪存储器的制造方法
CN110544694A (zh) * 2019-09-09 2019-12-06 上海华虹宏力半导体制造有限公司 Eeprom结构及其制备方法

Also Published As

Publication number Publication date
CN111029252A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
TW407381B (en) Manufacture of the flash memory cell
US9236391B2 (en) Method of forming split-gate cell for non-volative memory devices
US7508048B2 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
US11239109B2 (en) Semiconductor memory having reduced interference between bit lines and word lines
SG188021A1 (en) Double gated flash memory
JP4250616B2 (ja) 半導体集積回路装置及びその製造方法
CN111029252B (zh) 半导体器件及其制造方法
US20210091099A1 (en) Memory structure
CN111900206B (zh) 不对称型源漏场效应晶体管及其制造方法
US8044513B2 (en) Semiconductor device and semiconductor device manufacturing method
US7785966B2 (en) Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
CN111739892A (zh) 闪存存储器及其制造方法
JP2010147414A (ja) 半導体装置およびその製造方法
US20070004099A1 (en) NAND flash memory device and method of manufacturing the same
CN108807391B (zh) 快闪存储器及其形成方法
KR100939425B1 (ko) 반도체 소자의 제조 방법
KR100771418B1 (ko) 자기 정렬형 플래시 메모리 셀의 제조 방법
TW594982B (en) Manufacturing method of flash memory
KR100583729B1 (ko) 듀얼 게이트 절연막을 갖는 플래시 메모리 셀 및 그 형성방법
CN109638016B (zh) 快闪存储器及其形成方法
CN109712985B (zh) 镜像分栅快闪存储器及其形成方法
TWI532149B (zh) 半導體裝置及其製作方法
CN109616475B (zh) 去除侧壁ono结构中阻挡氧化层残留的工艺方法
US20220085049A1 (en) Method for manufacturing semiconductor device
CN100463144C (zh) 非挥发性存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant