CN109616475B - 去除侧壁ono结构中阻挡氧化层残留的工艺方法 - Google Patents

去除侧壁ono结构中阻挡氧化层残留的工艺方法 Download PDF

Info

Publication number
CN109616475B
CN109616475B CN201811516115.0A CN201811516115A CN109616475B CN 109616475 B CN109616475 B CN 109616475B CN 201811516115 A CN201811516115 A CN 201811516115A CN 109616475 B CN109616475 B CN 109616475B
Authority
CN
China
Prior art keywords
oxide layer
etching
barrier
sonos
barrier oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811516115.0A
Other languages
English (en)
Other versions
CN109616475A (zh
Inventor
董立群
刘政红
张强
黄冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811516115.0A priority Critical patent/CN109616475B/zh
Publication of CN109616475A publication Critical patent/CN109616475A/zh
Application granted granted Critical
Publication of CN109616475B publication Critical patent/CN109616475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法，包括：步骤S1，提供半导体基底，其表面形成有隧穿氧化层和氮化硅层；步骤S2，生长第一阻挡氧化层；步骤S3，涂抗反射涂层和光刻胶；步骤S4，显影打开非SONOS存储区域；步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层；步骤S6，去除SONOS存储区域的光刻胶和抗反射涂层；步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层；步骤S8，生长第二阻挡氧化层。本发明的阻挡氧化层采用两次工艺生长而成，通过工艺优化有效解决了非SONOS存储区域ONO结构刻蚀过程中侧壁阻挡氧化层残留问题，可以扩大刻蚀窗口，有效避免侧壁刻蚀带来的ONO侧钻问题，减少器件漏电，提高器件的可靠性。

Description

去除侧壁ONO结构中阻挡氧化层残留的工艺方法
技术领域
本发明属于微电子及半导体集成电路制造领域，具体涉及一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法。
背景技术
现有的SONOS(Polysilicon-Oxide-Nitride-Oxide-Silicon，硅/二氧化硅/氮化)闪存器件件因具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。
SONOS闪存器件的存储单元是由控制多晶硅栅和沟道衬底之间的ONO叠层结构组成，其中ONO结构由两层二氧化硅层(底部和顶部)和中间氮化硅层的三明治结构构成，三个层次自下而上分别作为隧穿氧化层、氮化硅层和阻挡氧化层。
在SONOS闪存器件的存储单元形成过程中，非SONOS存储区域的ONO叠层结构必须要去除，具体流程如图1A至图1F所示，主要如下：
步骤1，提供半导体基底100，所述半导体基底100表面已形成ON叠层，如图1A所示，半导体基底100上的ON叠层包括隧穿氧化层101和氮化硅层102；
步骤2，在所述ON叠层表面采用ISSG生长阻挡氧化层103，如图1B所示，所述阻挡氧化层103和氮化硅层102、隧穿氧化层101共同构成ONO叠层结构；
步骤3，在所述阻挡氧化层103表面涂抗反射涂层104和光刻胶105，并打开非SONOS存储区域，如图1C所示；
步骤4，利用干法刻蚀去除非SONOS存储区域的ONO叠层结构中顶部的阻挡氧化层103，如图1D所示；
步骤5，去除SONOS存储区域的ONO叠层结构上的光刻胶105和抗反射涂层104，如图1E所示；
步骤6，湿法刻蚀去除非SONOS存储区域的氮化硅层102，如图1F所示。
由于电性和可靠性等要求，SONOS存储单元的ONO叠层结构中阻挡氧化层103的厚度为45埃～50埃，同时SONOS存储单元以外的非SONOS区域内浅槽隔离的氧化物顶面与有源区顶面(即半导体基底100顶面)之间的距离Stepheight为250埃～300埃，在非SONOS存储区域的阻挡氧化层103去除过程中，由于干法刻蚀为各向异性刻蚀，且Stepheight远大于阻挡氧化层103的厚度(Stepheight是阻挡氧化层103厚度的6倍)，故刻蚀侧壁上阻挡氧化层103时无法刻蚀干净，容易导致侧壁的阻挡氧化层103有残留，如图2所示，即使降低刻蚀偏压使侧壁进行横向刻蚀，阻挡氧化层103的厚度较厚也会导致一次刻蚀下来发生ONO侧钻问题，这会影响器件的电性和可靠性，给量产造成损失。
发明内容
本发明要解决的技术问题是提供一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法，可以解决ONO结构刻蚀过程中侧壁的阻挡氧化层有残留的问题。
为解决上述技术问题，本发明提供的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，包括如下步骤：
步骤S1，提供半导体基底，所述半导体基底依次形成有隧穿氧化层和氮化硅层；
步骤S2，生长第一阻挡氧化层，所述第一阻挡氧化层与氮化硅层、隧穿氧化层构成ONO结构；
步骤S3，在所述ONO结构上涂抗反射涂层，并在所述抗反射涂层上涂光刻胶；
步骤S4，显影打开非SONOS存储区域；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层；
步骤S6，去除SONOS存储区域的光刻胶和抗反射涂层；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层；
步骤S8，生长第二阻挡氧化层。
进一步的，在步骤S2中，第一阻挡氧化层的厚度为20埃～30埃。
进一步的，在步骤S2中，第一阻挡氧化层的生成方法是ISSG工艺。
进一步的，在步骤S5中，干法刻蚀第一阻挡氧化层的过程中降低刻蚀偏压，去除侧壁的第一阻挡氧化层。
进一步的，在步骤S7中，刻蚀氮化硅层的刻蚀液为H3PO4。
进一步的，在步骤S8中，第二阻挡氧化层的厚度为45埃～50埃。
进一步的，在步骤S8中，第二阻挡氧化层的生成方法是ISSG工艺。
进一步的，在步骤S8中，SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层、氮化硅层、第一阻挡氧化层和第二阻挡氧化层，非SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层和第二阻挡氧化层。
与现有技术相比，本发明的有益之处在于：
1、本发明的阻挡氧化层采用两次工艺生长而成，在保证SONOS存储区域的ONO结构中阻挡氧化层的最终膜层与现有一次ISSG生长的阻挡氧化层一致的情况下，降低了非SONOS存储区域中阻挡氧化层干法刻蚀时的厚度，通过工艺优化有效地解决了非SONOS存储区域ONO结构刻蚀过程中侧壁产生的阻挡氧化层残留问题，该方法一方面可以扩大刻蚀窗口，另一方面可以有效避免侧壁刻蚀带来的ONO侧钻问题，减少器件漏电，提高器件的可靠性；
2、本发明的方法可以应用到现有工艺流程中，兼容性强，对已有工艺流程、条件、器件结构影响很小。
附图说明
图1A至图1F为现有各工艺流程中SONOS存储单元所在硅片的器件剖面示意图；
图2为采用现有工艺刻蚀后非SONOS存储区域阻挡氧化层刻蚀残留的TEM图；
图3A至图3G为本发明各工艺流程的器件剖面示意图；
图4为本发明的工艺方法流程图。
具体实施方式
以下通过特定的具体实施例并结合附图说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰语变更。
第一实施例
本发明提供的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，如图4所示，具体包括如下步骤：
步骤S1，提供半导体基底200，所述半导体基底200依次形成有隧穿氧化层201和氮化硅层202；
步骤S2，生长第一阻挡氧化层203，所述第一阻挡氧化层203与氮化硅层202、隧穿氧化层201构成ONO结构；
步骤S3，在所述ONO结构上涂抗反射涂层204，并在所述抗反射涂层204上涂光刻胶205；
步骤S4，显影打开非SONOS存储区域；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层203；
步骤S6，去除SONOS存储区域的光刻胶205和抗反射涂层204；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层202；
步骤S8，生长第二阻挡氧化层206。
采用本实施例的工艺方法，半导体基底200上SONOS存储区域自下而上为ONO叠层(隧穿氧化层201-氮化硅层202-第一阻挡氧化层203+第二阻挡氧化层206)，非SONOS存储区域自下而上为隧穿氧化层201和第二阻挡氧化层206。阻挡氧化层通过两次工艺生长而成，在保证SONOS存储区域的ONO结构的最终膜层与现有一次生长的阻挡氧化层一致的情况下，可以使第一次生长的第一阻挡氧化层203的厚度较薄，从而降低非SONOS存储区域中第一阻挡氧化层干法刻蚀时的厚度，通过工艺优化有效地解决了非SONOS存储区域ONO结构刻蚀过程中产生的侧壁阻挡氧化层残留问题。
第二实施例
本发明提供的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，如图4所示，具体包括如下步骤：
步骤S1，提供半导体基底200，所述半导体基底200表面形成有ON叠层结构；
如图3A所示，半导体基底200依次形成有隧穿氧化层201和氮化硅层202；
步骤S2，生长第一阻挡氧化层203，所述第一阻挡氧化层203与氮化硅层202、隧穿氧化层201构成ONO结构；
如图3B所示，在ON叠层结构采用第一次ISSG工艺生长第一阻挡氧化层203，所述第一阻挡氧化层203的厚度为20埃～30埃；
步骤S3，在所述ONO结构上涂抗反射涂层204，并在所述抗反射涂层204上涂光刻胶205；
步骤S4，显影打开非SONOS存储区域，如图3C所示；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层203；
如图3D所示，利用干法刻蚀工艺去除非SONOS存储区域中ONO结构顶部的第一阻挡氧化层203，在刻蚀第一阻挡氧化层203的过程中同时降低刻蚀偏压，从而刻蚀掉侧壁的第一阻挡氧化层203，同时不会产生ONO侧钻问题，纵向刻蚀将第一阻挡氧化层203刻蚀掉；
步骤S6，去除SONOS存储区域的光刻胶205和抗反射涂层204；
如图3E所示，去除SONOS存储区域中ONO结构上的光刻胶205和抗反射涂层204，此时半导体基底200上SONOS存储区域自下而上为ONO叠层(隧穿氧化层201-氮化硅层202-第一阻挡氧化层203)，非SONOS存储区域为ON叠层(隧穿氧化层201-氮化硅层202)；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层202；
如图3F所示，本实施例中采用湿法刻蚀去除非SONOS存储区域的氮化硅层202，采用的刻蚀液为H3PO4，其对氮化硅具有高的刻蚀选择比；
步骤S8，生长第二阻挡氧化层206；
如图3G所示，在硅片表面进行第二次ISSG工艺生长第二阻挡氧化层206，第二阻挡氧化层的厚度为45埃～50埃，使SONOS存储区域中第一次ISSG生长的第一阻挡氧化层203和第二次ISSG生长的第二阻挡氧化层206的总厚度与现有一次ISSG生长的阻挡氧化层103厚度保持一致，此时半导体基底200上SONOS存储区域自下而上为ONO叠层(隧穿氧化层201-氮化硅层202-第一阻挡氧化层203+第二阻挡氧化层206)，非SONOS存储区域自下而上为隧穿氧化层201和第二阻挡氧化层206。
与现有工艺中采用一步ISSG生长ONO结构的阻挡氧化层相比，本发明的阻挡氧化层采用两次工艺生长而成，在保证SONOS存储区域的ONO结构的最终膜层与现有一次ISSG生长的阻挡氧化层一致的情况下，可以使第一次ISSG生长的氧化层厚度较薄，从而降低非SONOS存储区域中阻挡氧化层干法刻蚀时的厚度，通过工艺优化有效地解决了非SONOS存储区域ONO结构刻蚀过程中产生的侧壁阻挡氧化层残留问题，该方法一方面可以扩大刻蚀窗口，另一方面可以有效避免横向侧壁刻蚀带来的ONO侧钻问题，减少器件漏电，提高器件的可靠性，而且可以应用到现有工艺流程中，兼容性强，对已有工艺流程、条件、器件结构影响很小。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。

Claims (7)

1.一种去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，包括如下步骤：
步骤S1，提供半导体基底，所述半导体基底依次形成有隧穿氧化层和氮化硅层；
步骤S2，生长第一阻挡氧化层，所述第一阻挡氧化层与氮化硅层、隧穿氧化层构成ONO结构，所述第一阻挡氧化层的厚度为20埃～30埃；
步骤S3，在所述ONO结构上涂抗反射涂层，并在所述抗反射涂层上涂光刻胶；
步骤S4，显影打开非SONOS存储区域；
步骤S5，干法刻蚀去除非SONOS存储区域顶部的第一阻挡氧化层；
步骤S6，去除SONOS存储区域的光刻胶和抗反射涂层；
步骤S7，湿法刻蚀去除非SONOS存储区域的氮化硅层；
步骤S8，生长第二阻挡氧化层。
2.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S2中，第一阻挡氧化层的生成方法是ISSG工艺。
3.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S5中，干法刻蚀第一阻挡氧化层的过程中降低刻蚀偏压，去除侧壁的第一阻挡氧化层。
4.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S7中，刻蚀氮化硅层的刻蚀液为H3PO4。
5.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S8中，第二阻挡氧化层的厚度为45埃～50埃。
6.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S8中，第二阻挡氧化层的生成方法是ISSG工艺。
7.根据权利要求1所述的去除侧壁ONO结构中阻挡氧化层残留的工艺方法，其特征在于，在步骤S8中，SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层、氮化硅层、第一阻挡氧化层和第二阻挡氧化层，非SONOS存储区域在半导体基底上自下而上依次为隧穿氧化层和第二阻挡氧化层。
CN201811516115.0A 2018-12-12 2018-12-12 去除侧壁ono结构中阻挡氧化层残留的工艺方法 Active CN109616475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811516115.0A CN109616475B (zh) 2018-12-12 2018-12-12 去除侧壁ono结构中阻挡氧化层残留的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811516115.0A CN109616475B (zh) 2018-12-12 2018-12-12 去除侧壁ono结构中阻挡氧化层残留的工艺方法

Publications (2)

Publication Number Publication Date
CN109616475A CN109616475A (zh) 2019-04-12
CN109616475B true CN109616475B (zh) 2020-09-01

Family

ID=66008856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811516115.0A Active CN109616475B (zh) 2018-12-12 2018-12-12 去除侧壁ono结构中阻挡氧化层残留的工艺方法

Country Status (1)

Country Link
CN (1) CN109616475B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568445B1 (ko) * 2003-08-14 2006-04-07 삼성전자주식회사 부분 소노스 형 게이트 구조체를 제조하는 방법 및 그것을갖는 비휘발성 메모리 셀 제조 방법
KR101448154B1 (ko) * 2008-06-30 2014-10-08 삼성전자주식회사 반도체 소자의 게이트 전극의 형성 방법
CN101740520B (zh) * 2008-11-20 2011-11-02 上海华虹Nec电子有限公司 自对准叠加双层多晶硅栅结构的制备方法
CN101625999A (zh) * 2009-08-14 2010-01-13 上海集成电路研发中心有限公司 Sonos存储器的制作方法
CN106129011A (zh) * 2016-09-27 2016-11-16 上海华力微电子有限公司 一种改善sonos结构嵌入式闪存性能的方法
CN107958908B (zh) * 2017-11-21 2020-04-10 上海华力微电子有限公司 Sonos器件的形成方法
CN108091562B (zh) * 2017-12-21 2020-06-16 上海华力微电子有限公司 Sonos存储器的ono刻蚀方法
CN108172582A (zh) * 2017-12-27 2018-06-15 上海华虹宏力半导体制造有限公司 一种sonos存储器的制造方法

Also Published As

Publication number Publication date
CN109616475A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
US11205662B2 (en) Methods for reducing defects in semiconductor plug in three-dimensional memory device
US11411085B2 (en) Devices comprising floating gate materials, tier control gates, charge blocking materials, and channel materials
US8835278B2 (en) Method for forming a buried dielectric layer underneath a semiconductor fin
CN104795331A (zh) 晶体管的形成方法
CN113178454B (zh) 一种3d nand存储器及其制造方法
TW202127663A (zh) 半導體裝置
US9111871B2 (en) Semiconductor structure and method for forming the same
US20180315857A1 (en) Device and method to improve fin top corner rounding for finfet
CN108962896B (zh) 存储器
US20160043096A1 (en) Method for manufacturing a floating gate memory element
TW202213527A (zh) 半導體裝置與其製造方法
CN111263980B (zh) 具有增大的接头临界尺寸的三维存储器器件及其形成方法
CN109616475B (zh) 去除侧壁ono结构中阻挡氧化层残留的工艺方法
KR20070002298A (ko) 낸드 플래쉬 메모리 소자의 제조방법
US10062705B1 (en) Method of manufacturing a flash memory
US7301193B2 (en) Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell
US20060205152A1 (en) Method of fabricating flash memory device
CN109216372B (zh) 半导体结构的形成方法
CN107507772B (zh) 一种沟道孔底部刻蚀方法
CN102800577B (zh) 金属栅极及mos晶体管的形成方法
CN107437547B (zh) 一种半导体器件的制作方法
CN107170685B (zh) 鳍式晶体管的形成方法
CN112309977A (zh) 半导体结构及其形成方法
KR101094522B1 (ko) 불휘발성 메모리 소자 및 그의 제조방법
KR20080101378A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant