CN102800577B - 金属栅极及mos晶体管的形成方法 - Google Patents
金属栅极及mos晶体管的形成方法 Download PDFInfo
- Publication number
- CN102800577B CN102800577B CN201110139496.7A CN201110139496A CN102800577B CN 102800577 B CN102800577 B CN 102800577B CN 201110139496 A CN201110139496 A CN 201110139496A CN 102800577 B CN102800577 B CN 102800577B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- groove
- interlayer dielectric
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种金属栅极及MOS晶体管的形成方法。其中金属栅极的形成方法,包括:提供衬底,在所述衬底表面形成替代栅极结构;在所述衬底上形成层间介质层,所述层间介质层的表面与替代栅电极层顶部齐平;以层间介质层为掩膜,去除替代栅极结构,形成沟槽;在层间介质层上、沟槽侧壁和底部形成第一金属层;在第一金属层上形成掩膜层,所述掩膜层填充满沟槽;对掩膜层进行回刻蚀至露出第一金属层后,去除沟槽内剩余的掩膜层;在第一金属层上形成第二金属层,所述第二金属层填充满沟槽;平坦化第二金属层和第一金属层至露出层间介质层,在沟槽内形成金属栅极。本发明避免由于沟槽侧壁顶部金属层堆积而导致的沟槽内形成空隙,从而可以提高半导体器件的可靠性。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种金属栅极及MOS晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高,技术节点的降低,传统的栅介质层不断变薄,晶体管漏电量随之增加,引起半导体器件功耗浪费等问题。为解决上述问题,现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中,“后栅极(gate last)”工艺为形成金属栅极的一个主要工艺。
在美国专利US6664195中提供了一种使用“后栅极”工艺形成金属栅极的方法,包括:提供半导体衬底,所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层;以所述替代栅结构作为停止层,对所述层间介质层进行化学机械抛光工艺;除去所述替代栅结构后形成沟槽;最后通过PVD方法向所述沟槽内填充金属,以形成金属栅电极层。
实际应用中发现,通过上述技术方案形成的金属栅极内部会有缝隙或孔洞,影响金属栅极的电性能。
发明内容
本发明解决的问题是金属栅极及MOS晶体管的形成方法,防止金属栅极内产生缝隙或孔洞。
为解决上述问题,本发明实施例提供一种金属栅极的形成方法,包括:提供衬底,在所述衬底表面形成替代栅极结构;在所述衬底上形成层间介质层,所述层间介质层的表面与替代栅极结构顶部齐平;以层间介质层为掩膜,去除替代栅极结构,形成沟槽;在层间介质层上、沟槽侧壁和底部形成第一金属层;在第一金属层上形成掩膜层,所述掩膜层填充满沟槽;对掩膜层进行回刻蚀至露出第一金属层后,去除沟槽内剩余的掩膜层;在第一金属层上形成第二金属层,所述第二金属层填充满沟槽;平坦化第二金属层和第一金属层至露出层间介质层,在沟槽内形成金属栅极。
本发明还提供一种MOS晶体管的形成方法,包括:提供衬底,在所述衬底表面形成替代栅极结构;在替代栅极结构两侧形成侧墙;在替代栅极结构及侧墙两侧的衬底内形成源极、漏极;在所述衬底上形成层间介质层,所述层间介质层的表面与替代栅极结构顶部齐平;以层间介质层为掩膜,去除替代栅极结构,形成沟槽;在层间介质层上、沟槽侧壁和底部形成第一金属层;在第一金属层上形成掩膜层,所述掩膜层填充满沟槽;对掩膜层进行回刻蚀至露出第一金属层后,去除沟槽内剩余的掩膜层;在第一金属层上形成第二金属层,所述第二金属层填充满沟槽;平坦化第二金属层和第一金属层至露出层间介质层,在沟槽内形成金属栅极。
与现有技术相比,本发明技术方案具有以下优点:在去除替代栅极结构后,先向沟槽内填充第一金属层,在沟槽侧壁顶部会产生第一金属层堆积;此时不再用金属层填充沟槽,而是在第一金属层及沟槽内形成掩膜层;通过回刻蚀掩膜层将第一金属层堆积去除,增大沟槽顶部开口;然后去除剩余掩膜层后再向沟槽内填充满第二金属层,可以避免由于沟槽侧壁顶部金属层堆积而导致的沟槽内形成缝隙和空洞,从而可以提高半导体器件的可靠性。
附图说明
图1是现有技术方案形成金属栅极过程中沟槽内填充效果图;
图2是本发明形成金属栅极的具体实施方式流程示意图;
图3至图12是本发明形成包含金属栅极的晶体管的实施例结构示意图。
具体实施方式
由背景技术得知,通过现有技术方案得到的半导体器件的可靠性较差。
本发明的发明人经过研究发现,半导体器件的可靠性较差是由于金属栅极的电阻值过高造成,再进一步研究发现是因为所述金属栅极的填充物质内部存在空隙,所述空隙会提高金属栅极的电阻值。
发明人进一步发现,所述空隙形成的原因如下:现有技术中,虽然所形成的开口顶部的宽度大于底部的宽度,但是所述开口侧壁仅靠近开口的部分为倾斜,而靠近底部的侧壁与衬底垂直,如图1所示,在倾斜侧壁和垂直侧壁的交界处形成侧壁拐角001,因而在所述拐角001处,仍然造成填充的材料堆积,会形成空隙002。
为解决上述问题,本发明提供一种金属栅极的形成方法,其形成流程如图2所示,包括:执行步骤S1,提供衬底,在所述衬底表面形成替代栅极结构;执行步骤S2,在所述衬底上形成层间介质层,所述层间介质层的表面与替代栅极结构顶部齐平;执行步骤S3,以层间介质层为掩膜,去除替代栅极结构,形成沟槽;执行步骤S4,在层间介质层上、沟槽侧壁和底部形成第一金属层;执行步骤S5,在第一金属层上形成掩膜层,所述掩膜层填充满沟槽;执行步骤S6,对掩膜层进行回刻蚀至露出第一金属层后,去除沟槽内剩余的掩膜层;执行步骤S7,在第一金属层上形成第二金属层,所述第二金属层填充满沟槽;执行步骤S8,平坦化第二金属层和第一金属层至露出层间介质层,在沟槽内形成金属栅极。
本发明还提供了一种MOS晶体管的形成方法,包括:提供衬底,在所述衬底表面形成替代栅极结构;在替代栅极结构两侧形成侧墙;在替代栅极结构及侧墙两侧的衬底内形成源极、漏极;在所述衬底上形成层间介质层,所述层间介质层的表面与替代栅极结构顶部齐平;以层间介质层为掩膜,去除替代栅极结构,形成沟槽;在层间介质层上、沟槽侧壁和底部形成第一金属层;在第一金属层上形成掩膜层,所述掩膜层填充满沟槽;对掩膜层进行回刻蚀至露出第一金属层后,去除沟槽内剩余的掩膜层;在第一金属层上形成第二金属层,所述第二金属层填充满沟槽;平坦化第二金属层和第一金属层至露出层间介质层,在沟槽内形成金属栅极。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图12是本发明形成包含金属栅极的晶体管的实施例结构示意图。如图3所示,提供半导体衬底100;所述半导体衬底100内形成有隔离区112及位于隔离区之间的有源区,其中隔离区112可以是浅沟槽隔离,也可以是LOCOS隔离;在有源区的半导体衬底100上依次形成替代栅介电层101和替代栅电极层102,所述替代栅介电层101和替代栅电极层102构成替代栅极结构,具体形成替代栅电极层102工艺如下:在半导体衬底100上形成替代栅介电层101,在替代栅介电层101上形成多晶硅层,在多晶硅层上形成光刻胶层;对光刻胶层进行曝光显影,形成栅极图形;以图案化光刻胶层为掩膜,刻蚀多晶硅层和替代栅介电层101至露出半导体衬底100。
本实施例中,所述半导体衬底100可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料,例如砷化镓等III-V族化合物。
本实施例中,所述替代栅介电层101的材料可以是氧化硅或氧化硅-氮化硅-氧化硅,形成替代栅介电层101的方法为热氧化法或化学气相沉积法;随着技术节点的降低,为了得到足够薄的替代栅介电层101,通常采用热氧化法氧化半导体衬底100来形成。
本实施例中,所述多晶硅层可以采用炉管沉积工艺形成,其沉积厚度决定了替代栅电极层102的高度,也即后续形成的金属栅极的高度。
如图4所示,以替代栅电极层102为掩膜,对所述半导体衬底100进行浅掺杂区注入,形成轻掺杂漏极104。对于NMOS器件,注入的是n型离子;对于PMOS器件,注入的是p型离子。之后,对所述半导体衬底100进行热处理,使轻掺杂漏极104中的注入离子发生纵向与横向的均匀扩散。
本实施例中,所述热处理工艺可以采用快速热退火、脉冲退火或者激光退火。此步骤的热处理工艺可与制作源/漏极完后的退火工艺一起进行。
除本实施例外,有些工艺可以不形成轻掺杂漏极104,而直接形成源/漏极。
继续参考图4,在所述替代栅极结构两侧形成侧墙106,形成所述侧墙106工艺可以采用现有沉积和刻蚀工艺,形成所述侧墙106的材料可以选择氮化硅或二氧化硅或两者的结合。
如图5所示,以替代栅电极层102和侧墙106为掩膜,向所述半导体衬底100进行重掺杂区注入,形成源极108和漏极108,所述源极108和漏极108的深度深于轻掺杂漏极104。在注入离子之后,对所述半导体衬底100进行热处理,使源极108和漏极108中的注入离子发生纵向与横向的均匀扩散。
本实施例中,在形成PMOS晶体管区域,向半导体衬底100中注入的是p型离子,如硼离子等。
本实施例中,在形成NMOS晶体管区域,向半导体衬底100中注入的是n型离子,如磷离子或砷离子等。
本实施例中,所述热处理工艺可以采用快速热退火、脉冲退火或者激光退火。
参考图6,在所述半导体衬底100上沉积层间介质层113,所述层间介质层113覆盖所述替代栅极结构和侧墙106;采用化学机械研磨法平坦化层间介质层113至露出替代栅极结构顶部。
本实施例中,所述层间介质层113的材料为氧化硅或氮氧化硅或正硅酸乙酯等。
如图7所示,以层间介质层113为掩膜,用干法刻蚀法或湿法刻蚀法刻蚀去除替代栅电极层和替代栅介电层,形成沟槽。
本实施例的另一实例中,所述替代栅介电层101如果采用的是高k材料,则可以不被刻蚀去除,保留于沟槽内的半导体衬底上。
继续参考图7,在所述沟槽内的半导体衬底100上形成栅介质层114。
本实施例中,所述栅介质层114为金属栅极结构的栅介质层,作为实施例,可以采用高K介质作为金属栅极的栅介质层,所述高K介质可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌等一种。
形成所述栅介质层114后,还可以对所述栅介质层114进行其他处理,例如退火工艺,以提高栅介质层114的质量。
如图8所示,用物理气相沉积法(PVD)在层间介质层113上形成第一金属层116。
本实施例中,所述第一金属层116的材料是Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种;第一金属层116的厚度为10埃~100埃,第一金属层116的厚度不能超过100埃,如果过厚会造成第一金属层116在沟槽边角堆积过多而使沟槽开口过早封闭无法进行后续填充。
本实施例中,由于沟槽开口是一个270°的开口,采用物理气相沉积法沉积第一金属层116时,在沟槽侧壁拐角处第一金属层116会产生堆积。
如图9所示,在第一金属层116上形成掩膜层118,所述掩膜层118填充满沟槽。
本实施例中,所述掩膜层118的材料为抗反射材料或非定型碳,其位于第一金属层116表面的厚度为200埃~1500埃。
本实施例中,形成所述掩膜层118的方法是旋转涂布工艺或化学气相沉积工艺。
如图10所示,用回刻蚀方法刻蚀去除掩膜层118以及第一金属层116在沟槽拐角处的堆积部分,使沟槽开口增大。
本实施例中,对掩膜层118及第一金属层116进行回刻蚀采用的气体是氯气或氟基气体。所述回刻蚀工艺刻蚀掩膜层118与第一金属层116的速率比为5∶1~10∶1。
参考图11,灰化法去除沟槽内剩余的掩膜层;然后,用物理气相沉积法(PVD)在第一金属层116上形成第二金属层120,且将所述第二金属层120填充满沟槽。
本实施例中,所述第二金属层120的材料是Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
如图12所示,平坦化第二金属层120至露出层间介质层113,沟槽内的第一金属层116与第二金属层120构成金属栅极,所述栅介质层114与金属栅极构成金属栅极结构。
本实施例中,平坦化第二金属层120的工艺通常采用化学机械研磨法。
本实施例中,在去除替代栅极结构后,先向沟槽内填充第一金属层,在沟槽侧壁顶部会产生第一金属层堆积;此时不再用金属层继续填充沟槽,而是在第一金属层及沟槽内形成掩膜层;通过回刻蚀掩膜层将第一金属层堆积去除,增大沟槽顶部开口;然后去除剩余掩膜层后再向沟槽内填充满第二金属层,可以避免由于沟槽侧壁顶部金属层堆积而导致的沟槽内形成缝隙和空洞,从而可以提高半导体器件的可靠性。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种金属栅极的形成方法,其特征在于,包括:
提供衬底,在所述衬底表面形成替代栅极结构;
在所述衬底上形成层间介质层,所述层间介质层的表面与替代栅极结构顶部齐平;
以层间介质层为掩膜,去除替代栅极结构,形成沟槽;
在层间介质层上、沟槽侧壁和底部形成第一金属层,在沟槽侧壁拐角处所述第一金属层会产生堆积;
在第一金属层上形成掩膜层,所述掩膜层填充满沟槽;
用回刻蚀方法一步刻蚀去除掩膜层以及第一金属层在沟槽拐角处的堆积部分,使沟槽开口增大;
去除沟槽内剩余的掩膜层;
在第一金属层上形成第二金属层,所述第二金属层填充满沟槽;
平坦化第二金属层和第一金属层至露出层间介质层,在沟槽内形成金属栅极。
2.根据权利要求1所述的金属栅极的形成方法,其特征在于,所述第一金属层的材料是Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种,厚度为10埃~100埃。
3.根据权利要求2所述的金属栅极的形成方法,其特征在于,形成所述第一金属层的方法是物理气相沉积法。
4.根据权利要求1所述的金属栅极的形成方法,其特征在于,所述掩膜层为抗反射层或非定型碳层。
5.根据权利要求4所述的金属栅极的形成方法,其特征在于,形成所述掩膜层的方法是旋转涂布工艺或化学气相沉积工艺。
6.根据权利要求1所述的金属栅极的形成方法,其特征在于,所述第二金属层的材料是Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种。
7.根据权利要求6所述的金属栅极的形成方法,其特征在于,形成所述第二金属层的方法是物理气相沉积法。
8.根据权利要求1所述的金属栅极的形成方法,其特征在于,在形成第一金属层之前,还包括步骤:在沟槽底部的半导体衬底上形成栅介质层。
9.根据权利要求1所述的金属栅极的形成方法,其特征在于,对掩膜层进行回刻蚀采用的气体是氯气或氟基气体。
10.根据权利要求9所述的金属栅极的形成方法,其特征在于,所述回刻蚀工艺刻蚀掩膜层与第一金属层的速率比为5:1~10:1。
11.根据权利要求1所述的金属栅极的形成方法,其特征在于,去除沟槽内剩余的掩膜层的方法为灰化法。
12.根据权利要求1所述的金属栅极的形成方法,其特征在于,所述替代栅极结构包括替代栅电极层,所述替代栅电极层的材料为多晶硅。
13.一种MOS晶体管的形成方法,其特征在于,包括:
提供衬底,在所述衬底表面形成替代栅极结构;
在替代栅极结构两侧形成侧墙;
在替代栅极结构及侧墙两侧的衬底内形成源极、漏极;
在所述衬底上形成层间介质层,所述层间介质层的表面与替代栅极结构顶部齐平;
以层间介质层为掩膜,去除替代栅极结构,形成沟槽;
在层间介质层上、沟槽侧壁和底部形成第一金属层,在沟槽侧壁拐角处所述第一金属层会产生堆积;
在第一金属层上形成掩膜层,所述掩膜层填充满沟槽;
用回刻蚀方法一步刻蚀去除掩膜层以及第一金属层在沟槽拐角处的堆积部分,使沟槽开口增大;
去除沟槽内剩余的掩膜层;
在第一金属层上形成第二金属层,所述第二金属层填充满沟槽;
平坦化第二金属层和第一金属层至露出层间介质层,在沟槽内形成金属栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110139496.7A CN102800577B (zh) | 2011-05-26 | 2011-05-26 | 金属栅极及mos晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110139496.7A CN102800577B (zh) | 2011-05-26 | 2011-05-26 | 金属栅极及mos晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102800577A CN102800577A (zh) | 2012-11-28 |
CN102800577B true CN102800577B (zh) | 2015-07-08 |
Family
ID=47199648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110139496.7A Active CN102800577B (zh) | 2011-05-26 | 2011-05-26 | 金属栅极及mos晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102800577B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103456634A (zh) * | 2012-06-04 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103515214A (zh) * | 2012-06-25 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7781321B2 (en) * | 2008-05-09 | 2010-08-24 | International Business Machines Corporation | Electroless metal deposition for dual work function |
US8039381B2 (en) * | 2008-09-12 | 2011-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoresist etch back method for gate last process |
US7994002B2 (en) * | 2008-11-24 | 2011-08-09 | Applied Materials, Inc. | Method and apparatus for trench and via profile modification |
-
2011
- 2011-05-26 CN CN201110139496.7A patent/CN102800577B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102800577A (zh) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11721746B2 (en) | Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features | |
TWI523237B (zh) | 具有源極-汲極側壁間隔物並降低高度的鰭式場效電晶體 | |
US10269819B2 (en) | Integrated structures and methods of forming vertically-stacked memory cells | |
TWI392030B (zh) | 半導體裝置的製造方法 | |
US8673755B2 (en) | Semiconductor device having metal gate and manufacturing method thereof | |
CN110571141B (zh) | 金属栅极的制造方法和半导体器件的制造方法 | |
US8729617B2 (en) | Semiconductor memory device and method for manufacturing the same | |
US20140061781A1 (en) | Semiconductor device and method of fabricating the same | |
US9412837B2 (en) | Methods of manufacturing semiconductor devices | |
US7382054B2 (en) | Method for forming self-aligned contacts and local interconnects simultaneously | |
US10074560B2 (en) | Method of manufacturing semiconductor device | |
CN108807392B (zh) | 快闪存储器及其制造方法 | |
CN102468145A (zh) | 金属栅极的形成方法 | |
CN104517901A (zh) | Cmos晶体管的形成方法 | |
CN102479694B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
CN102479691A (zh) | 金属栅极及mos晶体管的形成方法 | |
CN102800577B (zh) | 金属栅极及mos晶体管的形成方法 | |
KR20100091007A (ko) | 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법 | |
CN102856178B (zh) | 金属栅极和mos晶体管的形成方法 | |
US9368399B2 (en) | Semiconductor device and method for forming the same | |
CN114725107A (zh) | 半导体结构及其制备方法 | |
CN102810477B (zh) | 半导体器件及其形成方法 | |
TWI524394B (zh) | 具有金屬閘極之半導體元件之製作方法 | |
CN118099097B (zh) | 一种半导体器件的制作方法 | |
TWI609430B (zh) | 具有金屬閘極之半導體元件及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |