CN102468145A - 金属栅极的形成方法 - Google Patents

金属栅极的形成方法 Download PDF

Info

Publication number
CN102468145A
CN102468145A CN2010105325478A CN201010532547A CN102468145A CN 102468145 A CN102468145 A CN 102468145A CN 2010105325478 A CN2010105325478 A CN 2010105325478A CN 201010532547 A CN201010532547 A CN 201010532547A CN 102468145 A CN102468145 A CN 102468145A
Authority
CN
China
Prior art keywords
layer
sacrifice layer
metal gates
width
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105325478A
Other languages
English (en)
Inventor
李凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010105325478A priority Critical patent/CN102468145A/zh
Publication of CN102468145A publication Critical patent/CN102468145A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供一种金属栅极的形成方法,提供形成有栅介质层的基底,在介质层上形成牺牲层;对牺牲层进行离子注入形成第二牺牲层,剩余的未掺杂离子的牺牲层为第一牺牲层;主刻蚀牺牲层形成第一替代栅电极层;修正刻蚀第一替代栅电极层形成底部宽度小于开口宽度的第二替代栅电极层;在栅介质层上形成与第二替代栅电极层表面齐平的介质层;去除所述第二替代栅电极层形成沟槽;采用填充物质对沟槽进行填充,形成金属栅极。本发明形成底部宽度小于开口宽度的沟槽,避免填充物质后金属栅极产生空隙,提高金属栅极的质量,进而避免金属栅极的电阻值较待形成的目标电阻值偏高及偏高的电阻值导致功耗上升问题,提高含有所述金属栅极的半导体器件的可靠性。

Description

金属栅极的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种金属栅极的形成方法。
背景技术
随着技术节点的降低,传统的栅介质层不断变薄,晶体管漏电量随之增加,引起半导体器件功耗浪费等问题。为解决上述问题,现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中,“后栅极(gate last)”工艺为形成金属栅极的一个主要工艺。
专利公开号为CN101438389A的中国专利申请提供一种使用“后栅极”工艺形成金属栅极的方法,包括:提供基底,所述基底上形成有替代栅结构、及位于所述基底上覆盖所述替代栅结构的层间介质层;以所述替代栅结构作为停止层,对所述层间介质层进行化学机械抛光工艺;除去所述替代栅结构后形成沟槽;最后对所述沟槽填充介质和金属,以形成栅介质层和金属栅电极层。
实际应用中发现,通过上述技术方案形成的半导体器件的可靠性较低。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法,以解决采用现有技术形成的半导体器件的可靠性较低的问题。
为解决上述问题,本发明提供一种金属栅极的形成方法,包括:
提供基底,所述基底上形成有栅介质层;
在所述栅介质层上形成牺牲层;
对所述牺牲层进行离子注入,形成掺杂离子的第二牺牲层,剩余的未掺杂离子的牺牲层为第一牺牲层,所述第二牺牲层位于第一牺牲层上;
主刻蚀所述第一牺牲层和第二牺牲层形成第一替代栅电极层;
修正刻蚀所述第一替代栅电极层,形成第二替代栅电极层,所述第二替代栅电极层中,第一牺牲层的宽度为第一宽度,所述第二牺牲层的宽度为第二宽度,所述第一宽度小于第二宽度;
在所述栅介质层上形成介质层,所述介质层表面与第二替代栅电极层表面齐平;
去除所述第二替代栅电极层,形成沟槽;
采用填充物质对所述沟槽进行填充,形成金属栅极。
可选的,所述修正刻蚀为湿法刻蚀。
可选的,湿法刻蚀所述第一替代栅电极层时,所述第一牺牲层和第二牺牲层的刻蚀选择比值范围为3∶1~10∶1。
可选的,所述主刻蚀为干法刻蚀。
可选的,所述干法刻蚀中,刻蚀气体包括氯气、溴化氢或六氟化硫中的一种或多种。
可选的,所述第二替代栅电极层中,第二宽度与第一宽度的比值范围为4∶3~3∶1。
可选的,所述第一牺牲层具有第一厚度,所述第一厚度范围为50~200埃,所述第二牺牲层具有第二厚度,所述第二厚度范围为300~500埃。
可选的,所述湿法刻蚀的溶液为以下溶液之一:稀氨水溶液;氢氟酸和硝酸的混合溶液;硫酸和双氧水的混合溶液;氢氟酸溶液;氢氧化钾溶液;四甲基氢氧化铵溶液;双氧水;氯化氢和双氧水的混合溶液。
可选的,所述第一牺牲层或第二牺牲层的材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。
可选的,所述掺杂离子为磷、硼、砷、锗或硅中的一种或多种。
可选的,所述第一牺牲层厚度范围为50~200埃,所述第二牺牲层厚度范围为300~500埃。
与现有技术相比,本发明具有以下优点:通过刻蚀具有不同横向刻蚀速率的第一替代栅电极层形成第二替代栅电极层,使第二替代栅电极层中的第一牺牲层具有第一宽度,第二牺牲层具有第二宽度,去除所述第二替代栅电极层后,形成靠近底部具有第一宽度,靠近开口具有第二宽度的沟槽,所述第一宽度小于第二宽度,避免了填充物质后金属栅极产生空隙,提高金属栅极的质量,进而避免金属栅极的电阻值较待形成的目标电阻值偏高及偏高的电阻值导致功耗上升问题,提高含有所述金属栅极的半导体器件的可靠性。
进一步地,本发明通过离子注入的方式,形成具有刻蚀选择比的两层牺牲层,工艺简单,且可以通过调整离子注入的浓度对后续待形成的金属栅极的形状进行调整,其对应关系为:第二牺牲层掺杂的离子浓度越高,所述金属栅极的第二宽度和第一宽度比值越高,避免了填充物质后金属栅极产生空隙,提高金属栅极的质量,进而避免金属栅极的电阻值较待形成的目标电阻值偏高及偏高的电阻值导致功耗上升问题,提高含有所述金属栅极的半导体器件的可靠性。
进一步地,通过先干法刻蚀作为主刻蚀,然后采用湿法刻蚀进行修正,更好地对金属栅极的形状进行控制,提高金属栅极的质量。
附图说明
图1为本发明一个实施例的金属栅极形成方法流程示意图。
图2至图11为本发明一个实施例的金属栅极形成方法结构示意图。
具体实施方式
现有技术形成的半导体器件的可靠性较低。发明人发现,半导体器件的可靠性较低是由于金属栅极的电阻值较目标电阻值偏高造成,进一步研究发现是因为所述金属栅极的填充物质内部存在空隙,所述空隙会提高金属栅极的电阻值,使其较目标电阻值偏高。
发明人进一步发现,所述空隙形成的原因如下:现有技术中,替代栅结构的侧面垂直于基底,所以去除所述替代栅结构形成的沟槽的侧壁也垂直于所述基底,且所述沟槽开口处的拐角近似为直角,所以当对沟槽进行填充时,位于开口附近的沉积速率较高,越靠近底部沉积速率越低,最后将会在金属栅极内出现空隙。随着栅极长度的减小,沟槽的尺寸也随之减小,沟槽填充愈发变得困难,愈加可能形成空隙。
为解决上述问题,本发明提供一种金属栅极的形成方法,如图1所示,包括:
步骤S1,提供基底,所述基底上形成有栅介质层;
步骤S2,在所述栅介质层上形成牺牲层;
步骤S3,对所述牺牲层进行离子注入,形成掺杂离子的第二牺牲层,剩余的未掺杂离子的牺牲层为第一牺牲层,所述第二牺牲层位于第一牺牲层上;
步骤S4,主刻蚀所述第一牺牲层和第二牺牲层形成第一替代栅电极层;
步骤S5,修正刻蚀所述第一替代栅电极层,形成第二替代栅电极层,所述第二替代栅电极层中,第一牺牲层的宽度为第一宽度,所述第二牺牲层的宽度为第二宽度,所述第一宽度小于第二宽度;
步骤S6,在所述栅介质层上形成介质层,所述介质层表面与第二替代栅电极层表面齐平;
步骤S7,去除所述第二替代栅电极层,形成沟槽;
步骤S8,采用填充物质对所述沟槽进行填充,形成金属栅极。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2至图10为本发明一个实施例的金属栅极形成方法结构示意图。
如图2所示,提供基底110,所述基底110上形成有栅介质层120。
所述基底110可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料,例如砷化镓等III-V族化合物。所述栅介质层120为氧化硅、氮氧化硅、氮化硅之一或组合。
参考图3,在所述栅介质层120上形成牺牲层130,所述牺牲层130的形成方法为化学气相沉积法。所述牺牲层130的材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。所述牺牲层130的厚度为350~700埃。
如图4所示,从所述牺牲层130的上表面,对所述牺牲层130进行离子掺杂注入,使其形成掺杂有离子的第二牺牲层132,通过控制离子掺杂注入的时间,使得所述第二牺牲层132具有第二厚度,所述第一牺牲层131的厚度为第一厚度。其中,所述第一厚度范围为50~200埃,所述第二厚度范围为300~500埃。
其中,所述掺杂离子与牺牲层130的材料对应如下:若所述牺牲层130的材料为多晶硅、非晶硅、单晶硅之一,则所述掺杂离子可以为磷、硼、砷、锗中一种或多种;若所述牺牲层130的材料为多晶锗、非晶锗、单晶锗之一,则所述掺杂离子可以为磷、硼、砷、硅中一种或多种;若所述牺牲层130的材料为锗化硅,则所述掺杂离子可以为磷、硼、砷中的一种或多种。
本实施例中,所述牺牲层130的材料为多晶硅,所述掺杂的离子为硼离子。
如图5所示,在所述第二牺牲层132上形成图案化的硬掩膜层140,所述硬掩膜层140的图案与后续形成的第一替代栅电极层位置对应。
如图6所示,以所述硬掩膜层140为掩膜,对所述第二牺牲层132和第一牺牲层131进行主刻蚀,形成第一替代栅电极层151。所述主刻蚀为干法刻蚀,刻蚀气体包括氯气、溴化氢或六氟化硫中的一种或多种。所述干法刻蚀对第一牺牲层131和掺杂有离子的第二牺牲层132具有相同的刻蚀速率,包括横向刻蚀速率和纵向刻蚀速率。所述第一替代栅电极层151中,所述第一牺牲层131的宽度和第二牺牲层132的宽度相同,即所述第一替代栅电极层151的侧壁垂直于所述栅介质层120。
如图7所示,去除硬掩膜层140,并对所述第一牺牲层131和第二牺牲层132进行修正刻蚀,形成第二替代栅电极层152。其中,所述修正刻蚀为湿法刻蚀,所述湿法刻蚀溶液对于第一牺牲层131和第二牺牲层132具有较高的刻蚀选择比,所述第一牺牲层131和第二牺牲层132的刻蚀选择比值范围为3∶1~10∶1。所述刻蚀选择比值与第二牺牲层132的掺杂浓度相关,所述第二牺牲层132的掺杂浓度越高,所述刻蚀选择比值越高。
所述湿法刻蚀的溶液为以下溶液之一:稀氨水溶液;氢氟酸和硝酸的混合溶液;硫酸和双氧水的混合溶液;氢氟酸溶液;氢氧化钾溶液;四甲基氢氧化铵溶液;双氧水;氯化氢和双氧水的混合溶液。本实施例中,选取稀氨水溶液对所述第一牺牲层131和第二牺牲层132进行湿法刻蚀。
继续参考图7,因为所述湿法刻蚀溶液对于第一牺牲层131和第二牺牲层132具有较高的刻蚀选择比,且所述湿法刻蚀溶液对于第一牺牲层131具有较高的横向刻蚀速率,所以湿法刻蚀之后形成的第二替代栅电极层152中,所述第一牺牲层131的第一宽度D1小于第二牺牲层132的第二宽度D2。所述第二宽度与第一宽度的比值范围为4∶3~3∶1。
所述第二宽度D2与第一宽度D1的比值与第二牺牲层132的离子掺杂浓度相关,即所述第二牺牲层132掺杂的离子浓度越高,所述第一牺牲层131和第二牺牲层132的刻蚀选择比值越高,所述第二宽度D2与第一宽度D1的比值越高。
本发明中,通过首先干法刻蚀作为主刻蚀,然后采用湿法刻蚀进行修正,其中,干法刻蚀速率较快,且形成的形状较为规整,进一步采用湿法刻蚀进行修正以形成具有第二替代栅电极层,更好地对金属栅极的形状进行控制,提高金属栅极的质量。
如图8所示,以所述第二替代栅电极层152为掩膜,对所述基底110进行离子注入,在所述基底110内形成浅离子掺杂区161;然后继续参考图8,在所述替代栅电极层152两侧的基底110上形成侧墙170,并以所述侧墙170为掩膜,对所述基底110进行离子注入,在所述基底110内形成源/漏区162。在其他实施例中,也可以不形成侧墙170结构,直接以所述替代栅电极层152为掩膜,对替代栅电极层152两侧的基底110进行源/漏离子注入,形成源/漏区162;所述源/漏区的形成也可以参考现有的源/漏区形成工艺,在这里就不一一例举。
如图9所示,在所述栅介质层120上沉积介质层180,所述介质层180覆盖所述第二替代栅电极层152;接着以所述第二替代栅电极层152为停止层,对所述介质层180进行平坦化,使所述介质层180表面与第二替代栅电极层152齐平。
如图10所示,去除所述第二替代栅电极层152,形成沟槽200。因为所述第二替代栅电极层152中,所述第一牺牲层131的第一宽度D1小于第二牺牲层132的第二宽度D2,所以去除第二替代栅电极层152后形成的沟槽200也具有不同的宽度,靠近底部的沟槽具有第一宽度D1,靠近开口的沟槽具有第二宽度D2。其中,所述具有第一宽度D1的沟槽高度为50~200埃,所述具有第二宽度D2的沟槽高度为300~500埃。
其中,所述第二替代栅电极层152的去除方法可以为干法刻蚀或者湿法刻蚀:若为干法刻蚀,可以采用包含氯基、氟基的离子体进行刻蚀;若为湿法刻蚀,可以采用氢氧化铵溶液进行刻蚀去除,或者也可以采用硝酸和氢氟酸的混合溶液进行刻蚀去除。
如图11所示,采用填充物质对所述沟槽200进行填充,形成金属栅电极层190。所述栅介质层120和金属栅电极层190构成金属栅极结构。
其中,所述金属栅电极层190的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
本实施例中,所述栅介质层120为金属栅极结构的栅介质层,作为其他实施例,还可以采用高K介质作为金属栅极的栅介质层,具体包括:在采用填充物质对所述沟槽200进行填充前,去除所述栅介质层120,暴露出基底110的表面;对暴露出基底110表面的沟槽200依次填充高K介质和金属,以形成高K栅介质层和金属栅极。
所述高K介质可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌等一种。所述金属栅电极层材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
本发明通过刻蚀具有不同横向刻蚀速率的第一替代栅电极层形成第二替代栅电极层,使第二替代栅电极层中的第一牺牲层具有第一宽度,第二牺牲层具有第二宽度,去除所述第二替代栅电极层后,形成靠近底部具有第一宽度,靠近开口具有第二宽度的沟槽,所述第一宽度小于第二宽度,避免了填充物质后金属栅极产生空隙,提高金属栅极的质量,进而避免金属栅极的电阻值较待形成的目标电阻值偏高及偏高的电阻值导致功耗上升问题,提高含有所述金属栅极的半导体器件的可靠性。
进一步地,本发明通过离子注入的方式,形成具有刻蚀选择比的两层牺牲层,工艺简单,且可以通过离子注入的浓度对后续待形成的金属栅极的形状进行调整,其对应关系为:第二牺牲层掺杂的离子浓度越高,所述金属栅极的第二宽度和第一宽度比值越高,避免了填充物质后金属栅极产生空隙,提高金属栅极的质量,进而避免金属栅极的电阻值较待形成的目标电阻值偏高及偏高的电阻值导致功耗上升问题,提高含有所述金属栅极的半导体器件的可靠性。
进一步地,通过先干法刻蚀作为主刻蚀,然后采用湿法刻蚀进行修正,更好地对金属栅极的形状进行控制,提高金属栅极的质量。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种金属栅极的形成方法,其特征在于,包括:
提供基底,所述基底上形成有栅介质层;
在所述栅介质层上形成牺牲层;
对所述牺牲层进行离子注入,形成掺杂离子的第二牺牲层,剩余的未掺杂离子的牺牲层为第一牺牲层,所述第二牺牲层位于第一牺牲层上;
主刻蚀所述第一牺牲层和第二牺牲层形成第一替代栅电极层;
修正刻蚀所述第一替代栅电极层,形成第二替代栅电极层,所述第二替代栅电极层中,第一牺牲层的宽度为第一宽度,所述第二牺牲层的宽度为第二宽度,所述第一宽度小于第二宽度;
在所述栅介质层上形成介质层,所述介质层表面与第二替代栅电极层表面齐平;
去除所述第二替代栅电极层,形成沟槽;
采用填充物质对所述沟槽进行填充,形成金属栅极。
2.根据权利要求1所述金属栅极的形成方法,其特征在于,所述修正刻蚀为湿法刻蚀。
3.根据权利要求2所述金属栅极的形成方法,其特征在于,湿法刻蚀所述第一替代栅电极层时,所述第一牺牲层和第二牺牲层的刻蚀选择比值范围为3∶1~10∶1。
4.根据权利要求1所述金属栅极的形成方法,其特征在于,所述主刻蚀为干法刻蚀。
5.根据权利要求4所述金属栅极的形成方法,其特征在于,所述干法刻蚀中,刻蚀气体包括氯气、溴化氢或六氟化硫中的一种或多种。
6.根据权利要求1所述金属栅极的形成方法,其特征在于,所述第二替代栅电极层中,第二宽度与第一宽度的比值范围为4∶3~3∶1。
7.根据权利要求1所述金属栅极的形成方法,其特征在于,所述第一牺牲层具有第一厚度,所述第一厚度范围为50~200埃,所述第二牺牲层具有第二厚度,所述第二厚度范围为300~500埃。
8.根据权利要求1所述金属栅极的形成方法,其特征在于,所述湿法刻蚀的溶液为以下溶液之一:稀氨水溶液;氢氟酸和硝酸的混合溶液;硫酸和双氧水的混合溶液;氢氟酸溶液;氢氧化钾溶液;四甲基氢氧化铵溶液;双氧水;氯化氢和双氧水的混合溶液。
9.根据权利要求1所述金属栅极的形成方法,其特征在于,所述第一牺牲层或第二牺牲层的材料为多晶硅、非晶硅、单晶硅、多晶锗、非晶锗、单晶锗、锗化硅之一。
10.根据权利要求1所述金属栅极的形成方法,其特征在于,所述掺杂离子为磷、硼、砷、锗或硅中的一种或多种。
11.根据权利要求1所述金属栅极的形成方法,其特征在于,所述第一牺牲层厚度范围为50~200埃,所述第二牺牲层厚度范围为300~500埃。
CN2010105325478A 2010-11-01 2010-11-01 金属栅极的形成方法 Pending CN102468145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105325478A CN102468145A (zh) 2010-11-01 2010-11-01 金属栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105325478A CN102468145A (zh) 2010-11-01 2010-11-01 金属栅极的形成方法

Publications (1)

Publication Number Publication Date
CN102468145A true CN102468145A (zh) 2012-05-23

Family

ID=46071629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105325478A Pending CN102468145A (zh) 2010-11-01 2010-11-01 金属栅极的形成方法

Country Status (1)

Country Link
CN (1) CN102468145A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489780A (zh) * 2012-06-13 2014-01-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管基体的形成方法及鳍式场效应管
CN103681328A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 一种制造场效应晶体管的方法
WO2014059562A1 (zh) * 2012-10-16 2014-04-24 中国科学院微电子研究所 半导体器件制造方法
CN104253017A (zh) * 2013-06-27 2014-12-31 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN105513969A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN112141999A (zh) * 2020-09-27 2020-12-29 地球山(北京)科技有限公司 一种mems器件的制造方法及mems器件
CN112670172A (zh) * 2020-12-29 2021-04-16 上海集成电路装备材料产业创新中心有限公司 一种金属栅器件的制备方法
WO2022166147A1 (zh) * 2021-02-07 2022-08-11 长鑫存储技术有限公司 一种形成超浅结的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638049A (zh) * 2004-01-09 2005-07-13 国际商业机器公司 具有金属栅电极和硅化物触点的fet栅极结构
US20060051957A1 (en) * 2004-09-07 2006-03-09 Brask Justin K Method for making a semiconductor device that includes a metal gate electrode
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法
US20060281246A1 (en) * 2005-03-31 2006-12-14 Stefan Tegen Semiconductor having structure with openings
CN101308787A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 多晶硅的刻蚀方法
CN101438389A (zh) * 2006-05-09 2009-05-20 英特尔公司 Cmos晶体管栅极中的凹入功函数金属

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1846313A (zh) * 2003-09-09 2006-10-11 国际商业机器公司 用于高性能器件的金属替换栅极的结构和方法
CN1638049A (zh) * 2004-01-09 2005-07-13 国际商业机器公司 具有金属栅电极和硅化物触点的fet栅极结构
US20060051957A1 (en) * 2004-09-07 2006-03-09 Brask Justin K Method for making a semiconductor device that includes a metal gate electrode
US20060281246A1 (en) * 2005-03-31 2006-12-14 Stefan Tegen Semiconductor having structure with openings
CN101438389A (zh) * 2006-05-09 2009-05-20 英特尔公司 Cmos晶体管栅极中的凹入功函数金属
CN101308787A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 多晶硅的刻蚀方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489780A (zh) * 2012-06-13 2014-01-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管基体的形成方法及鳍式场效应管
CN103489780B (zh) * 2012-06-13 2016-02-17 中芯国际集成电路制造(上海)有限公司 鳍式场效应管基体的形成方法及鳍式场效应管
CN103681328A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 一种制造场效应晶体管的方法
CN103681328B (zh) * 2012-09-10 2016-06-29 中国科学院微电子研究所 一种制造场效应晶体管的方法
WO2014059562A1 (zh) * 2012-10-16 2014-04-24 中国科学院微电子研究所 半导体器件制造方法
CN104253017A (zh) * 2013-06-27 2014-12-31 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN105513969A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105513969B (zh) * 2014-09-26 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN112141999A (zh) * 2020-09-27 2020-12-29 地球山(北京)科技有限公司 一种mems器件的制造方法及mems器件
CN112141999B (zh) * 2020-09-27 2024-01-02 地球山(苏州)微电子科技有限公司 一种mems器件的制造方法及mems器件
CN112670172A (zh) * 2020-12-29 2021-04-16 上海集成电路装备材料产业创新中心有限公司 一种金属栅器件的制备方法
WO2022166147A1 (zh) * 2021-02-07 2022-08-11 长鑫存储技术有限公司 一种形成超浅结的方法

Similar Documents

Publication Publication Date Title
CN102468145A (zh) 金属栅极的形成方法
US10665599B2 (en) Integrated structures and methods of forming vertically-stacked memory cells
KR101263648B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조 방법.
CN102386217B (zh) 栅极堆叠结构及其制作方法
CN203085558U (zh) 一种栅堆叠结构和半导体器件
CN102386080B (zh) 金属栅极的形成方法
KR20140104890A (ko) 집적 회로들 및 금속 게이트 전극들을 갖는 집적 회로들을 제조하기 위한 방법들
CN104810368A (zh) Cmos晶体管及其形成方法
CN105428237A (zh) Nmos晶体管及其形成方法
CN102446726B (zh) 一种金属栅极的形成方法
CN102347227A (zh) 一种金属栅极的形成方法
CN102479691A (zh) 金属栅极及mos晶体管的形成方法
CN103855004B (zh) 晶体管的形成方法
CN110783404A (zh) 鳍状场效晶体管装置
CN102386081A (zh) 金属栅极的形成方法
CN104681490A (zh) Cmos晶体管的形成方法
CN104217935A (zh) 晶体管的形成方法
CN103681282B (zh) 晶体管的形成方法
CN102931064A (zh) 金属栅极的形成方法
CN103094213B (zh) Cmos器件金属栅极的制造方法
CN101552194A (zh) 半导体器件及其制造方法
CN104253047A (zh) 晶体管的形成方法
US9202846B2 (en) Resistance random access memory device
CN102881574A (zh) 半导体元件的制作方法
KR102434065B1 (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121114

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121114

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120523