CN203085558U - 一种栅堆叠结构和半导体器件 - Google Patents
一种栅堆叠结构和半导体器件 Download PDFInfo
- Publication number
- CN203085558U CN203085558U CN201190000073.0U CN201190000073U CN203085558U CN 203085558 U CN203085558 U CN 203085558U CN 201190000073 U CN201190000073 U CN 201190000073U CN 203085558 U CN203085558 U CN 203085558U
- Authority
- CN
- China
- Prior art keywords
- grid
- spacer medium
- medium layer
- layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims description 125
- 230000004888 barrier function Effects 0.000 claims description 46
- 238000000034 method Methods 0.000 abstract description 39
- 239000000758 substrate Substances 0.000 abstract description 32
- 238000002955 isolation Methods 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 239000000075 oxide glass Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 255
- 229910052751 metal Inorganic materials 0.000 description 74
- 239000002184 metal Substances 0.000 description 74
- 238000005530 etching Methods 0.000 description 54
- 238000005516 engineering process Methods 0.000 description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 16
- 230000004308 accommodation Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 238000010276 construction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 239000011435 rock Substances 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 6
- 239000012467 final product Substances 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 4
- 235000014653 Carica parviflora Nutrition 0.000 description 4
- 241000243321 Cnidaria Species 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000005297 pyrex Substances 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及一种栅堆叠结构和半导体器件。该栅堆叠结构包括，栅介质层，形成于基底内的活性区和连接区上；栅极，形成于所述栅介质层上；以及，侧墙，环绕所述栅介质层和所述栅极；还包括：隔离介质层，所述隔离介质层仅位于所述活性区上，所述侧墙覆盖所述隔离介质层中相对的侧面，位于所述活性区上的所述隔离介质层的厚度大于位于所述连接区上的所述隔离介质层的厚度，所述隔离介质层为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃或者低介电常数介质材料中的一种或其组合。均可减少栅极与第二接触孔之间发生短路的可能性，且可以与两次接触孔形成工艺兼容。
Description
优先权要求
本申请要求了2010年4月7日提交的、申请号为201010142125X、发明名称为“一种栅堆叠结构、半导体器件及二者的制造方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本实用新型涉及半导体技术领域，具体来说，涉及一种栅堆叠结构和半导体器件。
背景技术
随着半导体器件的临界尺寸越来越小，接触孔（CA）的尺寸也越来越小，且栅极和接触孔间的距离也随之减小。
其中，国际上各主要半导体公司和研究组织竞相研发的课题之一为CMOS器件栅工程研究。通常，如图1所示，栅堆叠结构包括形成于基底10上的栅介质层20、形成于所述栅介质层20上的栅极40，以及，环绕所述栅介质层20和所述栅极40的侧墙30。其中，栅极40多选用金属栅极。其中，如图2所示，所述栅极40位于所述基底10的活性区12和连接区14上，位于所述活性区12上的所述栅极40用以调整器件性能，位于所述连接区14上的所述栅极40、形成于其上的接触孔16以及形成于所述活性区12上的所述接触孔18均用以形成金属互连。
如图3所示，在形成栅堆叠结构后，将继续形成与所述栅堆叠结构等高的第一接触孔60，继而，在所述第一接触孔60上形成第二接触孔62（所述第二接触孔62与第一接触孔60共同构成同一层间介质层50中的接触孔），以形成第一层金属互连。将接触孔的形成过程一分为二（本文件中简称为两次接触孔形成工艺），利于降低刻蚀过程中接触孔的深宽比，减少刻蚀不完全以及填充孔洞等缺陷。
但是，在上述工艺中，结合图1及图2所示，由于所述第二接触孔62与位于所述活性区12的所述栅极40距离非常近，而实践中由于工艺的限制，易于在所述第二接触孔62与所述栅极40之间发生短路（如图3中虚线64所标示）。
实用新型内容
为了解决上述问题，本实用新型提供了一种栅堆叠结构及其制造方法，可减少第二接触孔与栅极之间发生短路的可能性；本实用新型提供了一种半导体器件及其制造方法，可减少半导体器件内第二接触孔与栅极之间发生短路的可能性。
本实用新型提供的一种栅堆叠结构，包括，
栅介质层，形成于基底内的活性区和连接区上；
栅极，形成于所述栅介质层上；以及，
侧墙，环绕所述栅介质层和所述栅极；
其特征在于，还包括：
隔离介质层，所述隔离介质层仅位于所述活性区上，所述侧墙覆盖所述隔离介质层中相对的侧面，位于所述活性区上的所述隔离介质层的厚度大于位于所述连接区上的所述隔离介质层的厚度，所述隔离介质层为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃或者低介电常数介质材料中的一种或其组合。
可选地，所述隔离介质层仅位于所述活性区上。
可选地，在包含所述栅堆叠结构的器件中引入阻挡层时，所述隔离介质层材料与阻挡层材料不同。
可选地，所述隔离介质层为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃或者低介电常数介质材料中的一种或其组合。
本实用新型提供的一种栅堆叠结构的制造方法，包括，
在包含活性区和连接区的基底上形成栅介质层、形成于所述栅介质层上的栅极，以及环绕所述栅介质层和所述栅极的侧墙；
还包括：
去除部分厚度的所述栅极，被去除的位于所述活性区上的厚度大于位于所述连接区上的厚度，以暴露所述侧墙中相对的内壁；
在所述栅极上形成隔离介质层，所述隔离介质层覆盖暴露的所述内壁。
可选地，去除部分厚度的所述栅极的步骤为：仅去除位于所述活性区上的所述栅极的部分厚度。
可选地，在形成栅堆叠结构后引入阻挡层时，所述隔离介质层材料与阻挡层材料不同。
可选地，所述隔离介质层为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃或者低介电常数介质材料中的一种或其组合。
本实用新型提供的一种半导体器件，所述半导体器件包含上述栅堆叠结构。
本实用新型提供的一种半导体器件的制造方法，包括，
在基底上形成栅堆叠结构；
在形成有所述栅堆叠结构的所述基底上形成金属互连；
采用上述方法形成所述栅堆叠结构。
与现有技术相比，采用本实用新型提供的技术方案具有如下优点：
通过在所述栅极上嵌入隔离介质层，并使所述侧墙覆盖所述隔离介质层中相对的侧面，位于活性区上的所述隔离介质层的厚度大于位于连接区上的所述隔离介质层的厚度，既可以增加位于活性区中栅极与第二接触孔之间的垂直距离，并在所述栅极与所述第二接触孔之间形成隔离带，减小所述栅极与所述第二接触孔之间发生短路的可能性；对于位于所述连接区上的所述栅极而言，又可以通过调整所述隔离介质层的厚度，以使在其上形成的所述隔离介质层的厚度尽量地小，以在刻蚀第二接触孔时，可以与两次接触孔形成工艺兼容；
通过使所述隔离介质层仅位于所述活性区上，可使在减小所述栅极与第二接触孔之间发生短路的可能性时，可使在位于所述连接区内的所述栅极上不再形成所述隔离介质层，在刻蚀第二接触孔时，可以与两次接触孔形成工艺更好地兼容；
通过使所述隔离介质层材料与阻挡层材料不同，可在刻蚀所述阻挡层以形成第二接触孔时，对所述隔离介质层的损伤控制到最小，利于保证所述栅极与所述第二接触孔之间的隔离效果。
附图说明
图1所示为现有技术中栅堆叠结构的结构示意图；
图2所示为现有技术中器件结构的俯视图；
图3所示为现有技术中形成第一层金属互连后的结构示意图；
图4所示为活性区中本实用新型栅堆叠结构第一实施例的结构示意图；
图5所示为连接区中本实用新型栅堆叠结构第一实施例的结构示意图；
图6所示为活性区中本实用新型栅堆叠结构第二实施例的结构示意图；
图7所示为连接区中本实用新型栅堆叠结构第二实施例的结构示意图；
图8至图16所示为施行本实用新型栅堆叠结构的制造方法第一实施例各步骤时的中间结构示意图；
图17至图18所示为施行本实用新型栅堆叠结构的制造方法第一实施例后获得的结构俯视图；
图19至图21所示为施行本实用新型栅堆叠结构的制造方法第二实施例各步骤时的中间结构示意图。
具体实施方式
下文的公开提供了许多不同的实施例或例子以实现本实用新型提供的技术方案。虽然下文中对特定例子的部件和设置进行了描述，但是，它们仅仅为示例，并且目的不在于限制本实用新型。
此外，本实用新型可以在不同实施例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论的各种实施例和/或设置之间的关系。
本实用新型提供了各种特定工艺和/或材料的例子，但是，本领域普通技术人员可以意识到的其他工艺和/或其他材料的替代应用，显然未脱离本实用新型要求保护的范围。需强调的是，本文件内所述的各种区域的边界包含由于工艺或制程的需要所作的必要的延展。
如图4所示，在本实用新型栅堆叠结构的第一实施例中，所述栅堆叠结构包括：形成于基底100上的栅介质层120、形成于所述栅介质层120上的栅极，以及，环绕所述栅介质层120和所述栅极的侧墙160；所述栅极包括功函数金属层140、金属层142和辅助金属层144，所述功函数金属层140形成于所述栅介质层120上并向所述侧墙160的内壁延伸，所述金属层142形成于所述功函数金属层140上，所述辅助金属层144形成于所述金属层142上，所述辅助金属层144的电阻率小于所述金属层142的电阻率，仅在位于所述基底内活性区的所述辅助金属层144上还形成有隔离介质层164，所述侧墙160覆盖所述隔离介质层164中相对的侧面。
其中，所述基底100意指已经历处理操作的衬底，所述处理操作包括预清洗、形成阱区及形成浅沟槽隔离区，被所述浅沟槽隔离区包围的区域为活性区，用以形成控制器件性能的栅极、源漏区及部分金属互连；在所述浅沟槽隔离区上也形成有栅极，所述栅极用以替代位于所述活性区的所述栅极完成金属互连，因此，本文件内，将完成金属互连的所述栅极所在区域称为连接区。所述衬底可以包括硅晶片或其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟；此外，所述衬底优选地包括外延层；所述衬底也可以包括绝缘体上硅（SOI）结构。
所述栅介质层120可以选用铪基材料，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合。侧墙160可以包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种或其组合。侧墙160可以具有多层结构。可采用传统工艺执行上述处理操作及形成所述栅介质层120和所述侧墙160。
在本实施例中，所述栅极可以采用伪栅工艺形成，即，先利用如多晶硅形成伪栅，继而，形成环绕所述伪栅的侧墙，再去除所述伪栅而在所述侧墙内壁环绕的区域内形成栅极区，在所述栅极区内填充所述功函数金属层、金属层和辅助金属层后形成栅极。
所述功函数金属层140可以包括TiN、TiAlN、TaN或TaAlN中的一种或其组合；所述金属层142和所述辅助金属层144可以包括Al、Ti、Ta、W或Cu中的一种或其组合。在形成所述栅极之前，已在所述基底上按工艺要求形成轻掺杂漏区（LDD）、源漏区和接触区（所述接触区102多为金属硅化物，以在选用硅衬底时，使硅和随后淀积的导电材料更好地接触；为形成所述金属硅化物而在所述衬底上形成的金属材料包括Co、Ni、Mo、Pt或W中的一种或其组合）。所述功函数金属层140、金属层142和辅助金属层144可以采用溅射、脉冲激光沉积（PLD）、金属有机化学气相淀积（MOCVD）、原子层淀积（ALD）、等离子体增强原子层淀积（PEALD）或其他适合的工艺形成。
可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除部分厚度的所述辅助金属层144，以在所述栅极上形成隔离介质层164，并使所述侧墙160覆盖所述隔离介质层164中相对的侧面。被去除的所述辅助金属层144的部分厚度可以根据器件性能和工艺要求灵活确定，只要利用去除部分厚度的所述辅助金属层144可提供容纳空间，在所述容纳空间中形成所述隔离介质层164后，可在所述栅极与第二接触孔之间形成附加的隔离带即可。
需说明的是，本实施例中，所述辅助金属层144是为减小栅极电阻而选用，作为示例，在本实施例中，所述辅助金属层144的厚度与所述侧墙160的高度之比可以大于或等于20%，所述隔离介质层164的厚度与所述侧墙160的高度之比可以大于或等于15%；而在栅堆叠结构的其他实施例中，所述栅极可以只包含功函数金属层140和金属层142，此时，可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除部分厚度的所述功函数金属层140和金属层142，以在所述栅极上形成隔离介质层164（此时，所述隔离介质层164的厚度与所述侧墙160的高度之比可以大于或等于15%），并使所述侧墙160覆盖所述隔离介质层164中相对的侧面。被去除的所述功函数金属层140和金属层142的部分厚度可以根据器件性能和工艺要求灵活确定，只要利用去除部分厚度的所述功函数金属层140和金属层142可提供容纳空间，在所述容纳空间中形成所述隔离介质层164后，可在所述栅极与第二接触孔之间形成附加的隔离带即可。
其中，所述隔离介质层164可以为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃（如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、碳氧化硅或碳氮氧化硅等）或者低介电常数介质材料（如黑钻石、coral等）中的一种或其组合。所述隔离介质层164可以采用化学气相沉积（CVD）、PLD 、ALD 、PEALD或其他适合的工艺形成。
由于形成所述栅堆叠结构后，为形成半导体器件，需继续形成阻挡层、层间介质层及嵌入所述阻挡层和层间介质层中的第二接触孔，所述阻挡层将覆盖所述隔离介质层，所述阻挡层的材料可以为氮化硅、碳氮化硅。
在本实施例中，所述隔离介质层164的材料可以与所述阻挡层的材料相同，此时，由于所述隔离介质层具有一定厚度，使得在刻蚀所述阻挡层以形成第二接触孔时，即使所述第二接触孔与所述栅极距离非常近，在刻蚀所述阻挡层时导致部分厚度的所述隔离介质层被刻蚀，仍可通过预先控制所述隔离介质层的厚度，使其在经历所述阻挡层的刻蚀操作后仍保留部分厚度，以在所述栅极与所述接触孔之间形成隔离带，减小所述栅极与第二接触孔之间发生短路的可能性。
在本实用新型栅堆叠结构的其他实施例中，优选地，所述隔离介质层164的材料与阻挡层的材料不同，即，若所述阻挡层材料选为氮化硅时，所述隔离介质层164材料可选为未掺杂的二氧化硅。则在刻蚀所述阻挡层时，由于同一刻蚀剂（如刻蚀气体或刻蚀溶剂）对不同材料的刻蚀速率不同，可选用对所述阻挡层材料刻蚀速率快而对所述隔离介质层材料刻蚀速率较慢的刻蚀剂刻蚀所述阻挡层。此时，所述隔离介质层被刻蚀的程度较轻，隔离效果较好。即，通过使所述隔离介质层材料与阻挡层材料不同，可在刻蚀所述阻挡层以形成第二接触孔时，对所述隔离介质层的损伤控制到最小，利于保证所述栅极与所述第二接触孔之间的隔离效果。
需强调的是，在本实施例中，所述隔离介质层仅位于所述活性区上，如图5所示，此时，位于所述连接区上的栅堆叠结构只包括：形成于连接区104上的栅极（所述连接区104中与所述栅极相接触的材料通常为浅沟槽隔离材料，如未掺杂的二氧化硅等），以及，环绕所述栅极的侧墙160；所述栅极包括功函数金属层140、金属层142和辅助金属层144，所述功函数金属层140形成于所述栅介质层120上并向所述侧墙160的内壁延伸，所述金属层142形成于所述功函数金属层140上，所述辅助金属层144形成于所述金属层142上，所述辅助金属层144的电阻率小于所述金属层142的电阻率。换言之，在位于所述连接区104上的栅堆叠结构中不包括隔离介质层。如此，在后续利用两次接触孔形成工艺刻蚀第二接触孔时，由于连接于所述栅极的第二接触孔和连接于第一接触孔的第二接触孔同步形成，对位于所述连接区104上的栅堆叠结构中不做改变，利于引入新结构的所述栅堆叠结构与两次接触孔形成工艺更好地兼容。
但是，在本实用新型栅堆叠结构的其他实施例中，在位于所述连接区104上的栅堆叠结构中也可以包括隔离介质层，只是位于所述活性区上的所述隔离介质层的厚度需大于位于所述连接区上的所述隔离介质层的厚度。此时，虽然在位于所述连接区104上的栅堆叠结构中引入所述隔离介质层，将导致在刻蚀连接于所述栅极的第二接触孔和连接于第一接触孔的第二接触孔时，需去除的介质层的厚度不同；在刻蚀连接于第一接触孔的第二接触孔时，只需去除形成于所述第一接触孔上的层间介质层和阻挡层，而在刻蚀连接于所述栅极的第二接触孔时，在去除形成于所述栅极之上的层间介质层和阻挡层之余，还要去除形成于所述栅极之上的隔离介质层。即使如此，仍可通过调整所述隔离介质层的形成工艺，而使引入新结构的所述栅堆叠结构与两次接触孔形成工艺兼容。由于在刻蚀连接于第一接触孔的第二接触孔时，为优化刻蚀效果，通常需引入过刻蚀操作，则通过使形成于连接区中的栅极上的所述隔离介质层尽量薄，可以使所述隔离介质层在所述过刻蚀操作中被去除（即使所述隔离介质层与所述阻挡层材料不同，选用的刻蚀剂对二者的刻蚀效果不同，但是用以去除所述阻挡层材料的刻蚀剂也总会在一定程度上刻蚀所述隔离介质层材料，只要所述隔离介质层尽量薄，该操作是可以实现的；此外，为在所述活性区和所述连接区上形成不同厚度的所述隔离介质层，预先被去除的所述栅极的厚度是不同的，此时，可利用单掩模多刻蚀深度工艺去除不同厚度的所述栅极；所述单掩模多刻蚀深度工艺意指在一块掩模中形成具有不同灰度的图形，利用每一灰度图形可刻蚀具有单一厚度的材料），以使引入新结构的所述栅堆叠结构与两次接触孔形成工艺兼容。
如图6所示，在本实用新型栅堆叠结构的第二实施例中，所述栅堆叠结构包括：形成于基底100上的栅介质层120、形成于所述栅介质层120上的栅极，以及，环绕所述栅介质层120和所述栅极的侧墙160；所述栅极包括多晶硅146（优选为掺杂的多晶硅），在所述栅极上还形成有隔离介质层164，所述侧墙160覆盖所述隔离介质层164中相对的侧面。
可采用传统工艺执行形成所述基底所需的处理操作及形成所述栅介质层120、栅极和所述侧墙160。在所述基底100上还形成有接触区102。可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除部分厚度的所述多晶硅146。被去除的部分所述多晶硅146的厚度可以根据器件性能和工艺要求灵活确定，只要利用去除部分厚度的所述多晶硅层146可提供容纳空间，并在所述容纳空间中形成所述隔离介质层164，以在所述栅极与所述接触孔之间形成附加的隔离带即可。
需强调的是，在本实施例中，所述隔离介质层仅位于所述活性区上，如图7所示，此时，位于所述连接区上的栅堆叠结构只包括：形成于所述连接区104上的栅极，以及，环绕所述栅极的侧墙160；所述栅极包括多晶硅146（优选为掺杂的多晶硅）。
其中，所述隔离介质层可以为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃（如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、碳氧化硅或碳氮氧化硅等）或者低介电常数介质材料（如黑钻石、coral等）中的一种或其组合；所述隔离介质层的厚度与所述侧墙的高度之比可以大于或等于15%；所述隔离介质层材料可以与阻挡层材料相同或不同。所述隔离介质层既可以仅位于所述活性区上；也可以同时位于所述活性区和连接区上，只是位于所述活性区上的所述隔离介质层的厚度大于位于所述连接区上的所述隔离介质层的厚度。所述隔离介质层的厚度与所述侧墙的高度之比可以大于或等于15%。具体因由如前述实施例中所述，不再赘述。
通过在所述栅极上嵌入隔离介质层，并使所述侧墙覆盖所述隔离介质层中相对的侧面，位于活性区上的所述隔离介质层的厚度大于位于连接区上的所述隔离介质层的厚度（换言之，位于活性区上的所述栅极的厚度小于位于连接区上的所述栅极的厚度），既可以增加位于活性区中栅极与第二接触孔之间的垂直距离，并在所述栅极与所述第二接触孔之间形成隔离带，减小所述栅极与所述第二接触孔之间发生短路的可能性；对于位于所述连接区上的所述栅极而言，又可以通过调整所述隔离介质层的厚度，以使在其上形成的所述隔离介质层的厚度尽量地小，以在刻蚀第二接触孔时，可以与两次接触孔形成工艺兼容。
需说明的是，随着技术的发展，所述栅极还可以选择除金属或多晶硅之外的其他替代材料，在上述实施例的教导下，本领域技术人员利用此替代材料时，能够灵活应用本实用新型所提供的技术方案，不再赘述。
本实用新型还提供了一种栅堆叠结构的制造方法。
具体地，在所述制造方法的第一实施例中，所述制造方法包括：
首先，如图8所示，在所述基底200上顺序形成所述栅介质层220、伪栅240、轻掺杂漏区（未示出）、环绕所述伪栅240和栅介质层220的侧墙260、覆盖所述伪栅240的盖层262，以及，源漏区（未示出）和接触区202。
其中，所述基底200意指已经历处理操作的衬底，所述处理操作包括预清洗、形成阱区及完成浅沟槽隔离。所述衬底可以包括硅晶片或其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟；此外，所述衬底可选地包括外延层；所述衬底也可以包括绝缘体上硅（SOI）结构。
所述栅介质层220可以选用铪基材料，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合。侧墙260及覆盖所述伪栅的盖层262均可以包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种或其组合。侧墙260可以具有多层结构。所述伪栅240可选用多晶硅或非晶硅。可采用传统工艺执行上述处理操作及形成所述栅介质层220、侧墙260、伪栅240和覆盖所述伪栅240的盖层262，以及轻掺杂漏区、源漏区和接触区202。所述接触区202多为金属硅化物，以在选用硅衬底时，使硅和随后淀积的导电材料更好地接触；为形成所述金属硅化物而在所述衬底上形成的金属材料包括Co、Ni、Mo、Pt或W中的一种或其组合。
然后，如图9所示，在经历上述操作的所述基底200上形成层间介质层280，继而，平坦化所述层间介质层280并去除覆盖所述伪栅240的盖层262，以暴露所述伪栅240。
其中，可以采用如CVD及/或其他合适的工艺形成所述层间介质层280，所述层间介质层280包括氧化硅、氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、低k电介质材料（如黑钻石、coral等）中的一种或其组合。所述层间介质层280可以具有多层结构。可以采用如化学机械研磨（CMP）工艺执行平坦化所述层间介质层280及去除覆盖所述伪栅240的盖层262的操作。
随后，如图10所示，去除所述伪栅240，获得由所述侧墙260内壁围成的栅极空间，顺次形成功函数金属层242和金属层244以填充所述栅极空间。
可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除所述伪栅240。在去除所述伪栅240后，可以根据工艺要求灵活选择保留所述栅介质层220或去除所述栅介质层220而重新形成所述栅介质层220以优化器件性能。
所述功函数金属层242可以包括TiN、TiAlN、TaN或TaAlN中的一种或其组合；所述金属层244可以包括Al、Ti、Ta、W或Cu中的一种或其组合。可以采用溅射、PLD、MOCVD、ALD、PEALD或其他适合的工艺形成所述功函数金属层242和金属层244。
再后，如图11所示，去除位于所述栅极空间以外的所述功函数金属层242和金属层244。
可以采用如化学机械研磨（CMP）工艺去除位于所述栅极空间以外的所述功函数金属层242和金属层244。
而后，如图12所示，去除所述栅极空间内部分厚度的所述功函数金属层242和金属层244。
可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除所述栅极空间内部分厚度的所述功函数金属层242和金属层244。
随后，如图13所示，在所述金属层244上形成辅助金属层246，所述辅助金属层246的电阻率小于所述金属层244的电阻率。
可以采用溅射、PLD、MOCVD、ALD、PEALD或其他适合的工艺形成所述辅助金属层246。所述辅助金属层246可以包括Al、Ti、Ta、W或Cu中的一种或其组合。
之后，如图14所示，去除位于所述栅极空间以外的所述辅助金属层246。
可以采用如化学机械研磨（CMP）工艺去除位于所述栅极空间以外的所述辅助金属层246。
再后，如图15所示，再去除活性区中位于所述栅极空间以内的部分厚度的所述辅助金属层246，以暴露所述侧墙中相对的内壁。
可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除所述栅极空间内部分厚度的所述辅助金属层246。被去除的部分所述辅助金属层246的厚度可以根据器件性能和工艺要求灵活确定，只要利用去除部分厚度的所述辅助金属层246可提供容纳空间，在所述容纳空间中形成所述隔离介质层264后，可在所述栅极与第二接触孔之间形成附加的隔离带即可。
最后，如图16所示，在所述辅助金属层246上形成隔离介质层264，所述隔离介质层264覆盖暴露的所述内壁。在去除位于栅极空间之外的所述隔离介质层264之后，可继续执行形成层间介质层及第二接触孔等操作。此时，如图17所示，只在活性区106上形成有所述隔离介质层264。
所述隔离介质层264可以为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃（如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、碳氧化硅或碳氮氧化硅等）或者低介电常数介质材料（如黑钻石、coral等）中的一种或其组合。可以采用CVD、PLD 、ALD或PEALD等工艺形成所述隔离介质层264。
需说明的是，本实施例中，所述辅助金属层246是为减小栅极电阻而选用，作为示例，在本实施例中，所述辅助金属层144的厚度与所述侧墙160的高度之比可以大于或等于20%，所述隔离介质层164的厚度与所述侧墙160的高度之比可以大于或等于15%；在栅堆叠结构的其他实施例中，所述栅极可只包含功函数金属层242和金属层244，此时，可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除部分厚度的所述功函数金属层242和金属层244，以在活性区的所述栅极上形成隔离介质层264（此时，所述隔离介质层264的厚度与所述侧墙160的高度之比可以大于或等于15%），并使所述侧墙260覆盖所述隔离介质层264中相对的侧面。被去除的所述功函数金属层242和金属层244的部分厚度可以根据器件性能和工艺要求灵活确定，只要利用去除部分厚度的所述功函数金属层242和金属层244可提供容纳空间，在所述容纳空间中形成所述隔离介质层264后，可在所述栅极与第二接触孔之间形成附加的隔离带即可。
由于形成所述栅堆叠结构后，为形成半导体器件，需继续形成阻挡层、层间介质层及嵌入所述阻挡层和层间介质层中的第二接触孔，所述阻挡层将覆盖所述隔离介质层，所述阻挡层的材料可以为氮化硅、碳氮化硅。
在本实施例中，所述隔离介质层的材料可以与所述阻挡层的材料相同，此时，由于所述隔离介质层具有一定厚度，使得在刻蚀所述阻挡层以形成第二接触孔时，即使所述第二接触孔与所述栅极距离非常近，在刻蚀所述阻挡层时导致部分厚度的所述隔离介质层被刻蚀，仍可通过预先控制所述隔离介质层的厚度，使其在经历所述阻挡层的刻蚀操作后仍保留部分厚度，以在所述栅极与所述接触孔之间形成隔离带，减小所述栅极与第二接触孔之间发生短路的可能性。
在本实用新型栅堆叠结构的其他实施例中，优选地，所述隔离介质层材料与阻挡层材料不同。则在刻蚀所述阻挡层时，由于同一刻蚀剂（如刻蚀气体或刻蚀溶剂）对不同材料的刻蚀速率不同，可选用对所述阻挡层材料刻蚀速率快而对所述隔离介质层材料刻蚀速率较慢的刻蚀剂刻蚀所述阻挡层。此时，所述隔离介质层被刻蚀的程度较轻，隔离效果较好。即，通过使所述隔离介质层材料与阻挡层材料不同，可在刻蚀所述阻挡层以形成第二接触孔时，对所述隔离介质层的损伤控制到最小，利于保证所述栅极与第二接触孔之间的隔离效果。
需强调的是，在本实用新型的其他实施例中，如图18所示，在去除活性区中位于所述栅极空间以内的部分厚度的所述辅助金属层246之后，还可以再去除连接区中位于所述栅极空间以内的部分厚度的所述辅助金属层246，但需使被去除的位于所述活性区上的厚度大于位于所述连接区上的厚度，以暴露所述侧墙中相对的内壁。此时，在活性区和连接区上均形成有所述隔离介质层264。
此时，虽然在位于所述连接区上的栅堆叠结构中引入所述隔离介质层，将导致在刻蚀连接于所述栅极的第二接触孔和连接于第一接触孔的第二接触孔时，需去除的介质层的厚度不同；在刻蚀连接于第一接触孔的第二接触孔时，只需去除形成于所述第一接触孔上的层间介质层和阻挡层，而在刻蚀连接于所述栅极的第二接触孔时，在去除形成于所述栅极之上的层间介质层和阻挡层之余，还要去除形成于所述栅极之上的隔离介质层。即使如此，仍可通过调整所述隔离介质层的形成工艺，而使引入新结构的所述栅堆叠结构与两次接触孔形成工艺兼容。由于在刻蚀连接于第一接触孔的第二接触孔时，为优化刻蚀效果，通常需引入过刻蚀操作，则通过使形成于连接区中的栅极上的所述隔离介质层尽量薄，可以使所述隔离介质层在所述过刻蚀操作中被去除（即使所述隔离介质层与所述阻挡层材料不同，选用的刻蚀剂对二者的刻蚀效果不同，但是用以去除所述阻挡层材料的刻蚀剂也总会在一定程度上刻蚀所述隔离介质层材料，只要所述隔离介质层尽量薄，该操作是可以实现的；此外，为在所述活性区和所述连接区上形成不同厚度的所述隔离介质层，预先被去除的所述栅极的厚度是不同的，此时，可利用单掩模多刻蚀深度工艺去除不同厚度的所述栅极），以使引入新结构的所述栅堆叠结构与两次接触孔形成工艺兼容。
只不过在去除栅极空间内部分厚度的所述辅助金属层时，对连接区内的所述栅极不做变动，由于连接于所述栅极的第二接触孔和连接于第一接触孔的第二接触孔同步形成，利于引入新结构的所述栅堆叠结构与两次接触孔形成工艺更好地兼容。
在所述制造方法的第二实施例中，所述制造方法包括：
首先，如图19所示，在所述基底200上顺序形成所述栅介质层220、多晶硅栅极248、轻掺杂漏区（未示出）、环绕所述多晶硅栅极248和栅介质层220的侧墙260、覆盖所述多晶硅栅极248的盖层262，以及，源漏区（未示出）和接触区202。
可采用传统工艺形成所述多晶硅栅极248。
然后，如图20所示，在经历上述操作的所述基底200上形成层间介质层280，继而，平坦化所述层间介质层280并去除覆盖所述多晶硅栅极248的盖层262，以暴露所述多晶硅栅极248。
可以采用如化学机械研磨（CMP）工艺执行所述平坦化操作。
最后，如图21所示，去除活性区内部分厚度的所述多晶硅栅极248，在所述多晶硅栅极248上形成隔离介质层264，所述侧墙260覆盖所述隔离介质层264中相对的侧面。
可以采用如反应离子刻蚀（RIE）等干法刻蚀技术或湿法刻蚀技术去除部分厚度的所述多晶硅248。被去除的部分所述多晶硅248的厚度可以根据器件性能和工艺要求灵活确定（被去除的部分所述多晶硅248的厚度与所述侧墙260的高度之比可以大于或等于15%），只要利用去除部分厚度的所述多晶硅层248可提供容纳空间，所述容纳空间可在栅极与所述接触孔之间形成附加的隔离带即可。形成所述隔离介质层264的操作与前述实施例中相同，不再赘述。
需说明的是，在本实用新型的其他实施例中，在去除活性区中位于所述栅极空间以内的部分厚度的所述多晶硅248时或之后，还可以去除连接区中位于所述栅极空间以内的部分厚度的所述多晶硅248，但需使被去除的位于所述活性区上的厚度大于位于所述连接区上的厚度，以暴露所述侧墙中相对的内壁。因由如前所述，不再赘述。
通过在所述栅极上嵌入隔离介质层，并使所述侧墙覆盖所述隔离介质层中相对的侧面，位于活性区上的所述隔离介质层的厚度大于位于连接区上的所述隔离介质层的厚度（换言之，位于活性区上的所述栅极的厚度小于位于连接区上的所述栅极的厚度），既可以增加位于活性区中栅极与第二接触孔之间的垂直距离，并在所述栅极与所述第二接触孔之间形成隔离带，减小所述栅极与所述第二接触孔之间发生短路的可能性；对于位于所述连接区上的所述栅极而言，又可以通过调整所述隔离介质层的厚度，以使在其上形成的所述隔离介质层的厚度尽量地小，以在刻蚀第二接触孔时，可以与两次接触孔形成工艺兼容。
本实用新型还提供了一种半导体器件，所述半导体器件包含如前述实施例中所述的栅堆叠结构。
本实用新型还提供了一种半导体器件的制造方法，包括，
在基底上形成栅堆叠结构；
在形成有所述栅堆叠结构的所述基底上形成金属互连；其中，采用如前述实施例中所述的方法形成所述栅堆叠结构。不再赘述。
此外，本实用新型的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。根据本实用新型的公开内容，本领域技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，它们在执行与本实用新型描述的对应实施例大体相同的功能或者获得大体相同的结果时，依照本实用新型的教导，可以对它们进行应用，而不脱离本实用新型所要求保护的范围。
Claims (3)
1.一种栅堆叠结构，包括，
栅介质层，形成于基底内的活性区和连接区上；
栅极，形成于所述栅介质层上；以及，
侧墙，环绕所述栅介质层和所述栅极；
其特征在于，还包括：
隔离介质层，所述隔离介质层仅位于所述活性区上，所述侧墙覆盖所述隔离介质层中相对的侧面，位于所述活性区上的所述隔离介质层的厚度大于位于所述连接区上的所述隔离介质层的厚度，所述隔离介质层为氮化硅、碳氮化硅、掺杂或未掺杂的氧化硅玻璃或者低介电常数介质材料中的一种或其组合。
2.根据权利要求1所述的栅堆叠结构，其特征在于：在包含所述栅堆叠结构的器件中引入阻挡层时，所述隔离介质层材料与所述阻挡层材料不同。
3.一种半导体器件，其特指在于，所述半导体器件包含如前述权利要求1或2中所述的栅堆叠结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201190000073.0U CN203085558U (zh) | 2010-04-07 | 2011-04-06 | 一种栅堆叠结构和半导体器件 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010142125 CN102214687A (zh) | 2010-04-07 | 2010-04-07 | 一种栅堆叠结构、半导体器件及二者的制造方法 |
| CN201010142125.X | 2010-04-07 | ||
| PCT/CN2011/000581 WO2011124088A1 (zh) | 2010-04-07 | 2011-04-06 | 一种栅堆叠结构、半导体器件及二者的制造方法 |
| CN201190000073.0U CN203085558U (zh) | 2010-04-07 | 2011-04-06 | 一种栅堆叠结构和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203085558U true CN203085558U (zh) | 2013-07-24 |
Family
ID=44745916
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010142125 Pending CN102214687A (zh) | 2010-04-07 | 2010-04-07 | 一种栅堆叠结构、半导体器件及二者的制造方法 |
| CN201190000073.0U Expired - Fee Related CN203085558U (zh) | 2010-04-07 | 2011-04-06 | 一种栅堆叠结构和半导体器件 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010142125 Pending CN102214687A (zh) | 2010-04-07 | 2010-04-07 | 一种栅堆叠结构、半导体器件及二者的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8969930B2 (zh) |
| CN (2) | CN102214687A (zh) |
| WO (1) | WO2011124088A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024098851A1 (zh) * | 2022-11-08 | 2024-05-16 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8716095B2 (en) * | 2010-06-03 | 2014-05-06 | Institute of Microelectronics, Chinese Academy of Sciences | Manufacturing method of gate stack and semiconductor device |
| CN103187367B (zh) * | 2011-12-29 | 2017-06-23 | 联华电子股份有限公司 | 具有金属栅极的半导体元件的制作方法 |
| CN103377892B (zh) * | 2012-04-13 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制造方法 |
| CN103715134B (zh) * | 2012-09-29 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN103794506B (zh) * | 2012-10-30 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN103915386B (zh) * | 2013-01-08 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管及其形成方法 |
| CN104217992B (zh) * | 2013-06-05 | 2017-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20150118836A1 (en) * | 2013-10-28 | 2015-04-30 | United Microelectronics Corp. | Method of fabricating semiconductor device |
| US20150214331A1 (en) | 2014-01-30 | 2015-07-30 | Globalfoundries Inc. | Replacement metal gate including dielectric gate material |
| CN105206529A (zh) * | 2014-06-18 | 2015-12-30 | 中国科学院微电子研究所 | 一种鳍式场效应晶体管及其制造方法 |
| US9679847B2 (en) | 2015-06-09 | 2017-06-13 | Stmicroelectronics, Inc. | Self-aligned bottom up gate contact and top down source-drain contact structure in the premetallization dielectric or interlevel dielectric layer of an integrated circuit |
| CN106910737B (zh) * | 2015-12-23 | 2021-01-15 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| KR20210104260A (ko) | 2020-02-17 | 2021-08-25 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| CN112582374B (zh) * | 2020-12-11 | 2023-11-07 | 中国科学院微电子研究所 | 带侧壁互连结构的半导体装置及其制造方法及电子设备 |
| CN112582375B (zh) * | 2020-12-11 | 2023-11-10 | 中国科学院微电子研究所 | 带侧壁互连结构的半导体装置及其制造方法及电子设备 |
| CN112582376B (zh) * | 2020-12-11 | 2023-11-17 | 中国科学院微电子研究所 | 带侧壁互连结构的半导体装置及其制造方法及电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325383B1 (ko) * | 1996-07-12 | 2002-04-17 | 니시무로 타이죠 | 반도체 장치 및 그 제조 방법 |
| US6369430B1 (en) * | 2001-04-02 | 2002-04-09 | Motorola, Inc. | Method of preventing two neighboring contacts from a short-circuit caused by a void between them and device having the same |
| CN1423320A (zh) * | 2001-12-04 | 2003-06-11 | 中国科学院微电子中心 | 非平面结构的非挥发性存储器单元及制作方法 |
| DE10230696B4 (de) * | 2002-07-08 | 2005-09-22 | Infineon Technologies Ag | Verfahren zur Herstellung eines Kurzkanal-Feldeffekttransistors |
| US6906398B2 (en) * | 2003-01-02 | 2005-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor chip with gate dielectrics for high-performance and low-leakage applications |
| BE1015721A3 (nl) * | 2003-10-17 | 2005-07-05 | Imec Inter Uni Micro Electr | Werkwijze voor het reduceren van de contactweerstand van de aansluitgebieden van een halfgeleiderinrichting. |
| DE102004028852B4 (de) * | 2004-06-15 | 2007-04-05 | Infineon Technologies Ag | Verfahren zur Ausbildung von Trench-Speicherzellenstrukturen für DRAMs |
| US7118977B2 (en) * | 2004-11-11 | 2006-10-10 | Texas Instruments Incorporated | System and method for improved dopant profiles in CMOS transistors |
| KR100741857B1 (ko) * | 2006-05-03 | 2007-07-24 | 삼성전자주식회사 | 계면 저항을 줄일 수 있는 게이트 콘택 구조체를 구비하는반도체 장치 및 그 제조 방법 |
-
2010
- 2010-04-07 CN CN 201010142125 patent/CN102214687A/zh active Pending
-
2011
- 2011-04-06 CN CN201190000073.0U patent/CN203085558U/zh not_active Expired - Fee Related
- 2011-04-06 WO PCT/CN2011/000581 patent/WO2011124088A1/zh active Application Filing
- 2011-04-06 US US13/321,886 patent/US8969930B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024098851A1 (zh) * | 2022-11-08 | 2024-05-16 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120061738A1 (en) | 2012-03-15 |
| WO2011124088A1 (zh) | 2011-10-13 |
| CN102214687A (zh) | 2011-10-12 |
| US8969930B2 (en) | 2015-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203085558U (zh) | 一种栅堆叠结构和半导体器件 | |
| US11955547B2 (en) | Semiconductor device including an epitaxy region | |
| US9773708B1 (en) | Devices and methods of forming VFET with self-aligned replacement metal gates aligned to top spacer post top source drain EPI | |
| US9673100B2 (en) | Semiconductor device having contact plug in two dielectric layers and two etch stop layers | |
| US9590073B2 (en) | Methods of fabricating semiconductor devices | |
| US9263392B1 (en) | Semiconductor device and method for fabricating the same | |
| CN103137624A (zh) | 高栅极密度器件和方法 | |
| US9379209B2 (en) | Selectively forming a protective conductive cap on a metal gate electrode | |
| CN101677088A (zh) | 半导体装置的制造方法 | |
| US20190371674A1 (en) | Geometry for Threshold Voltage Tuning on Semiconductor Device | |
| US10283617B1 (en) | Hybrid spacer integration for field-effect transistors | |
| US11056398B2 (en) | Forming interconnect without gate cut isolation blocking opening formation | |
| KR20160044394A (ko) | 반도체 구조 및 그 제조 방법 | |
| CN108878529B (zh) | 半导体器件及其制造方法 | |
| CN102244031B (zh) | 一种接触孔、半导体器件和二者的形成方法 | |
| US11855082B2 (en) | Integrated circuits with FinFET gate structures | |
| US20160064528A1 (en) | Semiconductor device and method for fabricating the same | |
| US8722524B2 (en) | Method for forming a semiconductor device including replacing material of dummy gate stacks with other conductive material | |
| US9548239B2 (en) | Method for fabricating contact plug in an interlayer dielectric layer | |
| CN102315125A (zh) | 一种半导体器件及其形成方法 | |
| US9431239B1 (en) | Semiconductor device and method for fabricating the same | |
| TW201635533A (zh) | 半導體結構及其製造方法 | |
| US8637935B2 (en) | Semiconductor device including embedded isolation regions and method for forming the same | |
| CN102856178B (zh) | 金属栅极和mos晶体管的形成方法 | |
| US9330920B1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130724 Termination date: 20200406 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |