CN103855004B - 晶体管的形成方法 - Google Patents

晶体管的形成方法 Download PDF

Info

Publication number
CN103855004B
CN103855004B CN201210496331.XA CN201210496331A CN103855004B CN 103855004 B CN103855004 B CN 103855004B CN 201210496331 A CN201210496331 A CN 201210496331A CN 103855004 B CN103855004 B CN 103855004B
Authority
CN
China
Prior art keywords
layer
transistor
forming
doped layer
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210496331.XA
Other languages
English (en)
Other versions
CN103855004A (zh
Inventor
王冬江
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210496331.XA priority Critical patent/CN103855004B/zh
Publication of CN103855004A publication Critical patent/CN103855004A/zh
Application granted granted Critical
Publication of CN103855004B publication Critical patent/CN103855004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Abstract

一种晶体管的形成方法，包括：提供具有有源区的半导体衬底，在有源区内进行离子注入形成掺杂层，所注入的离子p型或n型，掺杂层的表面与半导体衬底表面齐平；采用热退火工艺激活掺杂层；在热退火工艺之后，在掺杂层的表面形成介质层和伪栅极层，介质层覆盖伪栅极层的侧壁，且介质层的顶部表面与伪栅极层的顶部表面齐平；以介质层为掩膜，刻蚀伪栅极层和掺杂层，直至贯穿掺杂层的厚度，并暴露出半导体衬底的有源区为止，形成开口；在开口底部形成半导体层，半导体层的表面不高于半导体衬底的表面；在形成半导体层之后，在开口内形成高K金属栅极结构。所述晶体管的形成方法所形成的晶体管能够抑制漏电流及短沟道效应，改善晶体管的性能。

Description

晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（MetalOxideSemiconductor，金属-氧化物-半导体）器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。
为解决以上问题，含有高K介质层和金属栅极结构的晶体管被提出。所述含有高K介质层和金属栅极结构的晶体管采用高K（介电常数）材料代替常用的氧化硅或氮氧化硅栅介质材料，能够使晶体管尺寸缩小的同时，减小漏电流的产生，并提高晶体管的性能。
现有技术具有高K介质层和金属栅极结构的晶体管如图1所示，包括：位于半导体衬底100表面的介质层105和栅极结构（未示出），且所述栅极结构的顶部表面与所述介质层105表面齐平，所述栅极结构包括：位于半导体衬底100表面的高K栅介质层101，位于高K栅介质层101表面的功函数层102，位于所述功函数层102表面的金属栅极层103，位于高K栅介质层101、功函数层102和金属栅极层103两侧的半导体衬底100表面的侧墙104；位于所述栅极结构两侧的半导体衬底100内的源区和漏区106。
然而，现有技术的高K介质层和金属栅极结构的晶体管容易产生漏电流，或产生短沟道效应，性能不佳。
更多含有高K介质层和金属栅极结构的晶体管的相关资料请参考公开号为US2011/0272766的美国专利文件。
发明内容
本发明解决的问题是提供一种晶体管的形成方法，抑制漏电流及短沟道效应，改善晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供具有有源区的半导体衬底，在所述有源区内进行离子注入形成掺杂层，所注入的离子p型或n型，所述掺杂层的表面与半导体衬底表面齐平；采用热退火工艺激活所述掺杂层；在所述热退火工艺之后，在所述掺杂层的表面形成介质层和伪栅极层，所述介质层覆盖所述伪栅极层的侧壁，且所述介质层的顶部表面与所述伪栅极层的顶部表面齐平；以所述介质层为掩膜，刻蚀所述伪栅极层和掺杂层，直至贯穿所述掺杂层的厚度，并暴露出半导体衬底的有源区为止，形成开口；在所述开口底部形成半导体层，所述半导体层的表面不高于半导体衬底的表面；在形成所述半导体层之后，在所述开口内形成高K金属栅极结构。
可选地，所述半导体层的表面低于所述半导体衬底的表面。
可选地，在形成所述半导体层之后，形成所述高K金属栅极结构之前，在所述开口的侧壁表面形成侧墙，使所述侧墙的材料为氮化硅和氧化硅中的一种或两种组合。
可选地，所述半导体层的材料为硅、锗或硅锗，所述半导体层的形成工艺为选择性外延沉积工艺。
可选地，所述高K金属栅极结构包括：位于所述开口底部的半导体层表面的过渡层；位于所述开口侧壁和过渡层表面的高K栅介质层；位于所述高K栅介质层表面，且填充满所述开口的金属栅电极层。
可选地，所述过渡层的材料为氧化硅。
可选地，在形成所述过渡层之后，形成所述高K栅介质层之前，进行热退火工艺。
可选地，在刻蚀所述伪栅极层和掺杂层形成开口之后，形成所述半导体层之前，进行热退火工艺。
可选地，在形成半导体层之后，形成高K金属栅极结构之前，进行热退火工艺。
可选地，所述热退火工艺为：气体为氢气，温度大于300摄氏度，气压为1毫托~1托。
可选地，所述介质层和伪栅极层的形成工艺为：在采用热退火工艺激活所述掺杂层之后，在所述掺杂层表面形成伪栅极层；在形成所述伪栅极层之后，在所述掺杂层表面形成覆盖所述伪栅极层侧壁的介质层，所述介质层的顶部与所述伪栅极层顶部齐平。
可选地，在所述有源区内进行离子注入形成掺杂层之前，在所述半导体衬底表面形成绝缘层，所述绝缘层为氧化硅层和氮化硅层中的一层或多层重叠。
可选地，在形成所述高K金属栅极结构之前，对所述半导体层进行离子注入，所注入的离子与掺杂层内所注入的离子的导电类型相同或相反。
可选地，当所注入的离子与掺杂层内所注入的离子导电类型相同时，所述离子注入工艺的方向向所述半导体层两侧的掺杂层倾斜。
可选地，在形成半导体层之后，形成高K金属栅极结构之前，采用湿法刻蚀工艺使所述半导体层表面光滑，所述湿法刻蚀工艺的刻蚀液为氢氟酸。
可选地，所述介质层的材料为氮化硅或氧化硅，所述伪栅极层的材料为多晶硅。
与现有技术相比，本发明的技术方案具有以下优点：
在半导体衬底的有源区内形成经过激活的掺杂层之后，再于所述掺杂层表面形成介质层和伪栅极层，并在去除所述伪栅极层时，刻蚀所述掺杂层直至暴露出半导体衬底的有源区为止，以形成开口，再于所述开口内形成半导体层；由于所述伪栅极层定义了后续需要形成金属栅极结构的位置，因此在所述开口内形成的半导体层用于形成晶体管中的沟道区，而所述半导体层两侧剩余的掺杂层作为晶体管的源区和漏区；又由于所述掺杂层在形成伪栅极层之前已通过热退火工艺被激活，因此在形成所述半导体层之后无需经过热退火工艺对源区和漏区激活，从而避免了源区和漏区中的掺杂离子在热退火工艺中向四周扩散而引起晶体管的漏电流或短沟道效应，进而使所形成的晶体管的性能稳定；而且，所述半导体层的尺寸容易控制，使所形成的晶体管的沟道区的尺寸精确，晶体管的性能优良。
进一步的，所述半导体层的表面低于所述半导体衬底的表面，使所述半导体衬底的表面到所述掺杂层的底部距离较小，即所述半导体层表面到源区或漏区的底部距离较小，从而使晶体管工作时所形成的沟道区的尺寸更容易控制，限定了能够沟道区的区域的厚度，避免了由于沟道区过厚而影响晶体管性能的问题。
进一步的，在形成所述高K金属栅极结构之前，对所述半导体层进行离子注入，所注入的离子能够用于调节晶体管的阈值电压；另一方面，所注入的离子能够防止掺杂离子或载流子的扩散，从而抑制漏电流和短沟道效应，所形成的晶体管的性能优良。
附图说明
图1是现有技术的具有高K介质层和金属栅极结构的晶体管的剖面结构示意图；
图2至图7是本发明第一实施例所述的晶体管的形成方法的剖面结构示意图；
图8至图10是本发明第二实施例所述的晶体管的形成方法的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术的高K介质层和金属栅极结构的晶体管容易产生漏电流，或产生短沟道效应，性能不佳。
经过本发明的发明人研究发现，请继续参考图1，由于现有技术中，具有高K介质层和金属栅极结构的晶体管的形成工艺为：在半导体衬底100表面形成以多晶硅为材料的伪栅极结构之后，在所述伪栅极结构两侧采用离子注入工艺形成，并在所述离子注入工艺之后通过热退火工艺激活所述源区和漏区106；在形成所述源区和漏区106后，在所述半导体衬底100表面形成与所述伪栅极结构齐平的介质层；之后，再去除所述伪栅极结构，并在所述伪栅极结构的位置形成栅极结构（后栅工艺，Gate-Last）。然而，在所述热退火工艺激活源区和漏区106的过程中，所述源区和漏区106内所注入的离子容易向四周扩散，从而导致源区和漏区106之间的距离减小，进而产生短沟道效应，同时容易使晶体管产生漏电流，晶体管的性能较差。
尤其是随着半导体器件的工艺节点进一步降低，为了满足小尺寸工艺需求而制造的具有高K介质层和金属栅极结构的晶体管中，由于高K介质层和金属栅极结构的尺寸极小，导致离子注入之后所形成的源区和漏区之间的距离也很小，当进行热退火工艺之后，不仅会导致短沟道效应或产生漏电流，还会使源区和漏区因扩散而相接触，致使所形成的晶体管失效。
经过本发明的发明人进一步研究，提出了一种晶体管的形成方法，在半导体衬底的有源区内形成经过激活的掺杂层，在所述掺杂层表面形成介质层和伪栅极层；之后，在去除伪栅极层时，刻蚀所述掺杂层直至暴露出半导体衬底的有源区为止，形成开口；在所述开口内形成半导体层，再于所述半导体层表面形成高K金属栅极结构；由于在形成介质层和伪栅极层之前以形成有经过激活的掺杂层，于是在刻蚀去除伪栅极层和所述伪栅极层下方的掺杂层之后，剩余的掺杂层能够作为晶体管的源区和漏区；而且，由于所述掺杂层已经过激活，因此在形成半导体层之后，所述半导体层两侧剩余的掺杂层不会再发生扩散；又由于在所述开口内形成的半导体层的隔离，能够保证以剩余的掺杂层作为源区和漏区之间的距离容易控制，从而能够抑制所形成的具有高K介质层和金属栅电极层的晶体管的短沟道效应，防止了漏电流的产生，使所形成的晶体管的性能稳定。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
图2至图7是本发明第一实施例所述的晶体管的形成方法的剖面结构示意图。
请参考图2，提供具有有源区201的半导体衬底200，在所述有源区201内进行离子注入形成掺杂层202，所注入的离子p型或n型，所述掺杂层202的表面与半导体衬底200表面齐平；采用热退火工艺激活所述掺杂层202。
所述半导体衬底200用于为后续工艺提供工作平台；所述半导体衬底200为硅衬底、硅锗衬底、碳化硅衬底或绝缘体上硅（SOI）衬底。
所述掺杂层202通过离子注入工艺形成，所注入的离子以所需形成的晶体管的类型为准，即需要形成PMOS管时注入p型离子，包括硼或铟，需要形成NMOS管时注入n型离子，包括磷或砷；所述掺杂层202的厚度由所需形成的晶体管的源区和漏区的深度为准，并通过具体的离子注入工艺控制其深度；所述有源区201通过离子注入工艺形成，所注入的离子的导电类型与所述掺杂层202内所注入的离子的导电类型相反；所述半导体衬底200的有源区201表面用于形成晶体管的栅极结构；所述有源区201和掺杂层202的离子注入工艺根据具体工艺需求决定，且为本领域技术人员所熟知，在此不做赘述。
所述热退火工艺用于激活所述掺杂层202，以使所述掺杂层202在后续经过刻蚀后，能够用于作为所形成的晶体管的源区和漏区；而且，由于所述掺杂层202已经过激活，因此在后续刻蚀所述掺杂层202并形成半导体层之后，无需再次进行热退火以激活所述半导体层两侧作为的源区和漏区的掺杂层202，从而避免了在所述热退火工艺中，所述掺杂层202内的掺杂离子发生扩散，进而避免了所形成的晶体管发生短沟道效应，产生漏电流，所形成的晶体管的性能改善。
在本实施例中，在所述有源区内进行离子注入形成掺杂层之前，在所述半导体衬底200表面形成绝缘层203，所述绝缘层203为氧化硅层和氮化硅层中的一层或多层重叠；所述绝缘层203能够在采用离子注入工艺形成掺杂层202时，保护所述半导体衬底200，避免在所述半导体衬底200表面产生缺陷而影响晶体管的性能；本实施例中，所述绝缘层203的材料为氧化硅，所述绝缘层203还能够在后续形成伪栅极层205时，保护半导体衬底表面不受损伤。
此外，所述绝缘层203能够在形成所述掺杂层202之后被去除，使后续形成的介质层和伪栅极层直接形成于所述掺杂层202表面；或者，能够在形成所述掺杂层202之后保留所述绝缘层203，使后续形成的介质层和伪栅极层形成于所述绝缘层203表面。
在另一实施例中，所述绝缘层203于前序工艺中形成并被保留，用于在采用离子注入工艺形成掺杂层202时保护所述半导体衬底200表面不受损伤；所述绝缘层203能够在形成所述掺杂层202之后被去除，或被保留。
请参考图3，在激活所述掺杂层202之后，在所述掺杂层202的表面形成介质层204和伪栅极层205，所述介质层204覆盖所述伪栅极层205的侧壁，且所述介质层204的顶部表面与所述伪栅极层205的顶部表面齐平。
所述伪栅极层205的材料为多晶硅，所述伪栅极层205用于定义所需形成的晶体管的栅极结构的位置以及形状，并定义后续需要刻蚀去除的掺杂层202的位置，以使所述掺杂层202在刻蚀后能够作为所形成的晶体管的源区和漏区。
在本实施例中，所述伪栅极层205的形成工艺为：在所述绝缘层203表面采用沉积工艺形成伪栅极薄膜；刻蚀部分伪栅极薄膜直至暴露出所述绝缘层203为止，形成所述伪栅极层205；所述伪栅极层205形成于所述绝缘层203表面，因此，在刻蚀所述伪栅极薄膜时，所述绝缘层203能够保护所述半导体衬底200表面不受损伤，使所形成的晶体管内缺陷减少，从而减少漏电流，使性能稳定。
所述刻蚀部分伪栅极薄膜的工艺为各向异性的干法刻蚀工艺；由于所述伪栅极薄膜的材料为多晶硅，而采用各向异性的干法刻蚀工艺刻蚀多晶硅所得到的表面较为光滑平整，且刻蚀多晶硅的工艺更为精确易控；因此，当所述伪栅极薄膜经过刻蚀之后所形成的伪栅极层205的侧壁表面光滑，且与半导体衬底200表面垂直，所得到的伪栅极层205的形貌良好，且尺寸精确；而所述伪栅极层205定义了后续所需形成的金属栅极结构的位置及形状，因此，能够使后续形成的金属栅极结构的形貌良好、尺寸精确，从而使所形成的器件性能更为稳定。
在其他实施例中，在采用离子注入工艺形成掺杂层202之前，无需形成绝缘层205覆盖所述半导体衬底200的有源区201表面，能够省去形成绝缘层205的步骤，以减少工艺；而所述伪栅极层205直接形成于所述掺杂层202表面。
所述介质层204的材料为氮化硅或氧化硅，所述介质层204的形成工艺为：在所述绝缘层203表面形成伪栅极层205之后，在所述绝缘层203和伪栅极层205表面沉积介质薄膜；化学机械抛光所述介质薄膜直至暴露出所述伪栅极层205表面；所述介质层204为后续去除所述伪栅极层205和刻蚀所述掺杂层时的掩膜，从而能够依照所述伪栅极层205定义的区域在后续形成用于作为沟道区的半导体层，并形成金属栅极结构。
请参考图4，以所述介质层204为掩膜，刻蚀所述伪栅极层205（如图3所示）和掺杂层202，直至贯穿所述掺杂层202的厚度，并暴露出半导体衬底200的有源区201为止，形成开口206。
所述刻蚀伪栅极层205和掺杂层202的工艺为各向异性的干法刻蚀工艺，使所形成的开口206的侧壁与半导体衬底表面垂直；所述开口206贯穿所述掺杂层202，使所述开口206两侧的掺杂层202相互隔离，而所述开口206两侧的掺杂层202能够作为所形成晶体管的源区和漏区。
由于所述掺杂层202在形成伪栅极层205和介质层204之前已经过热退火激活，因此在后续工艺中，由所述刻蚀后掺杂层202刻蚀形成的源区和漏区无需再次激活；而且，所述源区和漏区之间的距离一定，且由所述伪栅极层的尺寸决定；从而避免了由于激活晶体管的源区和漏区而使掺杂离子发生扩散的问题，能够减少晶体管的短沟道效应及漏电流。
在一实施例中，在刻蚀所述伪栅极层205和掺杂层202形成开口206之后，进行热退火工艺；所述热退火工艺为：气体为氢气，温度大于300摄氏度，气压为1毫托~1托；所述热退火工艺能够使所述开口206底部的半导体衬底200表面、以及侧壁的掺杂层202表面更为光滑，有利于后续形成半导体层，使所形成的半导体层与掺杂层202和半导体衬底200相接触的界面缺陷较少，使所形成的晶体管的性能稳定。
请参考图5，在所述开口206底部形成半导体层207，所述半导体层207的表面低于半导体衬底200的表面。
所述半导体层207的材料为单晶硅，所述半导体层207的形成工艺为选择性外延沉积工艺；所述半导体层207用于在晶体管工作时形成沟道区，而位于半导体层207两侧的掺杂层202作为形成晶体管的源区和漏区，因此，所述半导体层207的表面到所述掺杂层202底部的距离决定了晶体管沟道区厚度的范围；当所述半导体层207的表面低于半导体衬底200的表面时，所述半导体层207的表面到所述掺杂层202底部的距离相应减小，使半导体层207内能够形成沟道区的区域的厚度也相应减小，从而使所形成的晶体管工作时所形成的沟道区的厚度不易过厚，使沟道区的形成更容易控制，减少了漏电流的产生，所形成的晶体管的性能较好。
在一实施例中，在形成半导体层207之后，进行热退火工艺；所述热退火工艺为：气体为氢气，温度大于300摄氏度，气压为1毫托~1托；所述热退火工艺能够使所形成的半导体层207更为致密且表面更为光滑，其内部缺陷较少，且有利于后续在其表面形成金属栅极结构；所形成的晶体管更为稳定。
在另一实施例中，在形成所述半导体层207之后，采用湿法刻蚀工艺使所述半导体层表面光滑，所述湿法刻蚀工艺的刻蚀液为氢氟酸；所述湿法刻蚀工艺为各向异性的湿法刻蚀工艺，能够使所述半导体层207的表面更为光滑，有利于后续形成金属栅极结构。
请继续参考图5，在形成所述半导体层207之后，对所述半导体层207进行离子注入，所述半导体层207内注入的离子与掺杂层202内所注入的离子的导电类型相同或相反；所注入的离子能够在半导体层207内形成沟道区时控制所述沟道区的厚度；而且所注入的离子还能够调节晶体管的阈值电压。
当所述半导体层207内的掺杂离子与掺杂层202内的掺杂离子导电类型相反时，在晶体管开启并形成沟道区时，由于所述半导体层207内反型的掺杂离子的限制，由所述掺杂层202内的掺杂离子迁移形成的沟道区的厚度不会过厚，从而避免产生漏电流，使晶体管的性能较好。
当所述半导体层207内的掺杂离子与掺杂层202内的掺杂离子导电类型相同时，所掺杂的离子较掺杂层202内的离子浓度低，而且所述离子注入工艺的方向向所述半导体层207两侧的掺杂层202倾斜；从而使靠近所述掺杂层202的半导体衬底207所注入的离子深度较深，而其他区域所注入的离子深度较浅，而且所述半导体层207内的掺杂离子浓度较浅，能够形成口袋区；当所述半导体层207在晶体管工作时形成沟道区的过程中，所形成的口袋区能够防止掺杂离子的扩散，使所形成的沟道区更容易控制，从而减少了漏电流的产生。
请参考图6，在对所述半导体层207进行离子注入之后，在所述开口206的侧壁表面形成侧墙208。
使所述侧墙208的材料为氮化硅和氧化硅中的一种或两种组合；所述侧墙208用于隔离掺杂层202与后续形成的金属栅极结构；由于本实施例中，所述半导体层207的表面低于所述掺杂层202的表面，因此后续形成于所述开口206内的金属栅极结构的侧壁，会与所述掺杂层202高于半导体层207的部分相接触；又由于所述金属栅极结构的尺寸较小，尤其是其中作为栅介质层的高K栅介质层的厚度较薄，使其隔离效果较差，容易使金属栅极层和掺杂层202之间发生载流子的隧穿，从而使晶体管的性能下降；因此，本实施例中，在所述开口206的侧壁表面形成侧墙208，能够增强所述掺杂层202与后续形成的金属栅极结构之间的隔离效果，使所形成的晶体管的性能更稳定。
所述侧墙208的形成工艺为：在所述介质层204表面和所述开口206的侧壁和底部表面沉积侧墙薄膜；采用各向异性的干法刻蚀工艺去除介质层204表面和开口206底部的侧墙薄膜，在所述开口206的侧壁表面形成侧墙208。
请参考图7，在形成侧墙208之后，在所述开口206（如图7所示）内形成高K金属栅极结构209。
所述高K金属栅极结构209包括：位于所述开口206底部的半导体层207表面的过渡层210；位于所述开口206侧壁和过渡层210表面的高K栅介质层211；位于所述高K栅介质层211表面，且填充满所述开口206的金属栅电极层212。
所述过渡层210的材料为氧化硅，所述过渡层210用于键合半导体层207与高K栅介质层211，从而较少漏电流，提高晶体管的稳定性；所述过渡层210的形成工艺为热氧化工艺，所述热氧化工艺通过氧化所述半导体层207表面的硅以形成过渡层210；而且，通过热氧化工艺所形成的过渡层210的表面高于所述半导体层207，且部分嵌入所述半导体层207内；此外，由于热氧化工艺中，氧气能够扩散进入所述侧墙208和半导体层207之间，因此所形成的过渡层210两端能够伸入所述侧墙208和半导体层207之间。
在一实施例中，在形成所述过渡层210之后，形成所述高K栅介质层之前，进行热退火工艺；所述热退火工艺为：气体为氢气，温度大于300摄氏度，气压为1毫托~1托；所述热退火工艺能够使所述过渡层更为致密且表面更为光滑，从而提高其键合能力，并且减少了器件中的缺陷。
所述高K栅介质层211的材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；所述金属栅电极层212的材料包括：铜、钨、铝或银；需要说明的是，所述高K栅介质层211和金属栅电极层212之间还能够形成保护层以及所述保护层表面的功函数层；所述保护层用于在金属栅极结构209的形成过程中，防止杂质由所述高K栅介质层211进入金属栅电极层212内，所述保护层的材料包括：氮化钛或氮化钽；所述功函数层用于调节晶体管的阈值电压，材料包括：氮化钽、钽、钛、氮化钛、钌、铜锰、钛铝碳、钛铝、钴或镧。
所述高K栅介质层211和金属栅电极层212的形成工艺为：在所述介质层204、侧墙208和过渡层210表面沉积高K栅介质薄膜；在所述高K栅介质薄膜表面沉积填充满所述开口206的金属栅薄膜；采用化学机械抛光工艺去除高于所述介质层204表面的高K栅介质薄膜和金属栅薄膜，直至暴露出所述介质层204为止，形成高K栅介质层211和金属栅电极层212。
本实施例的晶体管的形成方法中，在有源区201内形成经过激活的掺杂层202之后，再于所述掺杂层202表面形成介质层204和伪栅极层205，并在去除所述伪栅极层205时，刻蚀所述掺杂层202直至暴露出半导体衬底200的有源区201为止并形成开口206；在所述开口206内形成半导体层207，且所述半导体层207的表面低于所述掺杂层202的表面；由于所述半导体层207两侧的掺杂层202作为晶体管的源区和漏区，而所述掺杂层202在形成伪栅极层205之前既已经过激活，因此在形成所述半导体层207之后，所述掺杂层202内的掺杂离子不会发生扩散，避免了晶体管产生漏电流或发生短沟道效应，所形成的晶体管性能稳定；此外，所述半导体层207的表面低于所述掺杂层202的表面，使所述半导体层207的表面到所述掺杂层202的底部距离较小，即所述半导体层207表面到源区或漏区的底部距离减小；因而，能够形成沟道区的区域厚度减小，从而使晶体管工作时所形成的沟道区的尺寸更容易控制，使晶体管性能的良好。
第二实施例
图8至图10是本发明第二实施例所述的晶体管的形成方法的剖面结构示意图。
请参考图8，提供具有有源区301半导体衬底300，在所述有源区301内进行离子注入形成掺杂层302，所注入的离子p型或n型，所述掺杂层302的表面与半导体衬底300表面齐平；采用热退火工艺激活所述掺杂层302；在激活所述掺杂层302之后，在所述掺杂层302的表面形成介质层304和伪栅极层（未示出），所述介质层304覆盖所述伪栅极层的侧壁；以所述介质层304为掩膜，刻蚀所述伪栅极层和掺杂层302，直至贯穿所述掺杂层302的厚度，并暴露出半导体衬底300的有源区301为止，形成开口306。
本实施例中，所述掺杂层302与伪栅极层和介质层304之间具有绝缘层303。所述掺杂层302、绝缘层303、介质层304和伪栅极层的材料及形成工艺，所述开口306的形成工艺，以及所述热退火激活掺杂层302的工艺与第一实施例所述相同，在此不做赘述。
请参考图9，在所述开口306底部形成半导体层307，所述半导体层307的表面与半导体衬底300的表面齐平，并对所述半导体层307进行离子注入，所注入的离子与掺杂层302内所注入的离子的导电类型相同或相反。
所述半导体层307的材料与形成工艺，以及对所述半导体层307进行离子注入的工艺与第一实施例所述相同，在此不做赘述。
本实施例中，由于所述半导体层307的表面与掺杂层302的表面齐平，因此后续无需在所述开口306的侧壁形成用于隔离掺杂层302和后续形成的金属栅极结构的侧墙，从而能够简化工艺步骤。
请参考图10，在对所述半导体层307进行离子注入之后，在所述开口306内形成高K金属栅极结构309。
所述金属栅极结构309包括：位于所述开口306底部的半导体层307表面的过渡层310；位于所述开口306侧壁和过渡层310表面的高K栅介质层311；位于所述高K栅介质层311表面，且填充满所述开口306的金属栅电极层312。所述金属栅极结构309的材料和形成方法与第一实施例所述相同，在此不做赘述。
本实施例的晶体管的形成方法中，在有源区301内形成经过激活的掺杂层302之后，再于所述掺杂层302表面形成介质层304和伪栅极层305，并在去除所述伪栅极层305时，刻蚀所述掺杂层302直至暴露出半导体衬底200的有源区301为止并形成开口306；在所述开口306内形成半导体层307，且所述半导体层307的表面与所述掺杂层302的表面齐平；由于所述半导体层307两侧的掺杂层302作为晶体管的源区和漏区，而所述掺杂层302在形成伪栅极层305之前既已经过激活，因此在形成所述半导体层307之后，所述掺杂层302内的掺杂离子不会发生扩散，避免了晶体管产生漏电流或发生短沟道效应，所形成的晶体管性能稳定；此外，所述半导体层307的表面与所述掺杂层302的表面齐平，则无需在所述开口306的侧壁表面形成用于隔离掺杂层302和金属栅极结构309的侧壁，能够节省了工艺步骤。
综上所述，在半导体衬底的有源区内形成经过激活的掺杂层之后，再于所述掺杂层表面形成介质层和伪栅极层，并在去除所述伪栅极层时，刻蚀所述掺杂层直至暴露出半导体衬底的有源区为止，以形成开口，再于所述开口内形成半导体层；由于所述伪栅极层定义了后续需要形成金属栅极结构的位置，因此在所述开口内形成的半导体层用于形成晶体管中的沟道区，而所述半导体层两侧剩余的掺杂层作为晶体管的源区和漏区；又由于所述掺杂层在形成伪栅极层之前已通过热退火工艺被激活，因此在形成所述半导体层之后无需经过热退火工艺对源区和漏区激活，从而避免了源区和漏区中的掺杂离子在热退火工艺中向四周扩散而引起晶体管的漏电流或短沟道效应，进而使所形成的晶体管的性能稳定；而且，所述半导体层的尺寸容易控制，使所形成的晶体管的沟道区的尺寸精确，晶体管的性能优良。
进一步的，所述半导体层的表面低于所述半导体衬底的表面，使所述半导体层的表面到所述掺杂层的底部距离较小，即所述半导体层表面到源区或漏区的底部距离较小，从而使晶体管工作时所形成的沟道区的尺寸更容易控制，限定了能够沟道区的区域的厚度，避免了由于沟道区过厚而影响晶体管性能的问题。
进一步的，在形成所述高K金属栅极结构之前，对所述半导体层进行离子注入，所注入的离子能够用于调节晶体管的阈值电压；另一方面，所注入的离子能够防止掺杂离子或载流子的扩散，从而抑制漏电流和短沟道效应，所形成的晶体管的性能优良。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种晶体管的形成方法，其特征在于，包括：
提供具有有源区的半导体衬底，在所述有源区内进行离子注入形成掺杂层，所注入的离子为p型或n型，所述掺杂层的表面与半导体衬底表面齐平；
采用热退火工艺激活所述掺杂层；
在所述热退火工艺之后，在所述掺杂层的表面形成介质层和伪栅极层，所述介质层覆盖所述伪栅极层的侧壁，且所述介质层的顶部表面与所述伪栅极层的顶部表面齐平；
以所述介质层为掩膜，刻蚀所述伪栅极层和掺杂层，直至贯穿所述掺杂层的厚度，并暴露出半导体衬底的有源区为止，形成开口；
在所述开口底部形成半导体层，所述半导体层的表面不高于半导体衬底的表面；
在形成所述半导体层之后，在所述开口内形成高K金属栅极结构。
2.如权利要求1所述晶体管的形成方法，其特征在于，所述半导体层的表面低于所述半导体衬底的表面。
3.如权利要求2所述晶体管的形成方法，其特征在于，在形成所述半导体层之后，形成所述高K金属栅极结构之前，在所述开口的侧壁表面形成侧墙，使所述侧墙的材料为氮化硅和氧化硅中的一种或两种组合。
4.如权利要求1所述晶体管的形成方法，其特征在于，所述半导体层的材料为硅、锗或硅锗，所述半导体层的形成工艺为选择性外延沉积工艺。
5.如权利要求1所述晶体管的形成方法，其特征在于，所述高K金属栅极结构包括：位于所述开口底部的半导体层表面的过渡层；位于所述开口侧壁和过渡层表面的高K栅介质层；位于所述高K栅介质层表面，且填充满所述开口的金属栅电极层。
6.如权利要求5所述晶体管的形成方法，其特征在于，所述过渡层的材料为氧化硅。
7.如权利要求5所述晶体管的形成方法，其特征在于，在形成所述过渡层之后，形成所述高K栅介质层之前，进行热退火工艺。
8.如权利要求1所述晶体管的形成方法，其特征在于，在刻蚀所述伪栅极层和掺杂层形成开口之后，形成所述半导体层之前，进行热退火工艺。
9.如权利要求1所述晶体管的形成方法，其特征在于，在形成半导体层之后，形成高K金属栅极结构之前，进行热退火工艺。
10.如权利要求7、8或9所述晶体管的形成方法，其特征在于，所述热退火工艺为：气体为氢气，温度大于300摄氏度，气压为1毫托～1托。
11.如权利要求1所述晶体管的形成方法，其特征在于，所述介质层和伪栅极层的形成工艺为：在采用热退火工艺激活所述掺杂层之后，在所述掺杂层表面形成伪栅极层；在形成所述伪栅极层之后，在所述掺杂层表面形成覆盖所述伪栅极层侧壁的介质层，所述介质层的顶部与所述伪栅极层顶部齐平。
12.如权利要求1所述晶体管的形成方法，其特征在于，在所述有源区内进行离子注入形成掺杂层之前，在所述半导体衬底表面形成绝缘层，所述绝缘层为氧化硅层和氮化硅层中的一层或多层重叠。
13.如权利要求1所述晶体管的形成方法，其特征在于，在形成所述高K金属栅极结构之前，对所述半导体层进行离子注入，所注入的离子与掺杂层内所注入的离子的导电类型相同或相反。
14.如权利要求13所述晶体管的形成方法，其特征在于，在对所述半导体层进行离子注入的步骤中，当所注入的离子与掺杂层内所注入的离子导电类型相同时，所述离子注入工艺的方向向所述半导体层两侧的掺杂层倾斜。
15.如权利要求1所述晶体管的形成方法，其特征在于，在形成半导体层之后，形成高K金属栅极结构之前，采用湿法刻蚀工艺使所述半导体层表面光滑，所述湿法刻蚀工艺的刻蚀液为氢氟酸。
16.如权利要求1所述晶体管的形成方法，其特征在于，所述介质层的材料为氮化硅或氧化硅，所述伪栅极层的材料为多晶硅。
CN201210496331.XA 2012-11-28 2012-11-28 晶体管的形成方法 Active CN103855004B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210496331.XA CN103855004B (zh) 2012-11-28 2012-11-28 晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210496331.XA CN103855004B (zh) 2012-11-28 2012-11-28 晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103855004A CN103855004A (zh) 2014-06-11
CN103855004B true CN103855004B (zh) 2016-06-29

Family

ID=50862507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210496331.XA Active CN103855004B (zh) 2012-11-28 2012-11-28 晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN103855004B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448730B (zh) * 2014-08-30 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107045982B (zh) * 2016-02-05 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108630543B (zh) * 2017-03-17 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110021528A (zh) * 2018-01-10 2019-07-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN117276307A (zh) * 2022-06-10 2023-12-22 中国科学院微电子研究所 薄膜晶体管及其制备方法、存储器、显示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551886B1 (en) * 2001-04-27 2003-04-22 Advanced Micro Devices, Inc. Ultra-thin body SOI MOSFET and gate-last fabrication method
CN102087979A (zh) * 2009-12-04 2011-06-08 中国科学院微电子研究所 高性能半导体器件及其形成方法
CN102347351A (zh) * 2010-07-21 2012-02-08 台湾积体电路制造股份有限公司 半导体元件、在其中增加表面掺杂浓度的方法及形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551886B1 (en) * 2001-04-27 2003-04-22 Advanced Micro Devices, Inc. Ultra-thin body SOI MOSFET and gate-last fabrication method
CN102087979A (zh) * 2009-12-04 2011-06-08 中国科学院微电子研究所 高性能半导体器件及其形成方法
CN102347351A (zh) * 2010-07-21 2012-02-08 台湾积体电路制造股份有限公司 半导体元件、在其中增加表面掺杂浓度的方法及形成方法

Also Published As

Publication number Publication date
CN103855004A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN104022037B (zh) 鳍式场效应晶体管及其形成方法
CN106920776B (zh) 鳍式晶体管的形成方法
CN103426765B (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
US8980718B2 (en) PMOS transistors and fabrication method
CN103855004B (zh) 晶体管的形成方法
US20140097402A1 (en) Semiconductor structure and method for forming the same
CN106373924A (zh) 半导体结构的形成方法
CN106601750B (zh) 带有u型沟槽的半浮栅存储器件及制备方法
CN106486350B (zh) 半导体结构的形成方法
CN107045980B (zh) 晶体管的形成方法
CN108666219A (zh) 半导体器件及其形成方法
WO2017035780A1 (zh) 隧穿场效应晶体管及其制备方法
CN106558614A (zh) 半导体结构及其形成方法
CN110021528A (zh) 半导体器件及其形成方法
CN104752216B (zh) 晶体管的形成方法
CN106449404B (zh) 半导体结构及其形成方法
US8440511B1 (en) Method for manufacturing multi-gate transistor device
CN104064464A (zh) 晶体管及其形成方法
CN104701177B (zh) 晶体管的形成方法
CN104064463B (zh) 晶体管及其形成方法
US20220029014A1 (en) Semiconductor device with isolation layer
CN213635990U (zh) 半导体结构
CN111162074B (zh) 半导体结构及其形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
KR20070007048A (ko) 플로팅 게이트 메모리 셀에 있어서 저 Ｖｓｓ 저항 및감소된 ＤＩＢＬ을 위한 구조 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant