CN106601750B - 带有u型沟槽的半浮栅存储器件及制备方法 - Google Patents
带有u型沟槽的半浮栅存储器件及制备方法 Download PDFInfo
- Publication number
- CN106601750B CN106601750B CN201611269671.3A CN201611269671A CN106601750B CN 106601750 B CN106601750 B CN 106601750B CN 201611269671 A CN201611269671 A CN 201611269671A CN 106601750 B CN106601750 B CN 106601750B
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- semi
- gate
- floating gate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910015900 BF3 Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种带有U型沟槽的半浮栅存储器件及制备方法，该器件包括：一个具有第一类掺杂的半导体衬底，半导体衬底上具有第二类掺杂的源区和漏区；半导体衬底内具有U型沟槽，U型沟槽位于源区和漏区之间，且U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；在第一层电介质薄膜上形成有接触窗口，在第一层电介质薄膜上和U型沟槽中形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区接触，利用超浅结形成一个p‑n结二极管；覆盖半浮栅顶部形成第二层电介质薄膜；在第二层电介质薄膜之上形成控制栅；在半浮栅和控制栅两侧具有侧墙及具有第二类掺杂的源漏重掺杂区域。因此，本发明可在低操作电压下提高存取速度和确保器件之间的性能参数较为一致。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及半导体存储器件技术领域，尤其涉及一种采用后栅工艺的具有U型沟槽的半浮栅存储器件及制备方法。
背景技术
随半导体存储器被广泛应用于各种电子产品之中，不同应用领域对半导体存储器的构造、性能和密度有着不同的要求。例如，静态随机存储器(Static Random AccessMemory，简称SRAM)拥有很高的随机存取速度和较低的集成密度，而标准的动态随机存储器(Dynamic Random Access Memory，简称DRAM)则具有很高的密度和中等的随机存取速度。
常用的U盘等闪存芯片则采用了一种称为浮栅晶体管的器件。闪存又称“非挥发性存储器”。所谓“非挥发”，就是在芯片没有供电的情况下，信息仍被保存不会丢失。
目前业界通常把一个隧穿场效应晶体管(The tunnel field-effecttransistor，简称TFET)和浮栅器件结合起来，构成了一种全新的“半浮栅”结构的器件，称为半浮栅晶体管。
例如，在文献Science,341(6146):640-643中，提出了一种利用TFET擦写电荷的平面式半浮栅存储器件(如图1所示)。在专利ZL2015205706355提出了一种改进的带有U形沟道的半浮栅存储器件(如图2所示)。上述半浮栅存储器件可用侧壁上具有沟道竖直方向的MOSFET对半浮栅进行充电，在较低操作电压下仍具有纳秒级的读写速度。
然而，在写入时，上述半浮栅存储器件的浮栅电位取决于侧面竖直沟道MOS管的阈值电压，该阈值电压又强烈依赖于侧面竖直沟道MOSFET的冶金沟道长度，而冶金沟道长度由接触窗口处PN结的结深决定。
并且，上述专利文献中的半浮栅存储器件PN结，在整个前道工艺中形成较早，经历多步退火，结深波动大，进一步导致如下问题：
①、侧面竖直沟道MOSFET阈值电压波动大；
②、上述专利文献所生产出的半浮栅存储器件性能个体之间差异大，无法进行大规模集成。
发明内容
针对现有技术存在的不足，本发明提出一种采用后栅工艺的半浮栅存储器件，利用伪栅(Dummy Gate)形成栅极后，再依次形成侧墙并进行退火，保证接触窗口处的PN结经历尽可能少的热过程，减少扩散波动；此外，在接触窗口PN结采用超浅结的相关工艺，进一步控制扩散结深，减少波动。
为实现上述目的，本发明的技术方案如下：
一种采用后栅工艺的带有U型沟槽的半浮栅存储器件，其包括：一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第二类掺杂的源区和漏区；所述半导体衬底内具有U型沟槽，所述U型沟槽位于所述源区和漏区之间，且所述U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；在所述第一层电介质薄膜上形成有接触窗口，在第一层电介质薄膜上和U型沟槽中形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区接触，形成一个p-n结二极管；覆盖所述半浮栅顶部形成第二层电介质薄膜；在第二层电介质薄膜之上形成控制栅；在所述半浮栅和控制栅两侧具有侧墙及源漏的重掺杂区域。
优选地，所述第一层电介质薄膜的接触窗口位于半导体沉底顶部所述U型沟槽旁边，所述半导体衬底的底部具有底部电极。
优选地，所述第一类掺杂为n型，所述第二类掺杂为p型；或者，所述的第一类掺杂为p型，所述的第二类掺杂为n型。
优选地，所述控制栅为多晶硅栅或者金属栅中的任意一种；所述第一层电介质薄膜、第二层电介质薄膜分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种。
为实现上述目的，本发明还包括一种技术方案如下：
一种采用后栅工艺制备带有U型沟槽的半浮栅存储器件的方法，其特征在于，包括
步骤S1：在所提供的具有第一类掺杂的单晶硅衬底上通过离子注入和热扩散形成结深合适的第二类掺杂区域；
步骤S2：在半导体衬底表面淀积一层硬掩模层，在所述硬掩模层上通过光刻工艺和刻蚀定义U型沟槽，所述第二类掺杂区域被U型沟槽分为源区和漏区；所述U型沟槽的深度需大于等于第二类掺杂区域结深；
步骤S3：在具有所述U型沟槽的半导体衬底表面形成第一层电介质薄膜，电介质薄膜为氧化硅、氮化硅或氧化铪；其中，所述第一层电介质薄膜的厚度为2纳米至6纳米；
步骤S4：在所述U型沟槽内淀积多晶硅作为伪栅；所述伪栅的栅高等于控制栅和半浮栅高度和，所述伪栅的底部距离半导体衬底表面100纳米至250纳米之间；之后按照常规CMOS工艺步骤，通过光刻和刻蚀形成定义栅极、形成侧墙，在所述源区和漏区分别形成较高浓度的第二类掺杂区域；
步骤S5：通过硬掩模和光刻，在所述伪栅和第一层电介质薄膜上定义接触窗口；其中，所述接触窗口宽度在30纳米至80纳米之间；
步骤S6：除去形成所述伪栅的多晶硅，重新淀积具有第一类掺杂的多晶硅作为半浮栅；所述掺杂离子包括硼、氟化硼、磷和/或砷；
步骤S7：在所述半浮栅上表面形成第二层电介质薄膜；
步骤S8：在所述第二层电介质薄膜形成控制栅；所述控制栅为经原位重掺杂的多晶硅，或是金属栅。
优选地，所述步骤S1中，所述掺杂离子包括硼、氟化硼、磷和/或砷，所述掺杂离子的注入浓度是1e13cm^-2至1e17cm^-2之间，所述掺杂离子的注入能量为50KeV至200K eV之间。
优选地，所述步骤S2中，所述U型沟槽的深度在90纳米至180纳米之间；所述U型沟槽的宽度在30纳米至70纳米之间。
优选地，所述步骤S5中，还包括向所述接触窗口内注入剂量为1e11cm^-2至1e13cm^-2、能量为500eV至8KeV的氧原子以进一步抑制杂质扩散的步骤。
优选地，所述步骤S6中，采用原位掺杂的方式，淀积具有第一类掺杂多晶硅形成所述半浮栅，以进一步控制接触窗口PN结结深。
优选地，采用快速热氧化工艺，以形成第二层电介质薄膜并在所述接触窗口下方形成超浅结。
从上述技术方案可以看出，本发明提供了一种利用后栅工艺形成超浅结、带有U型沟槽的半浮栅存储器件，具有如下有益效果：
①、可在低操作电压下提高存取速度。
②、器件之间的性能参数较为一致，适用于大规模集成。
附图说明
图1为现有技术的一种利用TFET擦写的一种平面沟道的半导体存储器的剖面图
图2所示为未采用后栅工艺和超浅结工艺、接触窗口下方PN结深度较大的半浮栅器件结构示意图
图3为本发明所提出的一种采用后栅工艺的带有U型沟槽的半浮栅存储器件结构剖面示意图
图4所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S1后的剖面示意图
图5所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S2后的剖面示意图
图6所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S3后的剖面示意图
图7所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S1后的剖面示意图
图8所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S4后的剖面示意图
图9所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S5后的剖面示意图
图10所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S6后的剖面示意图
图11所示为本发明所提出的采用后栅工艺的半浮栅器件的制造方法完成步骤S7后的剖面示意图
具体实施方式
下面结合附图3-11对本发明的具体实施方式进行详细的说明。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
请参考图3，图3为本发明所提出的一种采用后栅工艺的带有U型沟槽的半浮栅存储器件结构剖面示意图。如图所示，一种采用后栅工艺的带有U型沟槽的半浮栅存储器件，其包括一个具有第一类掺杂的半导体衬底，在半导体衬底上具有第二类掺杂的源区和漏区；该半导体衬底内具有U型沟槽，该U型沟槽位于源区和漏区之间，且U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；在第一层电介质薄膜上和U型沟槽中形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区接触，形成一个p-n结二极管；覆盖所述半浮栅顶部形成第二层电介质薄膜；在第二层电介质薄膜之上形成控制栅；在所述半浮栅和控制栅两侧具有侧墙及源漏的重掺杂区域。
需要说明的是，在本发明的实施例中，其是利用伪栅(Dummy Gate)形成栅极后，再依次形成侧墙并进行退火，保证接触窗口处的PN结经历尽可能少的热过程，减少扩散波动；此外，在接触窗口PN结采用超浅结的相关工艺，进一步控制扩散结深，减少波动。
也就是说，半浮栅和控制栅的形成次序大致如下：
用多晶硅填充满U型沟槽，形成伪栅、侧墙及源漏的重掺杂区域，在伪栅多晶硅和第一层电介质薄膜中形成接触窗口，往接触窗口中暴露的硅衬底表面注入氧原子，填充满所述U型沟槽，使其覆盖第一层电介质薄膜和窗口，形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区接触，形成一个p-n结二极管；覆盖半浮栅顶部形成第二层电介质薄膜；在第二层电介质薄膜之上形成控制栅。
进一步地，第一层电介质薄膜的接触窗口位于半导体沉底顶部所述U型沟槽旁边，半导体衬底的底部具有底部电极。
进一步地，第一类掺杂为n型，所述第二类掺杂为p型；或者，所述的第一类掺杂为p型，所述的第二类掺杂为n型。
进一步地，控制栅为多晶硅栅或者金属栅中的任意一种；第一层电介质薄膜、第二层电介质薄膜分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种。
上述本发明所提出的一种采用后栅工艺的带有U型沟槽的半浮栅存储器件结构的制作方法如下：
步骤S1：在所提供的具有第一类掺杂的单晶硅衬底上通过离子注入和热扩散形成结深合适的第二类掺杂区域。
具体地，如图4所示，在所提供的具有第一类掺杂的单晶硅衬底200上通过离子注入和热扩散形成结深合适的第二类掺杂区域201，这些掺杂离子包括但不限于硼、氟化硼、磷和砷，注入浓度可以是1e13cm^-2至1e17cm^-2，注入能量可以为50KeV至200K eV。
步骤S2：在半导体衬底表面淀积一层硬掩模层，在硬掩模层上通过光刻工艺和刻蚀定义U型沟槽，第二类掺杂区域被U型沟槽分为源区和漏区；U型沟槽的深度需大于等于第二类掺杂区域结深。
具体地，如图5所示，在半导体衬底200表面淀积一层硬掩模层，在硬掩模层上通过光刻工艺和刻蚀定义U型沟槽202。U型沟槽的深度需大于等于第二类掺杂区域结深，例如，在90纳米至180纳米之间；U型沟槽的宽度在30纳米至70纳米之间；如图所示，第二类掺杂区域被U型沟槽分为源区203和漏区204。
步骤S3：在具有U型沟槽的半导体衬底表面形成第一层电介质薄膜，电介质薄膜为氧化硅、氮化硅或氧化铪；具体地，在带有沟槽202的半导体衬底200表面形成第一层电介质薄膜，电介质薄膜可以是氧化硅、氮化硅、氧化铪等材料，厚度为2纳米至6纳米。形成的结构如图6所示。
步骤S4：在U型沟槽内淀积多晶硅作为伪栅；伪栅的栅高等于控制栅和半浮栅高度和，伪栅的底部距离半导体衬底表面100纳米至250纳米之间；之后按照常规CMOS工艺步骤，通过光刻和刻蚀形成定义栅极、形成侧墙，在源区和漏区分别形成较高浓度的第二类掺杂区域；
具体地，在U型沟槽内淀积多晶硅作为伪栅(Dummy Gate)206。伪栅栅高应该等于控制栅和半浮栅高度和，距离半导体衬底表面100纳米至250纳米之间。之后按照常规CMOS工艺步骤，通过光刻和刻蚀形成定义栅极、形成侧墙，在源区和漏区形成较高浓度的第二类掺杂区域211和212。形成结构如图7所示。
步骤S5：通过硬掩模和光刻，在伪栅和第一层电介质薄膜上定义接触窗口；其中，接触窗口宽度在30纳米至80纳米之间。
具体地，通过硬掩模和光刻，在多晶硅206和第一层电介质薄膜205上定义接触窗口，接触窗口宽度在30纳米至80纳米之间。为了进一步抑制接触窗口处PN结结深，可往接触窗口内注入剂量为1e11cm^-2至1e13cm^-2、能量为500eV至8KeV的氧原子以进一步抑制杂质扩散(形成如图8所示的结构)。
步骤S6：除去形成伪栅的多晶硅，重新淀积具有第一类掺杂的多晶硅作为半浮栅；掺杂离子包括硼、氟化硼、磷和/或砷。
具体地，除去伪栅多晶硅206，重新淀积具有第一类掺杂的多晶硅作为半浮栅。为了减少激活半浮栅多晶硅杂质所需热过程，淀积时采用原位掺杂的方式，以进一步控制接触窗口PN结结深；这些掺杂离子包括但不限于硼、氟化硼、磷、砷；形成的结构如图9所示。
步骤S7：在半浮栅上表面形成第二层电介质薄膜。
在半浮栅206上表面形成第二层电介质薄膜207。推荐采用快速热氧化
(RTO，Rapid Thermal Oxidation)工艺，以形成接触窗口下方的超浅结；形成的结构如图10所示，
步骤S8：在第二层电介质薄膜207上方的侧墙之间形成控制栅208。控制栅可以是经原位重掺杂的多晶硅，也可以是金属栅；最终形成的结构如图11所示。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种采用后栅工艺制备带有U型沟槽的半浮栅存储器件的方法，其特征在于，包括：
步骤S1：在所提供的具有第一类掺杂的单晶硅衬底上通过离子注入和热扩散形成结深合适的第二类掺杂区域；
步骤S2：在半导体衬底表面淀积一层硬掩模层，在所述硬掩模层上通过光刻工艺和刻蚀定义U型沟槽，所述第二类掺杂区域被U型沟槽分为源区和漏区；所述U型沟槽的深度需大于等于第二类掺杂区域结深；
步骤S3：在具有所述U型沟槽的半导体衬底表面形成第一层电介质薄膜，电介质薄膜为氧化硅、氮化硅或氧化铪；其中，所述第一层电介质薄膜的厚度为2纳米至6纳米；
步骤S4：在所述U型沟槽内淀积多晶硅作为伪栅；所述伪栅的栅高等于控制栅和半浮栅高度和，所述伪栅的底部距离半导体衬底表面100纳米至250纳米之间；之后按照常规CMOS工艺步骤，通过光刻和刻蚀形成定义栅极、形成侧墙，在所述源区和漏区分别形成较高浓度的第二类掺杂区域；
步骤S5：通过硬掩模和光刻，在所述伪栅和第一层电介质薄膜上定义接触窗口；其中，所述接触窗口宽度在30纳米至80纳米之间；
步骤S6：除去形成所述伪栅的多晶硅，重新淀积具有第一类掺杂的多晶硅作为半浮栅；所述掺杂离子包括硼、氟化硼、磷和/或砷；
步骤S7：在所述半浮栅上表面形成第二层电介质薄膜；
步骤S8：在所述第二层电介质薄膜形成控制栅；所述控制栅为经原位重掺杂的多晶硅，或是金属栅。
2.根据权利要求1所述的方法，其特征在于，所述步骤S1中，所述掺杂离子包括硼、氟化硼、磷和/或砷，所述掺杂离子的注入浓度是1e13 cm^-2至1e17cm^-2之间，所述掺杂离子的注入能量为50KeV至200K eV之间。
3.根据权利要求1所述的方法，其特征在于，所述步骤S2中，所述U型沟槽的深度在90纳米至180纳米之间；所述U型沟槽的宽度在30纳米至70纳米之间。
4.根据权利要求1所述的方法，其特征在于，所述步骤S5中，还包括向所述接触窗口内注入剂量为1e11cm^-2至1e13 cm^-2、能量为500eV至8KeV的氧原子。
5.根据权利要求1所述的方法，其特征在于，所述步骤S6中，采用原位掺杂的方式，淀积具有第一类掺杂多晶硅形成所述半浮栅。
6.根据权利要求1所述的方法，其特征在于，采用快速热氧化工艺，以形成第二层电介质薄膜并在所述接触窗口下方形成超浅结。
7.一种采用权利要求1所述的方法制造的半浮栅存储器件，其特征在于，包括：一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第二类掺杂的源区和漏区；所述半导体衬底内具有U型沟槽，所述U型沟槽位于所述源区和漏区之间，且所述U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；在所述第一层电介质薄膜上形成有接触窗口，在第一层电介质薄膜上和U型沟槽中形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区接触，形成一个p-n结二极管；覆盖所述半浮栅顶部形成第二层电介质薄膜；在第二层电介质薄膜之上形成控制栅；在所述半浮栅和控制栅两侧具有侧墙及具有第二类掺杂的源漏重掺杂区域；所述第二层电介质薄膜形成在半浮栅的上表面和侧墙之间，所述控制栅形成在第二层电介质薄膜的上方和侧墙之间。
8.根据权利要求7所述的器件，其特征在于，所述第一层电介质薄膜的接触窗口位于半导体衬底顶部所述U型沟槽旁边，所述半导体衬底的底部具有底部电极。
9.根据权利要求7所述的器件，其特征在于，所述第一类掺杂为n型，所述第二类掺杂为p型；或者，所述的第一类掺杂为p型，所述的第二类掺杂为n型。
10.根据权利要求7所述的器件，其特征在于，所述控制栅为多晶硅栅或者金属栅中的任意一种；所述第一层电介质薄膜、第二层电介质薄膜分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269671.3A CN106601750B (zh) | 2016-12-30 | 2016-12-30 | 带有u型沟槽的半浮栅存储器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269671.3A CN106601750B (zh) | 2016-12-30 | 2016-12-30 | 带有u型沟槽的半浮栅存储器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601750A CN106601750A (zh) | 2017-04-26 |
| CN106601750B true CN106601750B (zh) | 2020-02-14 |
Family
ID=58582200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611269671.3A Active CN106601750B (zh) | 2016-12-30 | 2016-12-30 | 带有u型沟槽的半浮栅存储器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601750B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107958907B (zh) * | 2017-10-13 | 2020-06-09 | 上海集成电路研发中心有限公司 | 一种具有u型沟槽的半浮栅存储器件及其制造方法 |
| CN108109966B (zh) * | 2018-01-30 | 2021-09-17 | 德淮半导体有限公司 | 静态随机存取存储器及其制造方法 |
| CN109742073A (zh) * | 2018-12-17 | 2019-05-10 | 复旦大学 | 一种具有高电荷保持能力的半浮栅晶体管及其制备方法 |
| CN109860191A (zh) * | 2018-12-28 | 2019-06-07 | 上海集成电路研发中心有限公司 | 一种半浮栅存储器件及其制造方法 |
| CN111490046B (zh) * | 2020-04-27 | 2022-06-21 | 复旦大学 | 一种高擦写速度半浮栅存储器及其制备方法 |
| CN111477626B (zh) * | 2020-04-27 | 2022-06-21 | 复旦大学 | 一种半浮栅存储器及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104599969A (zh) * | 2015-02-02 | 2015-05-06 | 上海集成电路研发中心有限公司 | 一种减小槽栅结构半浮栅器件漏电的方法 |
| CN104701263A (zh) * | 2015-03-23 | 2015-06-10 | 上海集成电路研发中心有限公司 | 一种半浮栅器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9799776B2 (en) * | 2015-06-15 | 2017-10-24 | Stmicroelectronics, Inc. | Semi-floating gate FET |
-
2016
- 2016-12-30 CN CN201611269671.3A patent/CN106601750B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104599969A (zh) * | 2015-02-02 | 2015-05-06 | 上海集成电路研发中心有限公司 | 一种减小槽栅结构半浮栅器件漏电的方法 |
| CN104701263A (zh) * | 2015-03-23 | 2015-06-10 | 上海集成电路研发中心有限公司 | 一种半浮栅器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601750A (zh) | 2017-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106601750B (zh) | 带有u型沟槽的半浮栅存储器件及制备方法 | |
| US12114503B2 (en) | Integrated chip including a tunnel dielectric layer which has different thicknesses over a protrusion region of a substrate | |
| US9748406B2 (en) | Semi-floating-gate device and its manufacturing method | |
| US7361545B2 (en) | Field effect transistor with buried gate pattern | |
| CN110061004B (zh) | 半导体器件 | |
| CN104882447B (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
| CN104701316B (zh) | 一种双槽形结构的半浮栅器件及其制造方法 | |
| KR101130018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102034831A (zh) | 具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法 | |
| EP2833408A2 (en) | Split gate non-volatile memory cell | |
| CN107785313B (zh) | 半导体结构及其形成方法 | |
| US9444041B2 (en) | Back-gated non-volatile memory cell | |
| CN107958907B (zh) | 一种具有u型沟槽的半浮栅存储器件及其制造方法 | |
| CN110911407A (zh) | 半导体器件及其形成方法 | |
| CN103855004B (zh) | 晶体管的形成方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| JP2011192800A (ja) | 半導体装置及びその製造方法 | |
| TWI662654B (zh) | 包含一或多個非揮發性記憶體單元之半導體結構及其形成方法 | |
| CN104124248B (zh) | 一种抬升共源区的nor型闪存单元及其制备方法 | |
| US20060214227A1 (en) | Semiconductor memory device and method of manufacturing semiconductor memory device | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| CN104638018B (zh) | 一种半浮栅器件及其制备方法 | |
| CN110828380B (zh) | 静态存储单元的形成方法及静态存储单元 | |
| KR100613355B1 (ko) | 모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| CN110164768B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |