CN103681328B - 一种制造场效应晶体管的方法 - Google Patents
一种制造场效应晶体管的方法 Download PDFInfo
- Publication number
- CN103681328B CN103681328B CN201210331130.4A CN201210331130A CN103681328B CN 103681328 B CN103681328 B CN 103681328B CN 201210331130 A CN201210331130 A CN 201210331130A CN 103681328 B CN103681328 B CN 103681328B
- Authority
- CN
- China
- Prior art keywords
- single crystal
- gate
- layer
- stack
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 87
- 239000013078 crystal Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 21
- 229910002704 AlGaN Inorganic materials 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种制造场效应晶体管的方法，该方法包括提供半导体衬底；在所述半导体衬底上形成单晶层；刻蚀所述单晶层以形成至少一个单晶堆叠；形成环绕所述至少一个单晶堆叠的栅极侧墙；在栅极侧墙两侧的衬底中形成源漏区；沉积层间介质层并平坦化直到露出所述单晶堆叠的表面；刻蚀去除所述至少一个单晶堆叠，并在得到的至少一个栅极沟槽中依次形成栅极绝缘层以及栅极导体层，从而形成栅极堆叠。本发明通过使用单晶来代替非晶电介质作为牺牲栅极堆叠的材料，可以消除在诸如Si3N4的硬掩模材料和诸如多晶硅或金属的栅极材料中的颗粒的大小在光刻和刻蚀时对栅极导体层线边缘粗糙度的影响，故可减轻或消除器件的几何特性与电学特性的波动。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种制造场效应晶体管的方法。
背景技术
随着晶体管的器件尺寸的不断缩小，本征参数（诸如导通电流、截止电流、阈值电压等）的波动对器件性能的影响越来越显著，尤其是在波动的余量由于供应电压的降低以及每芯片上晶体管数量的增加而缩减的情况下。研究表明，线边缘粗糙度（lineedgeroughness，LER），又称为栅极边缘粗糙度，是造成本征参数波动的一个原因。无论是前栅或后栅工艺集成方案，均存在刻蚀诸如Si3N4的硬掩模材料和诸如多晶硅或金属的栅极材料而形成栅极堆叠的步骤，在这样的步骤中，在诸如Si3N4的硬掩模材料和诸如多晶硅或金属的栅极材料中的颗粒的大小在光刻和刻蚀时会影响栅极导体层线均匀性的线边缘粗糙度。
在前些年，LER并没有引起过多的担忧，因为晶体管的临界尺寸比粗糙度大几个数量级。然而，近年来，随着器件尺寸的进一步缩小，线边缘粗糙度（即栅极边缘粗糙度）并没有相应地减小，而是相比栅极长度越来越大，从而变成了造成器件性能波动的最显著的因素之一。
发明内容
为了解决上述问题，本发明包括一种制造场效应晶体管的方法，其特征在于包括如下步骤：
提供半导体衬底；在所述半导体衬底上形成单晶层；刻蚀所述单晶层以形成至少一个单晶堆叠；形成环绕所述至少一个单晶堆叠的栅极侧墙；在栅极侧墙两侧的衬底中形成源漏区；沉积层间介质层并平坦化直到露出所述单晶堆叠的表面；刻蚀去除所述至少一个单晶堆叠，并在得到的至少一个栅极沟槽中依次形成栅极绝缘层以及栅极导体层，从而形成栅极堆叠。
通过本发明的制造方法，使用单晶来代替非晶电介质作为牺牲栅极堆叠的材料，由于单晶材料刻蚀的各向异性特性，可以消除在诸如Si3N4的硬掩模材料和诸如多晶硅或金属的栅极材料中的颗粒的大小在光刻和刻蚀时对栅极导体层线边缘粗糙度的影响，故可减轻或消除器件的几何特性与电学特性的波动，进而可以提高电路的性能。
附图说明
通过参考以下描述和用于示出各个实施例的附图可以更好地理解实施例。在附图中：
图1-9示出与根据本发明方法的步骤对应的器件的截面图。
具体实施方式
下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。
另外，虽然就一些实施方式中的仅一个实施方式来公开实施例的特定特征或方面，但是这样的特征或方面可以结合对于任何给定或特定应用来说可能是期望的且有利的其它实施方式的一个或多个其它特征或方面。
首先提供如图1所示的半导体衬底100。衬底100依照器件用途需要而合理选择，可包括单晶体硅（Si）、绝缘体上硅（SOI）、单晶体锗（Ge）、绝缘体上锗（GeOI）、应变硅（StrainedSi）、锗硅（SiGe），或是化合物半导体材料，例如氮化镓（GaN）、砷化镓（GaAs）、磷化铟(InP)、锑化铟（InSb），以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底100优选地为体Si或SOI。
优选地，在衬底100中形成浅沟槽隔离（STI）（未示出）。例如先刻蚀衬底100形成浅沟槽然后采用LPCVD、PECVD等常规技术沉积绝缘隔离材料并CMP平坦化直至露出衬底100，形成STI，其中STI的填充材料可以是氧化物、氮化物或氮氧化物。
在半导体衬底100上形成单晶层102，该单晶层在后续步骤中充当牺牲层。优选地，所述单晶层的材料的晶格常数与所述半导体衬底的材料的晶格常数相同或相近，这使得所形成的单晶层与衬底结合致密，有利于后续的刻蚀工艺。所述单晶层102可以是由一种单晶材料形成的单层结构或由多种单晶材料形成的堆叠结构。在单层结构的一个具体实施例中，在衬底为体硅或SOI的情况中，单层结构可以由SiGe形成，其中SiGe中Ge原子%被选择为使得SiGe相对于Si具有良好的刻蚀选择性；在所述半导体衬底为GaN的情况中,所述单层结构可以由AlGaN形成，其中AlGaN中Al原子%被选择为使得AlGaN相对于GaN具有良好的刻蚀选择性。由多种单晶材料形成的堆叠结构是更优选的，在一个具体实施例中，该堆叠结构包括如图2中所示的在衬底上的第一单晶层1021以及在第一单晶层上的第二单晶层1022，其中第一单晶层的材料的选择不仅要考虑与衬底以及第二单晶层晶格匹配的问题，而且还要考虑在刻蚀第二单晶层时其不被刻蚀或基本不被刻蚀，并且在其自身被刻蚀时，下面的衬底不被刻蚀或基本不被刻蚀。双层或更多层堆叠结构使得能够良好的控制刻蚀的精确性，防止过多的过刻蚀。在一个具体实施例中，在衬底为体硅或SOI的情况中，所述第一单晶层可以为SiGe，第二单晶层可以为Si，其中SiGe中Ge原子%被选择为使得SiGe相对于Si具有良好的刻蚀选择性。可替换地，所述单晶层还可以是诸如SiGe/Si/SiGe这样的堆叠结构，其为后续的器件制作提供了便利性，例如在形成沟道时自由选择沟道的材料。在另一具体实施例中，所述半导体衬底为GaN,所述第一单晶层为AlGaN，第二单晶层为GaN，其中AlGaN中Al原子%被选择为使得AlGaN相对于GaN具有良好的刻蚀选择性。可替换地，所述单晶层还可以是诸如AlGaN/GaN/AlGaN这样的堆叠结构。更一般地，所述单晶层可以是由多种单晶材料构成的叠层结构，只要这些单晶材料在晶格匹配和刻蚀选择性方面满足要求即可。采用LPCVD、PECVD、原子层沉积（ALD）、蒸镀、反应溅射等常规技术形成单晶层。
刻蚀所述单晶层102从而形成至少一个单晶堆叠108，该单晶堆叠在后续步骤中充当牺牲栅极堆叠。在一个具体实施例中，首先，在单晶层102上形成掩模层104，并图案化，露出部分单晶层102，如图3所示。随后，利用例如反应离子刻蚀（RIE）或等离子刻蚀等的干法刻蚀工艺或湿法刻蚀工艺或二者的组合，去除露出部分的单晶层102，直到露出下面的半导体衬底100。其中在上述单晶层由第一单晶层1021和第二单晶层1022组成的优选实施例中，首先对第二单晶层进行选择性刻蚀，此时第一单晶层作为刻蚀停止层，从而能够精确的控制第一单晶层的刻蚀。接着，对第二单晶层进行选择性刻蚀，刻蚀停止于衬底表面。所得到的结构如图4所示，其中106指示得到的沟槽。由于单晶材料刻蚀的各向异性特性，栅极导体层线的线边缘可以非常整齐。接着，去除掩模层104。
接着，形成环绕该至少一个单晶堆叠108的栅极侧墙110,如图5所示。在一个具体实施例中，首先在整个器件上沉积材质例如为氮化硅、氮氧化硅、类金刚石无定形碳（DLC）的栅极侧墙材料，并刻蚀形成栅极侧墙110。
随后，以单晶堆叠108和栅极侧墙110为掩模，在栅极侧墙110两侧的衬底中形成源漏区（图中未示出）。
之后，优选地，参照图6，形成硅化物112。在一个具体实施例中，可以通过蒸发、溅射、MOCVD等工艺将例如Ni、Pt、Co、Ti、Ge之一或其组合形成在整个器件结构上，随后退火形成金属硅化物并且去除未反应的金属层，其材质例如为CoSi2、TiSi2、NiSi、PtSi、NiPtSi、CoGeSi、TiGeSi、NiGeSi，以便降低源漏接触电阻。优选地，如图6所示，仅在源漏区上形成所述金属硅化物，而在单晶堆叠108上不存在金属硅化物，这使得在后续步骤中更易于去除单晶层。
随后，参照图7，在整个器件上沉积层间介质层（ILD）114，其材质例如为氧化硅或氮化硅等。平坦化ILD114之后，直至露出单晶堆叠108表面。
接着，参照图8，去除所述至少一个单晶堆叠108。在上述单晶层由第一单晶层1021和第二单晶层1022组成的优选实施例中，首先对第二单晶层进行选择性刻蚀，此时第一单晶层作为刻蚀停止层，从而能够精确的控制第一单晶层的刻蚀。接着，对第二单晶层进行选择性刻蚀，刻蚀停止于衬底表面。由于单晶材料刻蚀的各向异性特性，栅极导体层线的线边缘可以非常整齐。上述去除可以用湿法或干法刻蚀，优选湿法刻蚀。
在刻蚀后留下的至少一个栅极沟槽116中填充栅极绝缘层118以及栅极导体层120，以形成栅极堆叠，如图9所示。所述栅极绝缘层可以由诸如SiO2这样的材料或从ZrO2、HfO2、Al2O3、HfSiO、HfSiON和/或其混合物中选择的高K材料形成。所述栅极导体层可以为多晶硅或诸如TiAl的金属材料等。优选地在栅极绝缘层118和栅极导体层120之间插入金属氮化物材料（例如TiN）的阻挡层，调节功函数的同时还防止了金属向栅极绝缘层扩散。
之后，再次沉积ILD，并CMP平坦化。接着，形成暴露了硅化物的接触孔，在孔内填充金属形成源漏接触塞。这些均属于常规工艺，在此不再赘述。
总之，本发明通过使用单晶来代替非晶电介质作为牺牲栅极堆叠的材料，可以消除在诸如Si3N4的硬掩模材料和诸如多晶硅或金属的栅极材料中的颗粒的大小在光刻和刻蚀时对栅极导体层线边缘粗糙度的影响，故可减轻或消除器件的几何特性与电学特性的波动，进而可以提高电路的性能。
以上所述仅是本发明的较佳实施例，并非对本发明作任何限制。因此，在不脱离本发明技术方法的原理和随附权利要求书所保护范围的情况下，可以对本发明做出各种修改、变化。
Claims (9)
1.一种制造场效应晶体管的方法，其特征在于包括如下步骤：
提供半导体衬底；
在所述半导体衬底上形成单晶层；
刻蚀所述单晶层以形成至少一个单晶堆叠；
形成环绕所述至少一个单晶堆叠的栅极侧墙；
在栅极侧墙两侧的衬底中形成源漏区；
在形成源漏区后形成金属硅化物，其中所述金属硅化物仅形成在所述源漏区上，而不形成在所述单晶堆叠上；
沉积层间介质层并平坦化直到露出所述单晶堆叠的表面；以及
刻蚀去除所述至少一个单晶堆叠，并在得到的至少一个栅极沟槽中依次形成栅极绝缘层以及栅极导体层，从而形成栅极堆叠。
2.如权利要求1所述的制造场效应晶体管的方法，其中所述单晶层的材料的晶格常数与所述半导体衬底的材料的晶格常数相同或相近并且相对于所述衬底具有良好的刻蚀选择性。
3.如权利要求2所述的制造场效应晶体管的方法，其中所述半导体衬底由体硅或绝缘体上硅（SOI）形成，所述单晶层由SiGe形成，其中SiGe中Ge原子%被选择为使得SiGe相对于Si具有良好的刻蚀选择性；或者所述半导体衬底由GaN形成,所述单晶层由AlGaN形成，其中AlGaN中Al原子%被选择为使得AlGaN相对于GaN具有良好的刻蚀选择性。
4.如权利要求2所述的制造场效应晶体管的方法，其中所述半导体衬底为体硅或绝缘体上硅（SOI）,所述单晶层为SiGe/Si结构，其中SiGe中Ge原子%被选择为使得SiGe相对于Si具有良好的刻蚀选择性；或者
所述半导体衬底为GaN,所述单晶层为AlGaN/GaN结构，其中AlGaN中Al原子%被选择为使得AlGaN相对于GaN具有良好的刻蚀选择性。
5.如权利要求2所述的制造场效应晶体管的方法，其中
所述半导体衬底为体硅或绝缘体上硅（SOI）,所述单晶层为SiGe/Si/SiGe结构，其中SiGe中Ge原子%被选择为使得SiGe相对于Si具有良好的刻蚀选择性；或者
所述半导体衬底为GaN,所述单晶层为AlGaN/GaN/AlGaN结构，其中AlGaN中Al原子%被选择为使得AlGaN相对于GaN具有良好的刻蚀选择性。
6.如权利要求1所述的制造场效应晶体管的方法，其中利用湿法刻蚀去除所述至少一个单晶堆叠。
7.如权利要求1所述的制造场效应晶体管的方法，其中所述栅极绝缘层由SiO2或高K材料形成，所述栅极导体层由多晶硅或金属材料形成。
8.如权利要求7所述的制造场效应晶体管的方法，其中该方法进一步包括形成介于栅极绝缘层和栅极导体层之间的阻挡层。
9.如权利要求8所述的制造场效应晶体管的方法，其中所述阻挡层由金属氮化物形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210331130.4A CN103681328B (zh) | 2012-09-10 | 2012-09-10 | 一种制造场效应晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210331130.4A CN103681328B (zh) | 2012-09-10 | 2012-09-10 | 一种制造场效应晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681328A CN103681328A (zh) | 2014-03-26 |
| CN103681328B true CN103681328B (zh) | 2016-06-29 |
Family
ID=50318520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210331130.4A Active CN103681328B (zh) | 2012-09-10 | 2012-09-10 | 一种制造场效应晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681328B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633158B (zh) * | 2015-03-31 | 2019-07-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN108649069A (zh) * | 2018-04-20 | 2018-10-12 | 复旦大学 | 漏扩展结构的射频GaN/AlGaN器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101032018A (zh) * | 2004-09-29 | 2007-09-05 | 国际商业机器公司 | 使用牺牲隔离体的应变沟道fet |
| CN102468145A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103377931A (zh) * | 2012-04-23 | 2013-10-30 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617667A (ja) * | 1984-06-22 | 1986-01-14 | Fujitsu Ltd | 電界効果トランジスタの製造方法 |
-
2012
- 2012-09-10 CN CN201210331130.4A patent/CN103681328B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101032018A (zh) * | 2004-09-29 | 2007-09-05 | 国际商业机器公司 | 使用牺牲隔离体的应变沟道fet |
| CN102468145A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103377931A (zh) * | 2012-04-23 | 2013-10-30 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681328A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647118B2 (en) | Device having EPI film in substrate trench | |
| US20210273106A1 (en) | Flat sti surface for gate oxide uniformity in fin fet devices | |
| CN103295904B (zh) | 具有LDD延伸的FinFET设计 | |
| US9362355B1 (en) | Nanosheet MOSFET with full-height air-gap spacer | |
| CN112018178B (zh) | 制造半导体器件的方法、多栅极半导体器件及其制造方法 | |
| US8609497B2 (en) | Method of dual EPI process for semiconductor device | |
| CN103165674B (zh) | 具有多阈值电压的FinFET | |
| US20170288056A1 (en) | Fabrication of vertical fin transistor with multiple threshold voltages | |
| CN106981488B (zh) | 半导体器件及其制造方法 | |
| US20050247986A1 (en) | Offset spacer formation for strained channel CMOS transistor | |
| CN105428394B (zh) | 鳍部件的结构及其制造方法 | |
| CN112530943A (zh) | 半导体器件及其制造方法 | |
| US8722501B2 (en) | Method for manufacturing multi-gate transistor device | |
| CN110581173B (zh) | 半导体结构及其形成方法 | |
| US9281398B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN110634798A (zh) | 半导体结构及其形成方法 | |
| US20140312412A1 (en) | Self aligned embedded gate carbon transistors | |
| CN105810585B (zh) | 半导体结构的制作方法 | |
| CN103681328B (zh) | 一种制造场效应晶体管的方法 | |
| CN105336787B (zh) | 半导体器件及其制造方法 | |
| CN104253079A (zh) | 浅沟槽隔离结构、包含其的晶体管及其制作方法 | |
| CN104124165B (zh) | 半导体器件及其制造方法 | |
| CN113327857B (zh) | 半导体结构及其形成方法 | |
| CN103779196B (zh) | 半导体器件及其制造方法 | |
| CN103811321B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |