CN103779196B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103779196B
CN103779196B CN201210399154.3A CN201210399154A CN103779196B CN 103779196 B CN103779196 B CN 103779196B CN 201210399154 A CN201210399154 A CN 201210399154A CN 103779196 B CN103779196 B CN 103779196B
Authority
CN
China
Prior art keywords
side wall
masking layer
sub
substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210399154.3A
Other languages
English (en)
Other versions
CN103779196A (zh
Inventor
朱慧珑
梁擎擎
钟汇才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210399154.3A priority Critical patent/CN103779196B/zh
Priority to PCT/CN2012/085256 priority patent/WO2014059728A1/zh
Priority to US14/389,055 priority patent/US9806169B2/en
Publication of CN103779196A publication Critical patent/CN103779196A/zh
Application granted granted Critical
Publication of CN103779196B publication Critical patent/CN103779196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种半导体器件及其制造方法。一示例方法可以包括：在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模形成源区和漏区之一；在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模形成源区和漏区中另一个；去除第二掩蔽层的一部分，所述一部分靠近所述源区和漏区中另一个；形成栅介质层，并在第二掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体；以及在衬底上形成带应力的层间电介质层。

Description

半导体器件及其制造方法
技术领域
本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。
背景技术
随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了使用包括高K栅介质和金属栅导体的栅堆叠。为避免栅堆叠的性能退化，包括这种栅堆叠的半导体器件通常利用替代栅工艺来制造。替代栅工艺涉及在栅侧墙之间限定的孔隙中形成高K栅介质和金属栅导体。然而，由于器件尺寸的缩小，要在如此小的孔隙中形成高K栅介质和金属导体越来越困难。
发明内容
本公开的目的至少部分地在于提供一种半导体器件及其制造方法。
根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模形成源区和漏区之一；在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模形成源区和漏区中另一个；去除第二掩蔽层的一部分，所述一部分靠近所述源区和漏区中另一个；形成栅介质层，并在第二掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体；以及在衬底上形成带应力的层间电介质层。
根据本公开的另一方面，提供了一种制造半导体器件，包括：衬底；在衬底上形成的源区和漏区以及栅堆叠，其中，所述栅堆叠包括：栅介质；和栅导体，所述栅导体以侧墙形式形成于位于栅堆叠一侧的电介质层或者栅侧墙的侧壁上；以及在衬底上形成的带应力层间电介质层。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-9是示出了根据本公开实施例的制造半导体器件流程的示意图；
图10是示出了根据本公开另一实施例的半导体器件的示意图；
图11-17是示出了根据本公开另一实施例的制造半导体器件流程的示意图；
图18-20是示出了根据本公开另一实施例的制造半导体器件流程的示意图；
图21是示出了根据本公开另一实施例的半导体器件的示意图；以及
图22-26是示出了根据本公开另一实施例的制造半导体器件的部分流程的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在常规工艺中，在利用“伪”栅堆叠以及该伪栅堆叠两侧的侧墙在衬底中制造出源区和漏区之后，保留两侧的侧墙而在侧墙之间限定出孔隙，通过填充孔隙来形成真正的栅堆叠。与此不同，在本公开中，提出了一种“替代侧墙”工艺。在形成源区和漏区之后，保留位于源区和漏区之一一侧存在的材料层，并在该保留的材料层的侧壁上以侧墙的形式形成栅堆叠(特别是，栅导体)。从而可以在较大的空间(具体地，大致为栅区+源区和漏区中另一个的区域)上来形成栅堆叠，相比于仅在侧墙之间的小孔隙中形成栅堆叠的常规工艺，可以使得工艺更加容易进行。
根据本发明的实施例，可以利用掩蔽层来在衬底上的有源区中形成源区和漏区。具体地，例如可以利用第一掩蔽层来掩蔽有源区，露出有源区的一部分，可以对该部分进行处理以形成源区和漏区之一。另外，可以利用第二掩蔽层来掩蔽有源区，露出有源区的另一部分，可以对该另一部分进行处理以形成源区和漏区中另一个。
第一和第二掩蔽层可以按各种方式来形成，只要它们能够掩蔽有源区并露出有源区的相应部分，从而在源/漏形成工艺中充当掩模。另外，第二掩蔽层可以包括第一掩蔽层的一部分。
在如上所述形成源区和漏区之后，可以对第二掩蔽层进行构图，以去除第二掩蔽层的一部分，从而进一步露出有源区的又一部分。可以在露出的该又一部分上来形成栅堆叠。例如，栅堆叠可以通过侧墙工艺来形成。为了便于第二掩蔽层的构图，第二掩蔽层优选地包括由不同材料构成的若干部分，这些部分中的至少一些相对于彼此可以具有刻蚀选择性，从而可以选择性去除其中的一些部分。
本公开可以各种形式呈现，以下将描述其中一些示例。
首先，参照图1-9，描述根据本公开一实施例的制造半导体器件的流程。
如图1所示，提供衬底100。该衬底100可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。在衬底100上，可以形成有浅沟槽隔离(STI)102，用以隔离单独器件的有源区。STI102例如可以包括氧化物(例如，氧化硅)。这里需要指出的是，在以下描述的示例中，为方便说明，仅描述了形成单个器件的情况。但是本公开不局限于此，而是可以应用于形成两个或更多器件的情况。
接下来，如图2所示，可选地在衬底100的表面上例如通过沉积形成一薄氧化物层(例如，氧化硅)104。该氧化物层104例如具有5-10nm的厚度，可以在随后用来形成界面层(IL)。在衬底100上(在形成氧化物层104的情况下，在氧化物层104的表面上)例如通过沉积形成厚度约为100-200nm的第一子掩蔽层106。例如，第一子掩蔽层106可以包括氮化物(例如，氮化硅)，且可以通过例如反应离子刻蚀(RIE)被构图为覆盖有源区的一部分(该部分大致对应于随后形成的源区或漏区)。
在形成氧化物层104的情况下，如图3所示，可以相对于第一子掩蔽层106(例如，氮化物)和衬底100(例如，体Si)，选择性刻蚀氧化物层104，以形成例如厚度约为0.5-1nm的IL108。这里，为了图示方便，并没有示出IL108的厚度与氧化物层104的厚度之间的差异。
另外，如图3所示，在第一子掩蔽层106的侧壁上形成第一侧墙112。例如，该第一侧墙112被形成为具有约15nm-60nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一侧墙112例如可以包括多晶硅或非晶硅。存在多种手段来形成侧墙，在此不对侧墙的形成进行详细描述。
这样，第一子掩蔽层106和第一侧墙112(构成上述的“第一掩蔽层”)露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，这可以如下进行。
具体地，如图3(其中的竖直箭头)所示，可以进行延伸区(extension)注入，以形成延伸区116。例如，对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成延伸区。这里需要指出的是，图3中的虚线框116仅仅是为了图示方便而示出为规则的矩形形状。实际上，延伸区116的形状由注入工艺决定，并且可能没有明确的边界。另外，为了优化性能，可以在延伸区注入之前，进行晕圈(halo)注入，如图3中的倾斜箭头所示。例如，对于p型器件，可以通过注入n型杂质如As或P；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成晕圈(未示出)。
然后，如图4中的箭头所示，可以进行源/漏注入，形成源/漏注入区118。对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成源/漏注入区。这里需要指出的是，图4中的虚线框118仅仅是为了图示方便而示出为规则的矩形形状。实际上，源/漏注入区118的形状由注入工艺决定，并且可能没有明确的边界。
接下来，如图5所示，在衬底100上形成第二子掩蔽层120，以至少覆盖上述形成的源区和漏区之一。第二子掩蔽层120例如可以包括氧化物(如氧化硅)。然后可以进行平坦化处理例如化学机械抛光(CMP)，以露出第一掩蔽层(第一子掩蔽层106、第一侧墙112)，以便随后进行处理。
随后，如图6所示，可以通过相对于第一侧墙112(例如，多晶硅或非晶硅)以及第二子掩蔽层120、氧化物层104(例如，氧化硅)，选择性刻蚀第一子掩蔽层106(例如，氮化硅)，以去除第一掩蔽层106。这种选择性刻蚀例如可以通过热磷酸来进行。
此时，如图6所示，第二子掩蔽层120和第一侧墙112(构成上述的“第二掩蔽层”)露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，这可以如下进行。
具体地，如图6所示，可以进行延伸区(extension)注入，以形成延伸区124。例如，对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成延伸区。这里需要指出的是，图6中的虚线框124仅仅是为了图示方便而示出为规则的矩形形状。实际上，延伸区124的形状由注入工艺决定，并且可能没有明确的边界。另外，为了优化性能，可以在延伸区注入之前，进行晕圈(halo)注入。例如，对于p型器件，可以通过注入n型杂质如As或P；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成晕圈(未示出)。然后，可以进行源/漏注入，形成源/漏注入区126。对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成源/漏注入区。这里需要指出的是，图6中的虚线框126仅仅是为了图示方便而示出为规则的矩形形状。实际上，源/漏注入区126的形状由注入工艺决定，并且可能没有明确的边界。
接下来，如图7所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区128。然后，可以通过选择性刻蚀，去除第一侧墙112。例如，第一侧墙112(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在第二子掩蔽层120的一侧留下了较大的空间(大致对应于栅区+源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。
然后，如图8所示，形成栅堆叠。具体地，例如可以通过沉积形成栅介质层130。例如，栅介质层130可以包括高K栅介质材料如HfO2，厚度可以为约2-4nm。可选地，在形成栅介质130之前，可以重构IL。例如，如以上参考附图3所述，可以通过对氧化物层104进行选择性刻蚀，来形成IL(未示出)。在栅介质层130上，可以以侧墙的形式形成栅导体134。在形成栅导体时，例如可以通过控制侧墙形成工艺中的参数如沉积厚度、RIE参数等，使得所形成的侧墙形式的栅导体134基本上位于下方已经形成的源区和漏区之间。例如，栅导体134可以包括金属栅导体材料如Ti、Co、Ni、Al、W及其合金等。优选地，在栅介质层130和栅导体134之间还可以形成功函数调节层132。功函数调节层132例如可以包括TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTa、NiTa、MoN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSi、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx及其组合，厚度可以约为2-10nm。
此后，如图9所示，可以通过沉积形成层间电介质层136，并进行平坦化处理如CMP。层间电介质层136可以包括氧化物(例如，氧化硅)、氮化物或其组合。然后，可以形成接触部等外围部件，在此不再赘述。
优选地，层间电介质层136可以带有应力。例如，对于p型器件，层间电介质层136可以带压应力；对于n型器件，层间电介质层136可以带拉应力。通过这种带应力的层间电介质层136，可以进一步改善得到的器件的性能。这种带应力的层间电介质层136例如可以包括带应力的氮化物。
这样，就得到了根据本公开的示例半导体器件。如图9所示，该半导体器件可以包括在衬底上形成的源区和漏区(128)以及栅堆叠(130，132，134)。栅堆叠，尤其是其中的栅导体134，以侧墙的形式形成于栅堆叠一侧(图9中的左侧)的掩蔽层(或者说，电介质层)120的侧壁上。
图10是示出了根据本公开另一实施例的半导体器件的示意图。图10所示的半导体器件与图9所示的半导体器件的不同之处在于：栅堆叠，尤其是其中的栅导体134，以侧墙的形式形成于栅堆叠一侧(图10中的左侧)的第二侧墙114的侧壁上。
图10所示的器件可以按以上结合图1-9所述的工艺来制造。其中，第二侧墙114例如可以是在去除第一侧墙112(参见以上结合图7的描述)之后，在第二子掩蔽层120的侧壁上另外形成的。例如，该第二侧墙114可以包括氮化物(例如，氮化硅)，其厚度可以为5-20nm。或者，第二侧墙114例如可以是在去除第一侧墙112(参见以上结合图7的描述)的过程中，通过保留第一侧墙112的一部分而形成的。或者，第二侧墙114例如可以是形成在第一侧墙112的侧壁上(参见图4)，然后在该第二侧墙114的侧壁上再形成第二子掩蔽层120(参见图5)。
接下来，参照图11-17，描述根据本公开另一实施例的制造半导体器件的流程。图11-17与图1-9中相似的附图标记表示相似的部件。在以下描述中，主要说明该实施例与上述实施例之间的不同。
如图11所述，提供衬底1000，该衬底1000上可以形成有STI1002。在衬底1000的表面上，可选地可以形成薄氧化物层1004。关于衬底1000和氧化物层1004的详情，可以参见以上结合图1-2对于衬底100和氧化物层104的描述。
在衬底1000上(在形成氧化物层1004的情况下，在氧化物层1004的表面上)例如通过沉积形成厚度约为100-200nm的第一子掩蔽层1006。例如，第一子掩蔽层1006可以包括氮化物(例如，氮化硅)，且可以通过例如RIE被构图为覆盖有源区的一部分(该部分大致对应于随后形成的源区或漏区)。
根据本公开的一个实施例，为更好地控制短沟道效应以及抑制带间泄露，如图11所示，可以第一子掩蔽层1006为掩模，通过离子注入(图中箭头所示)，形成超陡后退阱(SSRW)1010。例如，对于p型器件，可以通过注入n型杂质如As、P或Sb；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成SSRW。这里需要指出的是，图11中的虚线框1010仅仅是为了图示方便而示出为规则的矩形形状。实际上，SSRW1010的形状由注入工艺决定，并且可能没有明确的边界。
随后，如图12所示，在第一子掩蔽层1006的侧壁上形成第一子侧墙1012。例如，该第一子侧墙1012被形成为具有约5-50nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一子侧墙1012例如可以包括多晶硅或非晶硅。在第一子侧墙1012的侧壁上，可以形成第二子侧墙1014。例如，第二子侧墙1014可以包括氧化物(例如，氧化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。存在多种手段来形成侧墙，在此不对侧墙的形成进行详细描述。
这样，第一子侧墙1012和第二子侧墙1014(构成“第一侧墙”)以及第一子掩蔽层1006(构成“第一掩蔽层”)露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，可以利用以上结合图3和4所述的工艺，形成晕圈(未示出)、延伸区1016和源/漏注入区1018。关于晕圈、延伸区1016和源/漏注入区1018的详情，可以参见以上结合图3和4的描述。
接下来，如图13所示，在衬底上形成第二子掩蔽层1020，以至少覆盖上述形成的源区和漏区之一。第二子掩蔽层1020例如可以包括氧化物(例如，氧化硅)。然后可以进行平坦化处理例如CMP，以露出第一子掩蔽层1006、第一侧墙(包括第一子侧墙1012和第二子侧墙1014)，以便随后进行处理(如以上结合图5所述)。
然后，如图14所示，可以通过选择性刻蚀，去除第一子掩蔽层1006(如以上结合图6所述)。然后，可以在第一子侧墙1012的侧壁上形成第二侧墙1022。例如，第二侧墙1022可以包括氮化物(如，氮化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。
这样，如图14所示，第二子掩蔽层120、第一侧墙(包括第一子侧墙1012和第二子侧墙1014)和第二侧墙1022(构成“第二掩蔽层”)露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，可以利用以上结合图6所述的工艺，形成晕圈(未示出)、延伸区1024和源/漏注入区1026。关于晕圈、延伸区1024和源/漏注入区1026的详情，可以参见以上结合图6的描述。
接下来，如图15所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区1028。
随后，可以通过选择性刻蚀，去除第二侧墙1022和第一侧墙的一部分(具体地，第一子侧墙1012)，使得留下第二子侧墙1014。例如，第二侧墙1022(例如，氮化硅)可以通过热磷酸来选择性去除，第一子侧墙1012(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在第二子侧墙1014的一侧留下了较大的空间(大致对应于栅区+所述源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。
然后，如图16所示，形成栅堆叠。例如，可以依次形成栅介质层1030、功函数调节层1032以及侧墙形式的栅导体1034(如以上结合图8所述)。此后，可以通过沉积形成层间电介质层1036，并进行平坦化处理如CMP。层间电介质层1036可以包括氧化物(例如，氧化硅)、氮化物或其组合(如以上结合图9所述)。优选地，层间电介质层1036可以带应力。
然后，如图17所示，可以形成与源区和漏区相对应的接触部1038。接触部1038例如可以包括金属如W、Cu等。根据一实施例，为了增强接触，还可以在源区和漏区中形成金属硅化物层1036，从而接触部1038通过金属硅化物层1036与源区和漏区接触。金属硅化物层1036例如可以包括NiPtSi。存在多种手段来形成金属硅化物层1036和接触部1038，在此不再赘述。
这样，就得到了根据本公开的示例半导体器件。如图17所示，该半导体器件可以包括在衬底上形成的源区和漏区(1028)以及栅堆叠(1030，1032，1034)。栅堆叠的一侧(图17中的左侧)，存在第二子侧墙1014。栅堆叠，尤其是其中的栅导体1034，以侧墙的形式形成于第二子侧墙(或者说，栅侧墙)1014的侧壁上。该半导体器件可以包括非对称的SSRW1010，该SSRW1010大致在栅堆叠下方的半导体衬底中延伸，并延伸到栅堆叠一侧的源/漏区。
以下，参照图18-20，描述根据本公开另一实施例的制造半导体器件的流程。图18-20与图1-10中相似的附图标记表示相似的部件。在以下描述中，主要说明该实施例与上述实施例之间的不同。
如图18所示，提供衬底200，该衬底200上可以形成有STI202。在衬底200的表面上，可选地可以形成薄氧化物层204。关于衬底200和氧化物层204的详情，可以参见以上结合图1-2对于衬底100和氧化物层104的描述。
在衬底200上(在形成氧化物层204的情况下，在氧化物层204的表面上)例如通过沉积形成厚度约为100-200nm的第一掩蔽层206。例如，第一掩蔽层206可以包括氮化物(例如，氮化硅)，且可以通过例如RIE被构图为露出有源区的一部分(该部分大致对应于随后形成的源区或漏区)。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，可以利用以上结合图3和4所述的工艺，形成晕圈(未示出)、延伸区216和源/漏注入区218。关于晕圈、延伸区216和源/漏注入区218的详情，可以参见以上结合图3和4的描述。
接下来，如图19所示，在衬底上形成第二子掩蔽层220，以至少覆盖与上述形成的源区和漏区之一。第二子掩蔽层220例如可以包括氧化物(例如，氧化硅)。然后可以进行平坦化处理例如CMP，以露出第一掩蔽层206，以便通过选择性刻蚀，去除第一掩蔽层206。然后，在第二子掩蔽层220的侧壁上形成第一侧墙212。例如，该第一侧墙212被形成为具有约15nm-60nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一侧墙212例如可以包括多晶硅或非晶硅。
这样，第二子掩蔽层220和第一侧墙212(构成“第二掩蔽层”)露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，可以利用以上结合图6所述的工艺，形成晕圈(未示出)、延伸区224和源/漏注入区226。关于晕圈、延伸区224和源/漏注入区226的详情，可以参见以上结合图6的描述。
接下来，如图20所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区228。
随后，可以通过选择性刻蚀，去除第一侧墙212。例如，第一侧墙212(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在第二子掩蔽层220的一侧留下了较大的空间(大致对应于栅区+所述源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。例如，可以依次形成栅介质层230、功函数调节层232以及侧墙形式的栅导体234(如以上结合图8所述)。图20所示的器件与图8所示的器件在结构上基本一致。之后可以沉积层间电介质层236并进行平坦化，形成接触部等外围部件，在此不再赘述。优选地，层间电介质层236可以带应力。
尽管在对图18-20所示的实施例进行描述时并未提及IL，但是可以如上述实施例一样进行形成IL的工艺。
图21是示出了根据本公开另一实施例的半导体器件的示意图。图21所示的半导体器件与图20所示的半导体器件的不同之处在于：栅堆叠，尤其是其中的栅导体234，以侧墙的形式形成于栅堆叠一侧(图21中的左侧)的第二侧墙214的侧壁上。
图21所示的器件可以按以上结合图18-20所述的工艺来制造。其中，第二侧墙214例如可以是在去除第一侧墙212(参见以上结合图20的描述)之后，在第二子掩蔽层220的侧壁上另外形成的。例如，该第二侧墙214可以包括氮化物(例如，氮化硅)，其厚度可以为5-20nm。或者，第二侧墙214例如可以是在去除第一掩蔽层206(参见以上结合图19的描述)的过程中，通过保留第一掩蔽层206的一部分而形成的。或者，第二侧墙214可以形成在第二子掩蔽层220的侧壁上，然后在第二侧墙214的侧壁上形成第一侧墙212(参见图19)。
以下，参照图22～26，描述根据本公开另一实施例的制造半导体器件的流程。图22-26与图1-10中相似的附图标记表示相似的部件。在以下描述中，主要说明该实施例与上述实施例之间的不同。
如图22所示，提供衬底2000，该衬底2000上可以形成有STI2002。在衬底2000的表面上，可选地可以形成薄氧化物层2004。关于衬底2000和氧化物层2004的详情，可以参见以上结合图1-2对于衬底100和氧化物层104的描述。
在衬底2000上(在形成氧化物层2004的情况下，在氧化物层2004的表面上)例如通过沉积形成厚度约为100-200nm的第一子掩蔽层2006。例如，第一子掩蔽层2006可以包括氮化物(例如，氮化硅)。在第一子掩蔽层2006的侧壁上，可以形成第一子侧墙2014。例如，第一子侧墙2014可以包括氧化物(例如，氧化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。这样，第一子掩蔽层2006和第一子侧墙2014(构成“第一掩蔽层”)露出有源区的一部分(大致对应于随后形成的源区或漏区)。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，可以利用以上结合图3和4所述的工艺，形成晕圈(未示出)、延伸区2016和源/漏注入区2018。关于晕圈、延伸区2016和源/漏注入区2018的详情，可以参见以上结合图3和4的描述。
接下来，如图23所示，在衬底上形成第二子掩蔽层2020，以至少覆盖与上述形成的源区和漏区之一。第二子掩蔽层2020例如可以包括氧化物(例如，氧化硅)。然后可以进行平坦化处理例如CMP，以露出第一子掩蔽层2006、第一子侧墙2014，之后通过选择性刻蚀，去除第一子掩蔽层2006。
根据本公开的一实施例，为更好地控制短沟道效应以及抑制带间泄露，如图23所示，可以第二子掩蔽层2020和第一子侧墙2014为掩模，通过离子注入，形成SSRW2010。关于SSRW2010的详情，可以参见以上结合图11的描述。
然后，如图24所示，在第一子侧墙2014的侧壁上形成第二子侧墙2012。第二子侧墙2012被形成为具有约5-50nm的宽度，以覆盖有源区的一部分(大致对应于随后形成的栅区)。第二子侧墙2012例如可以包括多晶硅或非晶硅。在第二子侧墙2012的侧壁上，可以形成第三子侧墙2022。例如，第三子侧墙2022可以包括氮化物(例如，氮化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。这样，第二掩蔽层2020、第一子侧墙214、第二子侧墙2012和第三子侧墙2022(构成“第二掩蔽层”)露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，可以利用以上结合图6所述的工艺，形成晕圈(未示出)、延伸区2024和源/漏注入区2026。关于晕圈、延伸区2024和源/漏注入区2026的详情，可以参见以上结合图6的描述。
接下来，如图25所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区2028。
随后，可以通过选择性刻蚀，去除第二子侧墙2012和第三子侧墙2022，使得留下第一子侧墙2014。例如，第二子侧墙2012(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除，第三子侧墙2022(例如，氮化硅)可以通过热磷酸来选择性去除。这样，就在第一子侧墙2014的一侧留下了较大的空间(大致对应于栅区+所述源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。
接下来的操作可以与图16所示的操作相同，在此不再赘述。例如，形成栅堆叠(包括栅介质层2030、功函数调节层2032和侧墙形式的栅导体2034)，并形成层间电介质层2036。优选地，层间电介质层2036可以带应力。得到的器件与图16所示的器件也基本上类似，除了SSRW2010偏向不同一侧之外。
尽管在对图22-26所示的实施例进行描述时并未提及IL，但是可以如上述实施例一样进行形成IL的工艺。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (21)

1.一种制造半导体器件的方法，包括：
在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模形成源区和漏区之一；
在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模形成源区和漏区中另一个；
去除第二掩蔽层的一部分，所述一部分靠近所述源区和漏区中另一个；
形成栅介质层，并在第二掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体；以及
在衬底上形成带应力的层间电介质层。
2.根据权利要求1所述的方法，其中
形成第一掩蔽层的操作包括：
在衬底上形成第一子掩蔽层；以及
在第一子掩蔽层的侧壁上形成第一侧墙，
形成第二掩蔽层的操作包括：
在衬底上形成第二子掩蔽层，并去除第一子掩蔽层，
其中，第二子掩蔽层和第一侧墙两者形成所述第二掩蔽层，以及
去除第二掩蔽层的一部分的操作包括：
去除第一侧墙的至少一部分。
3.根据权利要求2所述的方法，其中，形成第一侧墙的操作包括：
在第一子掩蔽层的侧壁上形成第一子侧墙；以及
在第一子侧墙的侧壁上形成第二子侧墙。
4.根据权利要求3所述的方法，其中，形成第二掩蔽层的操作还包括：
在第一侧墙的侧壁上形成第二侧墙，所述第一侧墙夹于所述第二侧墙和第二子掩蔽层之间；
其中第二子掩蔽层、第一侧墙和第二侧墙一起形成所述第二掩蔽层。
5.根据权利要求4所述的方法，其中，去除第二掩蔽层的一部分的操作包括：
去除第二侧墙和第一子侧墙。
6.根据权利要求4所述的方法，其中，
第一子掩蔽层包括氮化物，
第二子掩蔽层包括氧化物，
第一子侧墙包括多晶硅或非晶硅，
第二子侧墙包括氧化物，
第二侧墙包括氮化物。
7.根据权利要求2所述的方法，还包括：
以第一子掩蔽层为掩模，在衬底中形成超陡后退阱。
8.根据权利要求1所述的方法，其中
形成第二掩蔽层的操作包括：
在衬底上形成第二子掩蔽层，并去除第一掩蔽层的至少一部分；以及
在第二子掩蔽层或者在第一掩蔽层的剩余部分的侧壁上形成第一侧墙，
其中，第二子掩蔽层、可能的第一掩蔽层的剩余部分和第一侧墙一起形成所述第二掩蔽层，以及
去除第二掩蔽层的一部分的操作包括：
去除第一侧墙。
9.根据权利要求8所述的方法，其中
形成第一掩蔽层的操作包括：
形成第一子掩蔽层；以及
在第一子掩蔽层的侧壁上形成第一子侧墙，
去除第一掩蔽层的至少一部分的操作包括：
去除第一子掩蔽层。
10.根据权利要求9所述的方法，其中，形成第一侧墙的操作包括：
在第一子侧墙的侧壁上形成第二子侧墙；以及
在第二子侧墙的侧壁上形成第三子侧墙。
11.根据权利要求10所述的方法，其中，
第一子掩蔽层包括氮化物，
第二子掩蔽层包括氧化物，
第一子侧墙包括氧化物，
第二子侧墙包括多晶硅或非晶硅，
第三子侧墙包括氮化物。
12.根据权利要求9所述的方法，还包括：
以第二子掩蔽层和第一子侧墙为掩模，在衬底中形成超陡后退阱。
13.根据权利要求1所述的方法，其中，形成源区或漏区包括：
执行延伸区注入；和
执行源/漏注入。
14.根据权利要求13所述的方法，其中，形成源区或漏区还包括：
执行晕圈注入。
15.一种半导体器件，包括：
衬底；
在衬底上形成的源区和漏区以及栅堆叠，
其中，所述栅堆叠包括：
栅介质；和
栅导体，所述栅导体以侧墙形式形成于位于栅堆叠一侧的电介质层或者栅侧墙的侧壁上，其中，栅介质层呈L形，在栅导体位于所述一侧的侧壁上以及在栅导体的底壁上延伸；以及
在衬底上形成的带应力层间电介质层。
16.根据权利要求15所述的半导体器件，其中，栅介质层包括高K电介质材料，栅导体包括金属栅导体材料。
17.根据权利要求15所述的半导体器件，还包括：设置在栅介质层和栅导体之间的功函数调节层。
18.根据权利要求15所述的半导体器件，其中，对于p型器件，所述层间电介质层带压应力；对于n型器件，所述层间电介质层带拉应力。
19.根据权利要求15所述的半导体器件，还包括：
在衬底中形成的非对称超陡后退阱，该超陡后退阱延伸至源区或漏区一侧。
20.根据权利要求15所述的半导体器件，其中，源区和漏区之一相对于栅堆叠位于所述一侧，且源区和漏区中另一个相对于栅堆叠位于所述一侧的相反一侧。
21.根据权利要求15所述的半导体器件，其中，从栅介质背对栅导体的侧壁到栅导体与所述一侧相对的另一侧的侧壁之间的横向距离大于或等于从源区到漏区的横向距离。
CN201210399154.3A 2012-10-19 2012-10-19 半导体器件及其制造方法 Active CN103779196B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210399154.3A CN103779196B (zh) 2012-10-19 2012-10-19 半导体器件及其制造方法
PCT/CN2012/085256 WO2014059728A1 (zh) 2012-10-19 2012-11-26 半导体器件及其制造方法
US14/389,055 US9806169B2 (en) 2012-10-19 2012-11-26 Semiconductor devices having a gate stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210399154.3A CN103779196B (zh) 2012-10-19 2012-10-19 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103779196A CN103779196A (zh) 2014-05-07
CN103779196B true CN103779196B (zh) 2016-07-06

Family

ID=50487499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210399154.3A Active CN103779196B (zh) 2012-10-19 2012-10-19 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US9806169B2 (zh)
CN (1) CN103779196B (zh)
WO (1) WO2014059728A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187112A (en) * 1989-04-12 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Method for producing a semiconductor device
US6515319B2 (en) * 1998-11-18 2003-02-04 Infineon Technologies Ag Field-effect-controlled transistor and method for fabricating the transistor
CN101154594A (zh) * 2006-09-26 2008-04-02 联华电子股份有限公司 半导体元件、互补金属氧化物半导体元件及其形成方法
CN101840862A (zh) * 2009-10-15 2010-09-22 中国科学院微电子研究所 高性能半导体器件的形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488656B2 (en) * 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
US7364957B2 (en) * 2006-07-20 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
US7768006B2 (en) * 2008-05-29 2010-08-03 International Business Machines Corporation Field effect structure and method including spacer shaped metal gate with asymmetric source and drain regions
JP5519154B2 (ja) * 2009-01-09 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
DE102009006881B4 (de) * 2009-01-30 2011-09-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
JP5734744B2 (ja) * 2011-05-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187112A (en) * 1989-04-12 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Method for producing a semiconductor device
US6515319B2 (en) * 1998-11-18 2003-02-04 Infineon Technologies Ag Field-effect-controlled transistor and method for fabricating the transistor
CN101154594A (zh) * 2006-09-26 2008-04-02 联华电子股份有限公司 半导体元件、互补金属氧化物半导体元件及其形成方法
CN101840862A (zh) * 2009-10-15 2010-09-22 中国科学院微电子研究所 高性能半导体器件的形成方法

Also Published As

Publication number Publication date
US20150054073A1 (en) 2015-02-26
WO2014059728A1 (zh) 2014-04-24
US9806169B2 (en) 2017-10-31
CN103779196A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
US9530863B1 (en) Methods of forming vertical transistor devices with self-aligned replacement gate structures
US8729638B2 (en) Method for making FINFETs and semiconductor structures formed therefrom
CN104576383B (zh) 一种FinFET结构及其制造方法
US20150091089A1 (en) Air-spacer mos transistor
US8664054B2 (en) Method for forming semiconductor structure
US9018739B2 (en) Semiconductor device and method of fabricating the same
CN102034865A (zh) 半导体器件及其制造方法
US20120292673A1 (en) Semiconductor Device and Manufacturing Method Thereof
US20150200275A1 (en) Finfet and method for manufacturing the same
EP2696369A1 (en) Methods for manufacturing a field-effect semiconductor device
US9209269B2 (en) Semiconductor structure and method for manufacturing the same
CN103426756B (zh) 半导体器件及其制造方法
CN103325787B (zh) Cmos器件及其制造方法
CN103545215B (zh) 半导体器件及其制造方法
US9548317B2 (en) FDSOI semiconductor structure and method for manufacturing the same
US20140131806A1 (en) Semiconductor devices and methods for manufacturing the same
CN103811315B (zh) 半导体器件及其制造方法
US9142677B2 (en) FinFET having gate in place of sacrificial spacer source/drain mask
CN103515233B (zh) 半导体器件及其制造方法
CN103779196B (zh) 半导体器件及其制造方法
CN103811316B (zh) 半导体器件及其制造方法
CN103681279B (zh) 半导体器件及其制造方法
CN103578987A (zh) 半导体器件及其制造方法
CN103779225B (zh) 半导体器件及其制造方法
US9331182B2 (en) Semiconductor devices with a gate conductor formed as a spacer, and methods for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant