CN103779225B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103779225B CN103779225B CN201210407615.7A CN201210407615A CN103779225B CN 103779225 B CN103779225 B CN 103779225B CN 201210407615 A CN201210407615 A CN 201210407615A CN 103779225 B CN103779225 B CN 103779225B
- Authority
- CN
- China
- Prior art keywords
- masking layer
- side wall
- substrate
- region
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000000873 masking effect Effects 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000007943 implant Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 241000849798 Nita Species 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 235000003976 Ruta Nutrition 0.000 description 1
- 240000005746 Ruta graveolens Species 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 208000002173 dizziness Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000000574 ganglionic effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000005806 ruta Nutrition 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体器件及其制造方法。一示例方法可以包括：在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模，在衬底中形成半导体材料区；在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模形成源区和漏区之一；在衬底上形成第三掩蔽层，并以第三掩蔽层为掩模形成源区和漏区中另一个；去除第三掩蔽层的一部分，所述部分靠近所述源区和漏区中另一个；以及形成栅介质层，并在第三掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
Description
技术领域
本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。
背景技术
随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了使用包括高K栅介质和金属栅导体的栅堆叠。为避免栅堆叠的性能退化，包括这种栅堆叠的半导体器件通常利用替代栅工艺来制造。替代栅工艺涉及在栅侧墙之间限定的孔隙中形成高K栅介质和金属栅导体。然而，由于器件尺寸的缩小，要在如此小的孔隙中形成高K栅介质和金属导体越来越困难。
发明内容
本公开的目的至少部分地在于提供一种半导体器件及其制造方法。
根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模，在衬底中形成半导体材料区；在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模形成源区和漏区之一；在衬底上形成第三掩蔽层，并以第三掩蔽层为掩模形成源区和漏区中另一个；去除第三掩蔽层的一部分，所述部分靠近所述源区和漏区中另一个；以及形成栅介质层，并在第三掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模形成源区和漏区之一；在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模，在衬底中形成半导体材料区；在衬底上形成第三掩蔽层，并以第三掩蔽层为掩模形成源区和漏区中另一个；去除第三掩蔽层的一部分，所述部分靠近所述源区和漏区中另一个；以及形成栅介质层，并在第三掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
根据本公开的又一方面，提供了一种半导体器件，包括：衬底；在衬底中形成的半导体材料区；在衬底上形成的源区和漏区以及栅堆叠，其中，半导体材料区实质上在源区和漏区之一中以及在栅堆叠下方延伸，以及所述栅堆叠包括：栅介质；和栅导体，所述栅导体以侧墙形式形成于位于栅堆叠一侧的电介质层的侧壁上。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-9是示出了根据本公开实施例的制造半导体器件流程的示意图；
图10是示出了根据本公开另一实施例的半导体器件的示意图；以及
图11-14是示出了根据本公开另一实施例的制造半导体器件流程的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在常规工艺中，在利用“伪”栅堆叠以及该伪栅堆叠两侧的侧墙在衬底中制造出源区和漏区之后，保留两侧的侧墙而在侧墙之间限定出孔隙，通过填充孔隙来形成真正的栅堆叠。与此不同，在本公开中，提出了一种“替代侧墙”工艺。在形成源区和漏区之后，保留源区和漏区之一一侧存在的材料层，并在该保留的材料层的侧壁上以侧墙的形式形成栅堆叠(特别是，栅导体)。从而可以在较大的空间(具体地，大致为栅区+源区和漏区中另一个的区域)上来形成栅堆叠，相比于仅在侧墙之间的小孔隙中形成栅堆叠的常规工艺，可以使得工艺更加容易进行。
根据本发明的实施例，可以利用掩蔽层来在衬底上的有源区中形成源区和漏区。具体地，例如可以利用一个掩蔽层来掩蔽有源区，露出有源区的一部分，可以对该部分进行处理以形成源区和漏区之一。另外，可以利用另一掩蔽层来掩蔽有源区，露出有源区的另一部分，可以对该另一部分进行处理以形成源区和漏区中另一个。
上述两个掩蔽层可以按各种方式来形成，只要它们能够掩蔽有源区并露出有源区的相应部分，从而在源/漏形成工艺中充当掩模。这两个掩蔽层可以包括共享部分，该部分可以大致对应于栅区。这种共享部分例如以侧墙的形式提供。
在如上所述形成源区和漏区之后，可以对所述另一掩蔽层进行构图，以去除第二掩蔽层的一部分(例如，上述共享部分)，从而进一步露出有源区的又一部分。可以在露出的该又一部分上来形成栅堆叠。例如，栅堆叠可以通过侧墙工艺来形成。为了便于构图，所述另一掩蔽层优选地包括由不同材料构成的若干部分，这些部分中的至少一些相对于彼此可以具有刻蚀选择性，从而可以选择性去除其中的一些部分。
根据本发明的实施例，还可以利用又一掩蔽层来在衬底中形成半导体材料区。该半导体材料区随后可以充当沟道区。该半导体材料区可以包括与衬底不同的半导体材料，用以提升器件性能以及调节阈值电压。该又一掩蔽层例如可以是上述一个掩蔽层或者另一个掩蔽层的一部分。
本公开可以各种形式呈现，以下将描述其中一些示例。
首先，参照图1-9，描述根据本公开一实施例的制造半导体器件的流程。
如图1所示，提供衬底100。该衬底100可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。在衬底100上，可以形成有浅沟槽隔离(STI)102，用以隔离单独器件的有源区。STI 102例如可以包括氧化物(例如，氧化硅)。这里需要指出的是，在以下描述的示例中，为方便说明，仅描述了形成单个器件的情况。但是本公开不局限于此，而是可以应用于形成两个或更多器件的情况。
接下来，如图2所示，可选地在衬底100的表面上例如通过沉积形成一薄氧化物层(例如，氧化硅)104。在衬底100上(在形成氧化物层104的情况下，在氧化物层104的表面上)例如通过沉积形成厚度约为100-200nm的第一子掩蔽层106-1和厚度约为30-50nm的第二子掩蔽层106-2。例如，第一子掩蔽层106-1可以包括氮化物(例如，氮化硅)，第二子掩蔽层106-2可以包括氧化物(例如，氧化硅)。第一子掩蔽层106-1和第二子掩蔽层106-2可以通过例如反应离子刻蚀(RIE)被构图为覆盖有源区的一部分(该部分大致对应于随后形成的源区或漏区)。构图后的第一子掩蔽层106-1和第二子掩蔽层106-2在以下统称为“第一掩蔽层”。
然后，可以以第一掩蔽层为掩模，在衬底中形成半导体材料区110。这种半导体材料区110例如可以如下形成。具体地，在形成氧化物层104的情况下，可以选择性刻蚀氧化物层104，以露出衬底100。进行热氧化，在衬底100中形成氧化部分。可以通过选择性刻蚀，去除氧化部分，以形成开口。随后在开口中可以通过外延生长，形成半导体材料区110。优选地，对于p型器件，半导体材料区110可以包括SiGe；对于n型器件，半导体材料区110可以包括III-V族化合物，例如InP、InAlAs或InGaAs等。本领域技术人员可以想到多种方式来在衬底100中形成这种嵌入半导体材料区110。
另外，还可以形成例如厚度约为0.5-1nm的界面层(IL)108。这里，为了图示方便，并没有示出IL 108的厚度与氧化物层104的厚度之间的差异。
接下来，如图3所示，在第一掩蔽层的侧壁上形成第一侧墙112。例如，该第一侧墙112被形成为具有约5nm-50nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一侧墙112例如可以包括多晶硅或非晶硅。存在多种手段来形成侧墙，在此不对侧墙的形成进行详细描述。
这样，第一掩蔽层和第一侧墙112(以下称作“第二掩蔽层”)露出了有源区的一部分。此时，可以以第二掩蔽层为掩模，进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，这可以如下进行。
具体地，如图3(其中的竖直箭头)所示，可以进行延伸区(extension)注入，以形成延伸区116。例如，对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成延伸区。这里需要指出的是，图3中的虚线框116仅仅是为了图示方便而示出为规则的矩形形状。实际上，延伸区116的形状由注入工艺决定，并且可能没有明确的边界。另外，为了优化性能，可以在延伸区注入之前，进行晕圈(halo)注入，如图3中的倾斜箭头所示。例如，对于p型器件，可以通过注入n型杂质如As或P；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成晕圈(未示出)。
然后，如图4中的箭头所示，可以进行源/漏注入，形成源/漏注入区118。源/漏注入优选采用倾角离子注入。对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成源/漏注入区。这里需要指出的是，图4中的虚线框118仅仅是为了图示方便而示出为规则的矩形形状。实际上，源/漏注入区118的形状由注入工艺决定，并且可能没有明确的边界。
接下来，如图5所示，在衬底100上形成子掩蔽层120，以至少覆盖上述形成的源区和漏区之一。子掩蔽层120例如可以包括氧化物(如氧化硅)。然后可以进行平坦化处理例如化学机械抛光(CMP)，以露出第一子掩蔽层106-1，以便随后进行处理。在该示例中，由于第一掩蔽层具有氮化物(106-1)和氧化物(106-2)的堆叠结构，在CMP时，氮化物(106-1)可以充当CMP的停止层。
随后，如图6所示，可以通过相对于第一侧墙112(例如，多晶硅或非晶硅)以及子掩蔽层120、氧化物层104(例如，氧化硅)，选择性刻蚀第一子掩蔽层106-1(例如，氮化硅)，以去除第一子掩蔽层106-1。这种选择性刻蚀例如可以通过热磷酸来进行。
此时，如图6所示，子掩蔽层120和第一侧墙112(以下称作“第三掩蔽层”)露出了有源区的一部分。此时，可以以第三掩蔽层为掩模，进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，这可以如下进行。
具体地，如图6所示，可以进行延伸区(extension)注入，以形成延伸区124。例如，对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成延伸区。这里需要指出的是，图6中的虚线框124仅仅是为了图示方便而示出为规则的矩形形状。实际上，延伸区124的形状由注入工艺决定，并且可能没有明确的边界。另外，为了优化性能，可以在延伸区注入之前，进行晕圈(halo)注入。例如，对于p型器件，可以通过注入n型杂质如As或P；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成晕圈(未示出)。然后，可以进行源/漏注入，形成源/漏注入区126。对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成源/漏注入区。这里需要指出的是，图6中的虚线框126仅仅是为了图示方便而示出为规则的矩形形状。实际上，源/漏注入区126的形状由注入工艺决定，并且可能没有明确的边界。
接下来，如图7所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区128。然后，可以通过选择性刻蚀，去除第一侧墙112。例如，第一侧墙112(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在子掩蔽层120的一侧留下了较大的空间(大致对应于栅区+源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。
然后，如图8所示，形成栅堆叠。具体地，例如可以通过沉积形成栅介质层130。例如，栅介质层130可以包括高K栅介质材料如HfO2，厚度可以为约2-4nm。可选地，在形成栅介质130之前，可以重构IL。例如，可以通过对氧化物层104进行选择性刻蚀，来形成IL(未示出)。在栅介质层130上，可以以侧墙的形式形成栅导体134。在形成栅导体时，例如可以通过控制侧墙形成工艺中的参数如沉积厚度、RIE参数等，使得所形成的侧墙形式的栅导体134基本上位于下方已经形成的源区和漏区之间。例如，栅导体134可以包括金属栅导体材料如Ti、Co、Ni、Al、W及其合金等。优选地，在栅介质层130和栅导体134之间还可以形成功函数调节层132。功函数调节层132例如可以包括TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTa、NiTa、MoN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSi、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx及其组合，厚度可以约为2-10nm。
此后，如图9所示，可以通过沉积形成层间电介质层136，并进行平坦化处理如CMP。层间电介质层136可以包括氧化物(例如，氧化硅)、氮化物或其组合。然后，可以形成接触部等外围部件，在此不再赘述。
这样，就得到了根据本公开的示例半导体器件。如图9所示，该半导体器件可以包括在衬底上形成的源区和漏区(128)以及栅堆叠(130，132，134)。栅堆叠，尤其是其中的栅导体134，以侧墙的形式形成于栅堆叠一侧(图9中的左侧)的掩蔽层(或者说，电介质层)120的侧壁上。另外，衬底中包括半导体材料区110。该半导体材料区110基本上在源区和漏区之一中以及在栅堆叠下方延伸。在图9所示的示例中，半导体材料区110还与源区和漏区中另一个部分略有交迭。
图10是示出了根据本公开另一实施例的半导体器件的示意图。图10所示的半导体器件与图9所示的半导体器件的不同之处在于：栅堆叠，尤其是其中的栅导体134，以侧墙的形式形成于栅堆叠一侧(图10中的左侧)的第二侧墙114的侧壁上。
图10所示的器件可以按以上结合图1-9所述的工艺来制造。其中，第二侧墙114例如可以是在去除第一侧墙112(参见以上结合图7的描述)之后，在第二子掩蔽层120的侧壁上另外形成的。例如，该第二侧墙114可以包括氮化物(例如，氮化硅)，其厚度可以为3-20nm。通过第二侧墙112，可以调节栅与源/漏之间的交迭电容。
另外，如图10所示，可以形成与源区和漏区相对应的接触部140。接触部140例如可以包括金属如W、Cu等。根据一实施例，为了增强接触，还可以在源区和漏区中形成金属硅化物层138，从而接触部140通过金属硅化物层138与源区和漏区接触。金属硅化物层138例如可以包括NiPtSi。存在多种手段来形成金属硅化物层138和接触部140，在此不再赘述。
以下，参照图11-14，描述根据本公开另一实施例的制造半导体器件的流程。图11-14与图1-10中相似的附图标记表示相似的部件。在以下描述中，主要说明该实施例与上述实施例之间的不同。
如图11所示，提供衬底200，该衬底200上可以形成有STI 202。在衬底200的表面上，可选地可以形成薄氧化物层204。关于衬底200和氧化物层204的详情，可以参见以上结合图1-2对于衬底100和氧化物层104的描述。
在衬底200上(在形成氧化物层204的情况下，在氧化物层204的表面上)例如通过沉积形成厚度约为100-200nm的第一掩蔽层206。例如，第一掩蔽层206可以包括氮化物(例如，氮化硅)，且可以通过例如RIE被构图为露出有源区的一部分(该部分大致对应于随后形成的源区或漏区)。此时，可以以第一掩蔽层为掩模，进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，可以利用以上结合图3和4所述的工艺，形成晕圈(未示出)、延伸区216和源/漏注入区218。关于晕圈、延伸区216和源/漏注入区218的详情，可以参见以上结合图3和4的描述。
接下来，如图12所示，在衬底上形成第二掩蔽层220，以至少覆盖与上述形成的源区和漏区之一。第二掩蔽层220例如可以包括氧化物(例如，氧化硅)。然后可以进行平坦化处理例如CMP，以露出第一掩蔽层206，以便通过选择性刻蚀，去除第一掩蔽层206。随后，可以以第二掩蔽层206为掩模，在衬底200中形成半导体材料区210。关于半导体材料区210的形成，可以参见以上结合图2的描述。
在此，为了便于半导体材料区210的形成，优选地可以在第二掩蔽层206的侧壁上形成薄的侧墙214。侧墙214例如可以包括氮化物。于是，以第二掩蔽层206和(可选的)侧墙214两者为掩模，来形成半导体材料区210。
然后，如图13所示，在第二掩蔽层220的侧壁上(或者，在形成侧墙214的情况下，在侧墙214的侧壁上)形成第一侧墙212。例如，该第一侧墙212被形成为具有约5nm-50nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一侧墙212例如可以包括多晶硅或非晶硅。
这样，第二掩蔽层220(以及可选的侧墙214)和第一侧墙212(以下称作“第三掩蔽层”)露出了有源区的一部分。此时，可以以第三掩蔽层为掩模，进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，可以利用以上结合图6所述的工艺，形成晕圈(未示出)、延伸区224和源/漏注入区226。关于晕圈、延伸区224和源/漏注入区226的详情，可以参见以上结合图6的描述。
接下来，如图14所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区228。
随后，可以通过选择性刻蚀，去除第一侧墙212。例如，第一侧墙212(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在第二掩蔽层220(或者，侧墙214)的一侧留下了较大的空间(大致对应于栅区+所述源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。例如，可以依次形成栅介质层230、功函数调节层232以及侧墙形式的栅导体234(如以上结合图8所述)。之后可以沉积层间电介质层236并进行平坦化，形成接触部等外围部件，在此不再赘述。
尽管在对图11-14所示的实施例进行描述时并未提及IL，但是可以如上述实施例一样进行形成IL的工艺。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (18)
1.一种制造半导体器件的方法，包括：
在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模，在衬底中形成半导体材料区；
在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模形成源区和漏区之一；
在衬底上形成第三掩蔽层，并以第三掩蔽层为掩模形成源区和漏区中另一个；
去除第三掩蔽层的一部分，所述部分靠近所述源区和漏区中另一个；以及
形成栅介质层，并在第三掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
2.根据权利要求1所述的方法，其中形成第二掩蔽层的操作包括：在第一掩蔽层的侧壁上形成第一侧墙，其中，第一掩蔽层和第一侧墙两者形成所述第二掩蔽层。
3.根据权利要求2所述的方法，其中
形成第三掩蔽层的操作包括：
在衬底上形成子掩蔽层，并去除第一掩蔽层，
其中，子掩蔽层和第一侧墙两者形成所述第三掩蔽层，以及去除第三掩蔽层的一部分的操作包括：
去除第一侧墙。
4.根据权利要求3所述的方法，其中第一侧墙被完全去除，并且该方法在去除第一侧墙之后还包括：在子掩蔽层的侧壁上形成第二侧墙。
5.根据权利要求4所述的方法，其中，
第一掩蔽层包括氮化物和氧化物的堆叠，
子掩蔽层包括氧化物，
第一侧墙包括多晶硅或非晶硅，
第二侧墙包括氮化物。
6.根据权利要求1所述的方法，其中，形成半导体材料区的操作包括：
以第一掩蔽层为掩模，对衬底进行氧化；
去除衬底的氧化部分，形成开口；以及
在开口中外延生长半导体材料区。
7.一种制造半导体器件的方法，包括：
在衬底上形成第一掩蔽层，并以第一掩蔽层为掩模形成源区和漏区之一；
在衬底上形成第二掩蔽层，并以第二掩蔽层为掩模，在衬底中形成半导体材料区；
在衬底上形成第三掩蔽层，并以第三掩蔽层为掩模形成源区和漏区中另一个；
去除第三掩蔽层的一部分，所述部分靠近所述源区和漏区中另一个；以及
形成栅介质层，并在第三掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
8.根据权利要求7所述的方法，其中形成第二掩蔽层的操作包括：在衬底上形成第二掩蔽层，并去除第一掩蔽层。
9.根据权利要求7所述的方法，其中形成第二掩蔽层的操作包括：
在衬底上形成子掩蔽层，并去除第一掩蔽层；
在子掩蔽层的侧壁上形成第二侧墙，
其中，子掩蔽层和第二侧墙两者形成所述第二掩蔽层。
10.根据权利要求9所述的方法，其中
形成第三掩蔽层的操作包括：
在第二掩蔽层的侧壁上形成第一侧墙，
其中，第二掩蔽层和第一侧墙两者形成所述第三掩蔽层，以及
去除第三掩蔽层的一部分的操作包括：
去除第一侧墙。
11.根据权利要求10所述的方法，其中
第一掩蔽层包括氮化物，
子掩蔽层包括氧化物，
第一侧墙包括多晶硅或非晶硅，
第二侧墙包括氮化物。
12.根据权利要求7所述的方法，其中，形成半导体材料区的操作包括：
以第二掩蔽层为掩模，对衬底进行氧化；
去除衬底的氧化部分，形成开口；以及
在开口中外延生长半导体材料区。
13.一种半导体器件，包括：
衬底；
在衬底中形成的半导体材料区，其中半导体材料区包括与衬底不同的半导体材料；
在衬底上形成的源区和漏区以及栅堆叠，
其中，半导体材料区实质上在源区和漏区之一中以及在栅堆叠下方延伸，以及
所述栅堆叠包括：
栅介质；和
栅导体，所述栅导体以侧墙形式形成于位于栅堆叠一侧的电介质层的侧壁上，其中，栅介质层呈L形，在栅导体位于所述一侧的侧壁上以及在栅导体的底壁上延伸。
14.根据权利要求13所述的半导体器件，其中，栅介质层包括高K电介质材料，栅导体包括金属栅导体材料。
15.根据权利要求14所述的半导体器件，还包括：设置在栅介质层和栅导体之间的功函数调节层。
16.根据权利要求13所述的半导体器件，其中，所述衬底包括Si，所述半导体材料区包括SiGe或III-V族化合物半导体。
17.根据权利要求13所述的半导体器件，其中，源区和漏区之一相对于栅堆叠位于所述一侧，且源区和漏区中另一个相对于栅堆叠位于所述一侧的相反一侧。
18.根据权利要求13所述的半导体器件，其中，从栅介质背对栅导体的侧壁到栅导体与所述一侧相对的另一侧的侧壁之间的横向距离大于或等于从源区到漏区的横向距离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210407615.7A CN103779225B (zh) | 2012-10-23 | 2012-10-23 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210407615.7A CN103779225B (zh) | 2012-10-23 | 2012-10-23 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103779225A CN103779225A (zh) | 2014-05-07 |
| CN103779225B true CN103779225B (zh) | 2017-02-22 |
Family
ID=50571343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210407615.7A Active CN103779225B (zh) | 2012-10-23 | 2012-10-23 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103779225B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251691A (ja) * | 1992-03-04 | 1993-09-28 | Nec Corp | ゲルマニウムを用いたヘテロ構造電界効果トランジスタ |
| JP4237660B2 (ja) * | 2004-03-19 | 2009-03-11 | 株式会社東芝 | 半導体装置の製造方法 |
| US7768006B2 (en) * | 2008-05-29 | 2010-08-03 | International Business Machines Corporation | Field effect structure and method including spacer shaped metal gate with asymmetric source and drain regions |
| US9577079B2 (en) * | 2009-12-17 | 2017-02-21 | Infineon Technologies Ag | Tunnel field effect transistors |
-
2012
- 2012-10-23 CN CN201210407615.7A patent/CN103779225B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103779225A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263111B2 (en) | FinFET and method for manufacturing the same | |
| CN105097555A (zh) | FinFET及其制造方法 | |
| CN103811343B (zh) | FinFET及其制造方法 | |
| US9859434B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| CN103426756B (zh) | 半导体器件及其制造方法 | |
| CN103545215B (zh) | 半导体器件及其制造方法 | |
| CN104008974A (zh) | 半导体器件及其制造方法 | |
| CN103811315B (zh) | 半导体器件及其制造方法 | |
| US9142677B2 (en) | FinFET having gate in place of sacrificial spacer source/drain mask | |
| CN103515233B (zh) | 半导体器件及其制造方法 | |
| US20140131806A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| CN103779225B (zh) | 半导体器件及其制造方法 | |
| CN103681279B (zh) | 半导体器件及其制造方法 | |
| CN105336617B (zh) | 一种FinFET制造方法 | |
| CN103811316B (zh) | 半导体器件及其制造方法 | |
| CN103779196B (zh) | 半导体器件及其制造方法 | |
| US9583593B2 (en) | FinFET and method of manufacturing the same | |
| CN103811321B (zh) | 半导体器件及其制造方法 | |
| CN104008973A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |