CN104008973A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104008973A CN104008973A CN201310059179.3A CN201310059179A CN104008973A CN 104008973 A CN104008973 A CN 104008973A CN 201310059179 A CN201310059179 A CN 201310059179A CN 104008973 A CN104008973 A CN 104008973A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- gate
- layer
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 19
- 239000002019 doping agent Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 140
- 150000004767 nitrides Chemical class 0.000 description 24
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 150000004645 aluminates Chemical class 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 HfRu Inorganic materials 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
公开了一种制造半导体器件的方法，包括：在半导体层中形成栅极开口；在栅极开口中形成牺牲栅；在半导体层的邻近栅极开口的部分中形成源区和漏区；去除牺牲栅；在栅极开口中形成包括替代栅介质层和替代栅导体层的栅堆叠；以及在源区和漏区的顶部形成硅化物，其中，栅极开口用于限定半导体层的提供沟道区的部分的厚度。该方法形成的半导体器件可以改善沟道控制。
Description
技术领域
本发明涉及半导体技术，更具体地涉及采用后栅工艺制造半导体器件的方法。
背景技术
集成电路的发展趋势是晶体管的尺寸的按比例缩小，这将导致公知的短沟道效应。近年来提出了超薄SOI晶体管，在超薄SOI晶片的顶部半导体中形成的沟道区完全耗尽，从而实现了对短沟道效应的良好控制。
如图21所示，常规的超薄SOI晶体管形成在包含底部衬底11、绝缘掩埋层(BOX)12、半导体层13的SOI晶片上，包括在半导体层中形成的沟道区，在沟道区上方形成的包括栅极电介质14和栅极导体15的栅极，在栅极侧面形成的侧墙16、以及抬高的源/漏区(RSD)17a、17b。
在上述超薄SOI晶体管中，RSD减小了源/漏电阻并使得栅-源和栅-漏寄生电容最小化。此外，在源/漏区上方形成硅化物时，RSD提供了足够的Si参与硅化，避免源/漏区的Si在硅化中完全消耗掉。
然而，由于使用超薄SOI晶片，超薄SOI晶体管的价格昂贵。此外，RSD的形成包括在形成栅极以及在栅极侧面形成侧墙之后，对超薄SOI晶片的半导体层进行预清洁并在其上外延生长硅层，这导致制造晶体管的工艺复杂化以及成品率低，这进一步导致制造成本升高。
发明内容
本发明的目的是提供一种可以改善沟道控制的制造半导体器件的方法。
根据本发明的一方面，提供一种制造半导体器件的方法，包括：在半导体层中形成栅极开口；在栅极开口中形成牺牲栅；在半导体层的邻近栅极开口的部分中形成源区和漏区；去除牺牲栅；在栅极开口中形成包括替代栅介质层和替代栅导体层的栅堆叠；以及在源区和漏区的顶部形成硅化物，其中，栅极开口用于限定半导体层的提供沟道区的部分的厚度。
根据本发明的半导体器件可以利用栅极开口减小沟道区的厚度，从而改善沟道控制。栅极开口限定沟道区的顶部表面。在优选的实施例中，利用与源区和漏区的掺杂剂类型相反的掺杂剂在半导体层下方形成阱区以限定沟道区的底部表面。由于源区和漏区形成在半导体层的邻近栅极开口的部分中，因此源区和漏区仍然保持较大的厚度及较小的寄生电阻。本发明不必采用附加的外延生长形成抬高的源区和漏区，从而可以降低制造成本。
在硅化之前形成栅堆叠使得可以获得高质量的替代栅介质层，从而减小半导体器件在不同批次中的性能波动。
附图说明
图1-15是示出了根据本发明的方法的第一实施例制造半导体器件的各个阶段的半导体结构的示意图，各个截面图均沿着沟道的纵向方向截取。
图16-18是示出了根据本发明的方法的第二实施例制造半导体器件的一部分阶段的半导体结构的示意图，各个截面图均沿着沟道的纵向方向截取。
图19-20是示出了根据本发明的方法的第三实施例制造半导体器件的一部分阶段的半导体结构的示意图，各个截面图均沿着沟道的纵向方向截取。
图21示出了根据现有技术的超薄SOI晶体管的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域；术语“沟道区的纵向方向”指从源区到漏区和方向，或相反的方向；术语“沟道区的横向方向”在与半导体衬底的主表面平行的平面内与沟道区的纵向方向垂直的方向。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx|和所述各种导电材料的组合。栅极电介质可以由SiO2或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。
<第一实施例>
按照本发明的第一实施例，执行图1至15中所示的以下步骤以制造半导体器件，在图中示出了不同阶段的半导体结构的截面图
如图1所示，作为初始结构的半导体结构例如是SOI(绝缘体上硅)晶片。该SOI晶片包括半导体衬底101、绝缘掩埋层102和半导体层103。然而，与图21所示的根据现有技术的超薄SOI晶体管不同，在本发明中使用的SOI晶片中的半导体层103的厚度(例如25nm-200nm)可以大于超薄SOI晶片的半导体层的厚度(例如10nm-15nm)，因而不需要使用昂贵的超薄SOI晶片。在一个示例中，SOI晶片中的半导体衬底101和半导体层103例如均由单晶硅组成，并且半导体层103的厚度约为50nm，绝缘掩埋层102例如由氧化硅组成，并且厚度约为140nm。
在半导体层103上依次形成衬垫氧化物层104和衬垫氮化物层105。衬垫氧化物层104例如由氧化硅组成，厚度约为2nm-20nm。衬垫氮化物层105例如由氮化硅组成，厚度约为50nm-200nm。正如已知的那样，衬垫氧化物层104可以减轻半导体层103和衬垫氮化物层105之间的应力。衬底氮化物层105在随后的蚀刻步骤中用作硬掩模。
用于形成上述各层的工艺是已知的。例如，通过热氧化形成衬垫氧化物层104。例如，通过化学气相沉积形成衬垫氮化物层105。
然后，通过旋涂在衬垫氮化物层105上形成光致抗蚀剂层PR1，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层形成浅沟槽隔离的图案。利用光致抗蚀剂层作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过其中使用蚀刻剂溶液的湿法蚀刻，从上至下依次去除衬垫氮化物层105和衬垫氧化物层104的暴露部分。该蚀刻在半导体层103的表面停止，并且在衬垫氮化物层105和衬垫氧化物层104形成浅沟槽隔离的图案。通过在溶剂中溶解或灰化去除光致抗蚀剂层PR1。
利用衬垫氮化物层105和衬垫氧化物层104一起作为硬掩模，通过上述已知的干法蚀刻或湿法蚀刻，进一步去除半导体层103的暴露部分，从而在半导体层103中形成浅沟槽，如图2所示。尽管非必需的，根据采用的蚀刻工艺，可以进一步蚀刻绝缘掩埋层102和半导体衬底101，使得浅沟槽延伸到绝缘掩埋层102或半导体衬底101中的预定深度。正如本领域的技术人员可以理解的那样，该浅沟槽围绕半导体器件的有源区。
然后，通过已知的沉积工艺，如电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射等，在半导体结构的表面上形成绝缘材料层。该绝缘材料层填充浅沟槽。通过化学机械抛光(CMP)去除绝缘材料层位于浅沟槽外部的部分。绝缘材料层留在浅沟槽内的部分形成浅沟槽隔离106，如图3所示。正如本领域的技术人员可以理解的那样，浅沟槽隔离106限定半导体器件的有源区。
然后，通过旋涂在衬垫氮化物层105上形成光致抗蚀剂层PR2，并通过光刻工艺将光致抗蚀剂层PR2形成栅极开口的图案(例如，条带状)。利用光致抗蚀剂层PR2作为掩模，通过上述已知的干法蚀刻或湿法蚀刻，从上至下依次去除衬垫氮化物层105和衬垫氧化物层104的暴露部分，如图4所示。该蚀刻在半导体层103的表面停止，并且在衬垫氮化物层105和衬垫氧化物层104形成栅极开口的图案。通过在溶剂中溶解或灰化去除光致抗蚀剂层PR2。
利用衬垫氮化物层105和衬垫氧化物层104一起作为硬掩模，通过上述已知的干法蚀刻或湿法蚀刻，进一步蚀刻半导体层103达到预定的深度，从而在半导体层103中形成栅极开口，如图5所示。通过控制蚀刻的时间，使得半导体层103位于栅极开口下方的部分(即最终形成的半导体器件的沟道区)的厚度为所需的数值。
作为优选的步骤，在形成栅极开口之后，可以进一步进行热氧化，使得半导体层103在栅极开口的底部和侧壁上的暴露部分形成氧化物。然后，上述已知的干法蚀刻或湿法蚀刻，相对于半导体层103的半导体材料选择性地去除氧化物，从而进一步减小半导体层103位于栅极开口下方的部分(即最终形成的半导体器件的沟道区)的厚度。
本发明人已经发现该部分的厚度可以减小至约1nm，例如可以控制在1nm-30nm之间的范围内。因此，最终形成的半导体器件的沟道区的厚度可以与常规的超薄SOI晶片提供的沟道区相当，但由于未使用超薄SOI晶片而成本更低。或者，最终形成的半导体器件的沟道区的厚度可以显著小于常规的超薄SOI晶片提供的沟道区的厚度，从而进一步改善沟道的控制。
然后，例如使用热磷酸去除衬垫氮化物层105，使用氢氟酸去除衬垫氧化物层104，接着进行热氧化或者化学气相沉积法沉积氧化硅，使得半导体层103在栅极开口中的底部和侧壁上的暴露部分以及在栅极开口外的顶部表面形成氧化物层107，如图6所示。该步骤形成的氧化物层107在随后的蚀刻步骤中作为停止层，厚度例如为约10nm。根据半导体器件的要求，可以在氧化硅生长之后进行离子注入用来调节阈值电压。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成共形的氮化物层，如图7所示。
然后，通过各向异性的蚀刻工艺(例如，反应离子蚀刻)，相对于氧化物层107，选择性地去除氮化物层位于栅极开口外的部分和位于栅极开口底部的部分，使得氮化物层位于栅极开口内壁上的部分保留形成栅极侧墙108，如图8所示。在一个示例中，该栅极侧墙108的厚度由先前的氮化物层的厚度决定，例如为厚度约5nm-50nm的氮化硅层。通过改变栅极侧墙108的厚度，可以获得所需的电绝缘性能以及减小栅极线宽。
然后，通过上述已知的沉积工艺，在半导体结构的表面形成氧化物层。该氧化物层填充栅极开口。采用化学机械抛光(CMP)平整半导体结构的表面。该化学机械抛光在半导体层103的顶部停止，从而去除了氧化物层位于栅极开口外部的部分以及浅沟槽隔离106的突出部分。在化学机械抛光之后，栅极开口中的氧化物层的剩余部分形成牺牲栅109，如图9所示。替代地，牺牲栅109可以由在蚀刻工艺提供所需选择性的任何材料构成，而不限于氧化物。
根据最终获得的半导体器件的导电类型采用N型或P型掺杂剂，以氧化物层107、栅极侧墙108、牺牲栅109和浅沟槽隔离106作为硬掩模进行离子注入。然后例如在约1000-1080℃的温度下执行尖峰退火(spikeanneal)或者激光退火(laser anneal)，以激活通过先前的注入步骤而注入的掺杂剂并消除注入导致的损伤，从而在半导体层103中形成源区110a和漏区110b，如图10所示。
然后，通过上述已知的干法蚀刻工艺，相对于栅极侧墙108、源区110a和漏区110b，选择性地去除牺牲栅109以重新露出栅极开口，如图11所示。在去除牺牲栅109时，氧化物层107可以作为蚀刻停止层，使得半导体层103的位于栅极开口下方的部分未受到过蚀刻。也即，氧化物层107在蚀刻工艺中作为半导体器件的沟道区的保护层。
然后，通过上述已知的沉积工艺，在半导体结构的表面上形成共形的替代栅介质层113，并进一步沉积替代栅导体层114填充栅极开口，从而形成包括栅介质层和栅导体层的栅堆叠，如图12所示。该替代栅介质层113例如是厚度约为1nm-3nm的HfO2层。该替代栅导体层114例如是厚度足以填充栅极开口的TiN层。
作为优选的步骤，在形成替代栅介质层113之后，在栅极开口首先形成阈值调节层(例如TiN、TaN、TiAlN、TaAlN)，然后才形成替代栅导体层114。该阈值调节层可以改变有效功函数，从而调节半导体器件的阈值电压。
然后，以栅极侧墙108、源区110a和漏区110b作为停止层，通过化学机械抛光去除替代栅介质层113和替代栅导体层114位于栅极开口外的部分。替代栅介质层113和替代栅导体层114位于栅极开口内的部分保留，从而形成栅堆叠，如图13所示。该化学机械抛光暴露源区110a和漏区110b的表面，以便随后进行硅化。
然后，通过上述已知的沉积工艺，在半导体结构的表面形成金属层111，如图14所示。该金属层111由选自Ni、W、Ti、Co以及这些元素与其它元素的合金构成的组中的一种组成。在一个示例中，该金属层111是通过溅射沉积的NiPt层。进行热退火，例如在300-500℃的温度下热退火1-10秒钟，使得金属层111在源区110a和漏区110b的表面进行硅化反应以形成金属硅化物层112a、112b，以减小源区和漏区的接触电阻。该硅化消耗源区110a和漏区110b的一部分半导体材料。在栅极开口中，由于牺牲栅109将金属层111与半导体层103隔开，因此硅化并未到达半导体层103位于栅极开口下方的部分中。也即，牺牲栅109在硅化工艺中作为半导体器件的沟道区的保护层。通过上述已知的干法蚀刻和湿法蚀刻于硅化物湿法蚀刻去除金属层111未反应的部分，如图15所示。
根据该实施例，在结合图1至15描述的步骤之后，可以在所得到的半导体结构上形成层间绝缘层、位于层间绝缘层中的柱塞、位于层间绝缘层上表面的布线或电极，从而完成半导体器件的其他部分。
根据第一实施例的半导体器件，在半导体层103的提供沟道区的部分上方的栅极开口限定了沟道区的顶部表面，从而减小了沟道区的厚度而改善沟道控制。
<第二实施例>
图16-18是示出了根据本发明的方法的第二实施例制造半导体器件的一部分阶段的半导体结构的示意图，各个截面图均沿着沟道的纵向方向截取。
根据本发明的第二实施例，进一步利用阱区限制SOI晶片的半导体层103的厚度。为了简明起见，在以下描述中将仅指出第二实施例的区别，而不再详述第二实施例中与第一实施例相同的步骤和相应的结构特征。
在第一实施例的图3所示的用于形成浅沟槽隔离106的步骤之后，进一步执行图16和17所示的步骤。
如图16所示，使用热磷酸去除衬垫氮化物层105。
然后，在未使用掩模的情形下进行离子注入，在SOI晶片的半导体层103中形成阱区115，如图17所示。正如本领域已知的，通过控制离子注入的参数(例如能量和剂量)，可以控制阱区115的深度和延伸范围，使得阱区115位于半导体层103的下部。阱区115的掺杂剂类型与半导体器件的源区110a和漏区110b的掺杂类型相反。然后，继续执行图4-15所示的随后步骤。
在图18中示出了与第一实施例的图15对应的半导体结构的示意图。根据第二实施例的半导体器件，不仅在半导体层103的提供沟道区的部分上方的栅极开口限定了沟道区的顶部表面，而且在半导体层103的提供沟道区的部分下方的阱区115进一步限定了沟道区的底部表面，从而进一步减小了沟道区的厚度而改善沟道控制。
此外，由于阱区115位于源区110a和漏区110b下方并且与其掺杂剂类型相反，因此阱区115还作为穿通阻止层减小源区110a和漏区110b之间经由半导体层103的漏电流。
<第三实施例>
图19-20是示出了根据本发明的方法的第三实施例制造半导体器件的一部分阶段的半导体结构的示意图，各个截面图均沿着沟道的纵向方向截取。
根据本发明的第三实施例，采用块状的半导体衬底101形成半导体器件，而不需要使用昂贵的SOI晶片。在块状的半导体衬底101中，利用阱区限定半导体层及其厚度。为了简明起见，在以下描述中将仅指出第三实施例的区别，而不再详述第三实施例中与第一实施例相同的步骤和相应的结构特征。
代替第一实施例的图1所示的步骤，执行图19所示的以下步骤。
作为初始结构的半导体结构例如是块状的半导体衬底101。在半导体衬底101上依次形成衬垫氧化物层104和衬垫氮化物层105。衬垫氧化物层104例如由氧化硅组成，厚度约为2nm-20nm。衬垫氮化物层105例如由氮化硅组成，厚度约为50nm-200nm。正如已知的那样，衬垫氧化物层104可以减轻半导体衬底101和衬垫氮化物层105之间的应力。衬底氮化物层105在随后的蚀刻步骤中用作硬掩模。
用于形成上述各层的工艺是已知的。例如，通过热氧化形成衬垫氧化物层104。例如，通过化学气相沉积形成衬垫氮化物层105。
然后，在未使用掩模的情形下进行离子注入，在半导体衬底101的预定深度形成阱区116。正如本领域已知的，通过控制离子注入的参数(例如能量和剂量)，可以控制阱区116的深度和延伸范围，使得阱区116位于半导体衬底101的下部，半导体衬底101的位于阱区116上方的部分形成半导体层103。阱区116的掺杂剂类型与半导体器件的源区110a和漏区110b的掺杂类型相反。然后，继续执行图2-15所示的随后步骤。
在图20中示出了与第一实施例的图15对应的半导体结构的示意图。根据第三实施例的半导体器件，利用阱区116在块状的半导体衬底101中限定半导体层103，不仅半导体层103的提供沟道区的部分上方的栅极开口限定了沟道区的顶部表面，而且在半导体层103的提供沟道区的部分下方的阱区116进一步限定了沟道区的底部表面，从而减小了沟道区的厚度而改善沟道控制，并且由于不需要使用SOI晶片而降低了制造成本。
此外，由于阱区116位于源区110a和漏区110b下方并且与其掺杂剂类型相反，因此阱区116还作为穿通阻止层减小源区110a和漏区110b之间经由半导体层103的漏电流。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
Claims (11)
1.一种制造半导体器件的方法，包括：
在半导体层中形成栅极开口；
在栅极开口中形成牺牲栅；
在半导体层的邻近栅极开口的部分中形成源区和漏区；
去除牺牲栅；
在栅极开口中形成包括替代栅介质层和替代栅导体层的栅堆叠；以及
在源区和漏区的顶部形成硅化物，
其中，栅极开口用于限定半导体层的提供沟道区的部分的厚度。
2.根据权利要求1所述的方法，其中栅极开口用于限定半导体层的提供沟道区的部分的顶部表面。
3.根据权利要求1所述的方法，其中在形成栅极开口的步骤之前，还包括进一步减小半导体层的提供沟道区的部分的厚度。
4.根据权利要求3所述的方法，其中进一步减小半导体层的提供沟道区的部分的厚度包括：
对半导体层进行离子注入以在半导体层的下部形成阱区，阱区的掺杂剂类型与源区和漏区的掺杂剂类型相反。
5.根据权利要求4所述的方法，其中阱区用于限定半导体层的提供沟道区的部分的底部表面。
6.根据权利要求1所述的方法，其中在形成栅极开口和形成牺牲栅的步骤之间，还包括进一步减小半导体层的提供沟道区的部分的厚度。
7.根据权利要求6所述的方法，其中进一步减小半导体层的提供沟道区的部分的厚度包括：
进行热氧化，使得半导体层在栅极开口的底部和侧壁上的暴露部分形成氧化物；以及
相对于半导体层去除氧化物。
8.根据权利要求1所述的方法，其中在形成栅极开口和形成牺牲栅的步骤之间，还包括在栅极开口内壁上形成栅极侧墙。
9.根据权利要求1所述的方法，其中半导体层是SOI晶片的半导体层，所述SOI晶片还包括半导体衬底以及位于半导体衬底和半导体层之间的绝缘掩埋层。
10.根据权利要求1所述的方法，在形成栅极开口的步骤之前，还包括：
对块状的半导体衬底进行离子注入以形成阱区，使得半导体衬底的位于阱区上的部分形成半导体层，阱区的掺杂剂类型与源区和漏区的掺杂剂类型相反。
11.根据权利要求1所述的方法，其中在形成栅极开口和形成牺牲栅的步骤之间，还包括：
经由栅极开口对半导体层进行离子注入以调节阈值电压。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310059179.3A CN104008973A (zh) | 2013-02-26 | 2013-02-26 | 半导体器件的制造方法 |
| PCT/CN2013/074882 WO2014131240A1 (zh) | 2013-02-26 | 2013-04-27 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310059179.3A CN104008973A (zh) | 2013-02-26 | 2013-02-26 | 半导体器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104008973A true CN104008973A (zh) | 2014-08-27 |
Family
ID=51369585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310059179.3A Pending CN104008973A (zh) | 2013-02-26 | 2013-02-26 | 半导体器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104008973A (zh) |
| WO (1) | WO2014131240A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105573273A (zh) * | 2015-12-15 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 改进半导体器件性能波动的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010030350A1 (en) * | 1998-06-29 | 2001-10-18 | Kabushiki Kaisha Toshiba | MIS transistor and method for producing same |
| CN102299156A (zh) * | 2010-06-28 | 2011-12-28 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| US20120007181A1 (en) * | 2010-07-12 | 2012-01-12 | International Business Machines Corporation | Schottky FET Fabricated With Gate Last Process |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263132A (zh) * | 2010-05-26 | 2011-11-30 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| US8617956B2 (en) * | 2010-08-19 | 2013-12-31 | International Business Machines Corporation | Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device |
| CN102420136B (zh) * | 2010-09-25 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN102856204B (zh) * | 2011-06-29 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
-
2013
- 2013-02-26 CN CN201310059179.3A patent/CN104008973A/zh active Pending
- 2013-04-27 WO PCT/CN2013/074882 patent/WO2014131240A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010030350A1 (en) * | 1998-06-29 | 2001-10-18 | Kabushiki Kaisha Toshiba | MIS transistor and method for producing same |
| CN102299156A (zh) * | 2010-06-28 | 2011-12-28 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| US20120007181A1 (en) * | 2010-07-12 | 2012-01-12 | International Business Machines Corporation | Schottky FET Fabricated With Gate Last Process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105573273A (zh) * | 2015-12-15 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 改进半导体器件性能波动的方法 |
| CN105573273B (zh) * | 2015-12-15 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | 改进半导体器件性能波动的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014131240A1 (zh) | 2014-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10002944B2 (en) | Semiconductor structure | |
| US9991285B2 (en) | Mechanisms for forming FinFET device | |
| CN103578954B (zh) | 具有金属栅极的半导体集成电路 | |
| US8120073B2 (en) | Trigate transistor having extended metal gate electrode | |
| US9018739B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI596672B (zh) | Lateral double diffused metal oxide semiconductor transistor and method of making the same | |
| CN105304715A (zh) | FinFET及其制造方法 | |
| TW201436233A (zh) | 半導體裝置及其製造方法 | |
| WO2011038598A1 (zh) | 半导体器件及其制造方法 | |
| CN103811343B (zh) | FinFET及其制造方法 | |
| CN103579004A (zh) | FinFET及其制造方法 | |
| CN103779224A (zh) | Mosfet的制造方法 | |
| CN103824775A (zh) | FinFET及其制造方法 | |
| CN103779222A (zh) | Mosfet的制造方法 | |
| US20150340464A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN103779223B (zh) | Mosfet的制造方法 | |
| CN103985754A (zh) | 半导体器件及其制造方法 | |
| CN110391285B (zh) | 半导体结构及其形成方法 | |
| CN103855026B (zh) | FinFET及其制造方法 | |
| CN104008973A (zh) | 半导体器件的制造方法 | |
| KR20210002329A (ko) | 반도체 디바이스 및 제조 방법 | |
| CN103985750A (zh) | 半导体器件及其制造方法 | |
| CN104078466A (zh) | Flash器件及其制造方法 | |
| CN112151606B (zh) | 半导体结构及其形成方法 | |
| CN103985712A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140827 |