CN105573273B - 改进半导体器件性能波动的方法 - Google Patents

改进半导体器件性能波动的方法 Download PDF

Info

Publication number
CN105573273B
CN105573273B CN201510939528.XA CN201510939528A CN105573273B CN 105573273 B CN105573273 B CN 105573273B CN 201510939528 A CN201510939528 A CN 201510939528A CN 105573273 B CN105573273 B CN 105573273B
Authority
CN
China
Prior art keywords
batch
wafer
semiconductor device
fluctuation
formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510939528.XA
Other languages
English (en)
Other versions
CN105573273A (zh
Inventor
江红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510939528.XA priority Critical patent/CN105573273B/zh
Publication of CN105573273A publication Critical patent/CN105573273A/zh
Application granted granted Critical
Publication of CN105573273B publication Critical patent/CN105573273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32252—Scheduling production, machining, job shop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种改进半导体器件性能波动的方法，包括：生产制造执行系统按照晶圆批次所属工艺流程，派工该批次晶圆到相应机台并执行指定工艺程式；将生产工艺流程中轻掺杂漏离子注入部分优化成自动补偿工艺整合流程，将蚀刻后栅极关键尺寸大小进行分组；针对包含自动补偿工艺整合流程的生产工艺建立栅极蚀刻程式名称列表；按照生产制造执行系统进行栅极蚀刻步骤的派工；在蚀刻机台本身自有系统对该批次晶圆进行自动选片进入反应室之前介入控制程序，实现属于相同批次的全部晶圆都进入相同的蚀刻反应室；在轻掺杂漏极离子注入步骤由生产制造执行系统执行自动补偿工艺整合流程，按照栅极关键尺寸所属分组对应的工艺程式进行轻掺杂漏离子注入。

Description

改进半导体器件性能波动的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种改进半导体器件性能波动的方法。
背景技术
随着短沟器件的栅极的最小关键尺寸越来越小,其性能的波动变化控制更加困难。理论上可以针对栅极关键尺寸的变化微调浅掺杂漏区/环形注入(pocket implant)来控制器件性能变化(正向反馈)。但是这个方法在以晶圆批次为单位进行派工的半导体生产线及其生产制造执行系统的实际生产中很难实现。原因如下：
首先，栅极刻蚀机台有多个刻蚀反应室(例如3个)，并且彼此间存在不可忽视的偏差。如果按照不同刻蚀反应室的栅极关键尺寸平均值进行浅掺杂漏区/环形注入正向反馈，这种做法是很危险的。
其次，由于8寸厂生产系统是基于批次(lot)而不是像12寸长基于晶圆(wafer),针对同一批次中运行了不同的刻蚀反应室的晶片进行分组，并实行与其关键尺寸相应的离子注入在实际生产中可操作性很小。
再次，如果栅极刻蚀在单个反应室中进行，虽然可以解决以上问题，但是以损失产能为巨大代价。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在保持产能的同时改进半导体器件性能波动的方法。
为了实现上述技术目的，根据本发明，提供了一种改进半导体器件性能波动的方法，包括：
第一步骤：对于以晶圆批次为单位进行派工的半导体生产线及其生产制造执行系统，当晶圆批次至特定工艺步骤时，该生产制造执行系统按照该批次所属工艺的工艺流程，派工该批次晶圆到相应的机台并执行指定的工艺程式；
第二步骤：对器件有效沟道长度波动控制有更高要求的生产工艺，将该生产工艺流程中轻掺杂漏离子注入部分优化成自动补偿工艺整合流程，该自动补偿工艺整合流程将蚀刻后栅极关键尺寸大小进行分组，并且针对不同组设定相应的轻掺杂漏极离子注入工艺程式；
第三步骤：针对包含以上自动补偿工艺整合流程的生产工艺建立栅极蚀刻程式名称列表；
第四步骤：对栅极蚀刻程式属于所述栅极蚀刻程式名称列表的一个或者多个晶圆批次，按照所述生产制造执行系统进行栅极蚀刻步骤的派工；
第五步骤：在蚀刻机台本身自有系统对该批次晶圆进行自动选片进入反应室之前介入控制程序，该程序控制实现属于相同批次的全部晶圆都进入相同的蚀刻反应室；蚀刻机台的反应室的数量至少为两个，或者更多。
第六步骤：在栅极蚀刻完成后量测蚀刻后栅极关键尺寸，在轻掺杂漏极离子注入步骤由所述生产制造执行系统执行自动补偿工艺整合流程，按照其栅极关键尺寸所属分组对应的工艺程式进行相应的轻掺杂漏离子注入。
优选地，所述栅极刻蚀反应室用于对晶圆的栅极进行干法刻蚀。
优选地，所述半导体器件是其性能对栅极最小关键尺寸波动敏感的短沟道器件。
优选地，所述半导体器件是MOS器件或者CMOS器件。
优选地，器件有效沟道长度要求严格指的是器件有效沟道长度要求被设定为预定范围。
由此，栅极蚀刻程式属于所述栅极蚀刻程式名称列表的晶圆批次(有控制短沟道性能波动的特殊工艺)，以及栅极蚀刻程式不属于所述栅极蚀刻程式名称列表的晶圆批次(常规工艺)，可以同时派工，使反应室都被利用而不会空闲，所以本发明能够在保持产能的同时改进短沟器件性能波动。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的改进半导体器件性能波动的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明针对有需要的特定工艺平台,增加控制程序，控制栅极刻蚀前进入反应室的顺序的派工，使相同批次标识的所有晶片进相同的反应室。同时不影响其他刻蚀反应室的常规使用。
图1示意性地示出了根据本发明优选实施例的改进半导体器件性能波动的方法的流程图。例如，本发明优选实施例用于改进MOS器件或者CMOS器件的性能波动。而且例如，所述半导体器件可能是其性能对栅极最小关键尺寸波动敏感的短沟道器件。
如图1所示，根据本发明优选实施例的改进半导体器件性能波动的方法包括：
第一步骤S1：对于以晶圆批次为单位进行派工的半导体生产线及其生产制造执行系统，当晶圆批次至某一工艺步骤(例如某一预定工艺步骤)时，该生产制造执行系统按照该批次所属工艺的工艺流程，派工该批次晶圆到相应的机台并执行指定的工艺程式；
第二步骤S2：对器件有效沟道长度波动控制有更高要求(例如，器件有效沟道长度要求被设定为预定范围)的生产工艺，将该生产工艺流程中轻掺杂漏离子注入部分优化成自动补偿工艺整合流程，该自动补偿工艺整合流程将蚀刻后栅极关键尺寸大小进行分组，并且针对不同组设定相应的轻掺杂漏极离子注入工艺程式；
第三步骤S3：针对包含以上自动补偿工艺整合流程的生产工艺建立栅极蚀刻程式名称列表；
第四步骤S4：对栅极蚀刻程式属于所述栅极蚀刻程式名称列表的一个或者多个晶圆批次，按照所述生产制造执行系统进行栅极蚀刻步骤的派工；
第五步骤S5：在蚀刻机台本身自有系统对该批次晶圆进行自动选片进入反应室之前介入自主开发的控制程序，该程序控制实现属于相同批次的全部晶圆都进入相同的蚀刻反应室；
第六步骤S6：在栅极蚀刻完成后量测蚀刻后栅极关键尺寸，在轻掺杂漏极离子注入步骤由所述生产制造执行系统执行自动补偿工艺整合流程，按照其栅极关键尺寸所属分组对应的工艺程式进行相应的轻掺杂漏离子注入。
由此，由于同一批次的晶圆在同一栅极刻蚀反应室中进行处理，从而实现减少器件有效沟道长度的波动，而且刻蚀机台的所有反应室都被利用而不会空闲，所以本发明能够在保持产能的同时改进短沟器件性能波动。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种改进半导体器件性能波动的方法，其特征在于包括：
第一步骤：对于以晶圆批次为单位进行派工的半导体生产线及其生产制造执行系统，当晶圆批次至特定工艺步骤时，该生产制造执行系统按照该批次所属工艺的工艺流程，派工该批次晶圆到相应的机台并执行指定的工艺程式；
第二步骤：对器件有效沟道长度波动控制有更高要求的生产工艺，将该生产工艺流程中轻掺杂漏离子注入部分优化成自动补偿工艺整合流程，该自动补偿工艺整合流程将蚀刻后栅极关键尺寸大小进行分组，并且针对不同组设定相应的轻掺杂漏极离子注入工艺程式；
第三步骤：针对包含以上自动补偿工艺整合流程的生产工艺建立栅极蚀刻程式名称列表；
第四步骤：对栅极蚀刻程式属于所述栅极蚀刻程式名称列表的一个或者多个晶圆批次，按照所述生产制造执行系统进行栅极蚀刻步骤的派工；
第五步骤：在蚀刻机台本身自有系统对该批次晶圆进行自动选片进入反应室之前介入控制程序，该程序控制实现属于相同批次的全部晶圆都进入相同的蚀刻反应室。
2.根据权利要求1所述的改进半导体器件性能波动的方法，其特征在于还包括：
第六步骤：在栅极蚀刻完成后量测蚀刻后栅极关键尺寸，在轻掺杂漏极离子注入步骤由所述生产制造执行系统执行自动补偿工艺整合流程，按照其栅极关键尺寸所属分组对应的工艺程式进行相应的轻掺杂漏离子注入。
3.根据权利要求1或2所述的改进半导体器件性能波动的方法，其特征在于，蚀刻机台的反应室的数量至少为两个。
4.根据权利要求1或2所述的改进半导体器件性能波动的方法，其特征在于，所述半导体器件是其性能对栅极最小关键尺寸波动敏感的短沟道器件。
5.根据权利要求1或2所述的改进半导体器件性能波动的方法，其特征在于，所述半导体器件是MOS器件。
6.根据权利要求1或2所述的改进半导体器件性能波动的方法，其特征在于，所述半导体器件是CMOS器件。
7.根据权利要求1或2所述的改进半导体器件性能波动的方法，其特征在于，所述栅极刻蚀反应室用于对晶圆的栅极进行干法刻蚀。
8.根据权利要求1或2所述的改进半导体器件性能波动的方法，其特征在于，器件有效沟道长度要求严格指的是器件有效沟道长度要求被设定为预定范围。
CN201510939528.XA 2015-12-15 2015-12-15 改进半导体器件性能波动的方法 Active CN105573273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510939528.XA CN105573273B (zh) 2015-12-15 2015-12-15 改进半导体器件性能波动的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510939528.XA CN105573273B (zh) 2015-12-15 2015-12-15 改进半导体器件性能波动的方法

Publications (2)

Publication Number Publication Date
CN105573273A CN105573273A (zh) 2016-05-11
CN105573273B true CN105573273B (zh) 2018-08-14

Family

ID=55883527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510939528.XA Active CN105573273B (zh) 2015-12-15 2015-12-15 改进半导体器件性能波动的方法

Country Status (1)

Country Link
CN (1) CN105573273B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658235B (zh) * 2017-09-30 2021-01-01 成都海威华芯科技有限公司 一种fet生产制造过程中t/y型栅特征尺寸的快速测量方法
CN109585282B (zh) * 2018-11-30 2020-10-16 上海华力微电子有限公司 源漏极离子注入方法及注入系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599430A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体器件栅极的形成方法和栅极刻蚀的控制系统
CN101777489A (zh) * 2009-01-13 2010-07-14 中芯国际集成电路制造(上海)有限公司 自动控制离子注入制程稳定的方法
CN101853008A (zh) * 2009-03-03 2010-10-06 台湾积体电路制造股份有限公司 用于半导体制造的先进工艺控制方法和系统
CN104008973A (zh) * 2013-02-26 2014-08-27 中国科学院微电子研究所 半导体器件的制造方法
US8938695B1 (en) * 2014-01-09 2015-01-20 Dmo Systems Limited Signature analytics for improving lithographic process of manufacturing semiconductor devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838752B1 (ko) * 2005-08-05 2008-06-19 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터를 갖는 반도체장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599430A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 半导体器件栅极的形成方法和栅极刻蚀的控制系统
CN101777489A (zh) * 2009-01-13 2010-07-14 中芯国际集成电路制造(上海)有限公司 自动控制离子注入制程稳定的方法
CN101853008A (zh) * 2009-03-03 2010-10-06 台湾积体电路制造股份有限公司 用于半导体制造的先进工艺控制方法和系统
CN104008973A (zh) * 2013-02-26 2014-08-27 中国科学院微电子研究所 半导体器件的制造方法
US8938695B1 (en) * 2014-01-09 2015-01-20 Dmo Systems Limited Signature analytics for improving lithographic process of manufacturing semiconductor devices

Also Published As

Publication number Publication date
CN105573273A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN105573273B (zh) 改进半导体器件性能波动的方法
US8377783B2 (en) Method for reducing punch-through in a transistor device
CN105321030B (zh) 炉管制作工艺的派工控制方法
CN106298657B (zh) Pmos器件及其集成工艺方法
CN106328504A (zh) 半导体结构及其形成方法
CN102800604B (zh) 获取离子注入工艺参数的方法、监测晶片及其制造方法
CN101452884A (zh) 复合器件及其制造方法
CN102456553B (zh) 一种掺杂阱的制作方法
CN101764094B (zh) 一种调节互补金属氧化物半导体的阈值电压的方法
CN101752247B (zh) 自对准形成齐纳二极管的方法
CN106328590A (zh) Nmos器件及其集成工艺方法
CN102437157B (zh) 一种单一厚度栅氧化层实现多级工作电压的cmos器件的制备方法
CN105810613A (zh) 高电流注入机台监控方法
CN101651087B (zh) 一种离子植入的监测方法
CN105826268A (zh) 半导体器件的制造方法
CN102194752B (zh) 一种互补金属氧化物半导体器件结构的制作方法
CN109166853B (zh) 一种嵌入式闪存结构的形成方法
CN104701225A (zh) 一种基于模型的离子析出缺陷改善方法
CN104538361B (zh) 控制闪存单元阈值电压的方法
CN104538364B (zh) 稳定闪存单元字线阈值电压的方法
CN101673671B (zh) 高阻态电阻的制造方法
CN104851799A (zh) 一种变掺杂区的形成方法和装置
CN112908845B (zh) 氧化物薄膜初始蚀刻率的优化控制方法及系统
CN108807407B (zh) 半导体器件及其制造方法
CN104934491B (zh) 光电二极管、其制作方法及图像传感器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant