CN112908845B - 氧化物薄膜初始蚀刻率的优化控制方法及系统 - Google Patents
氧化物薄膜初始蚀刻率的优化控制方法及系统 Download PDFInfo
- Publication number
- CN112908845B CN112908845B CN202110218738.5A CN202110218738A CN112908845B CN 112908845 B CN112908845 B CN 112908845B CN 202110218738 A CN202110218738 A CN 202110218738A CN 112908845 B CN112908845 B CN 112908845B
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon nitride
- nitride film
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 218
- 238000000034 method Methods 0.000 title claims abstract description 39
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 126
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 99
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 98
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 91
- 239000010703 silicon Substances 0.000 claims abstract description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 73
- 235000012431 wafers Nutrition 0.000 claims abstract description 73
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 63
- -1 silicon ions Chemical class 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000004364 calculation method Methods 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67075—Apparatus for fluid treatment for etching for wet etching
- H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
Abstract
本发明提供了一种氧化物薄膜初始蚀刻率的优化控制方法及系统,用于改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜的蚀刻率稳定性,包括设定好氧化物薄膜的初始刻蚀率;获取当前批次实际进入刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及氮化硅薄膜的刻蚀面积比率,并计算氮化硅薄膜的刻蚀总量;设定好刻蚀单位厚度氮化硅薄膜时热磷酸的单位投入量,根据氮化硅薄膜的刻蚀总量及单位投入量计算得到热磷酸的投入总量;当前批次的刻蚀工艺结束后,往刻蚀槽内添加投入总量的热磷酸。通过往刻蚀槽内添加投入总量的热磷酸来稀释刻蚀槽内的溶液,降低硅离子浓度,保证各个批次氧化物薄膜的初始刻蚀率一致,从而保证氧化物薄膜刻蚀的稳定性。
Description
技术领域
本发明涉及湿法刻蚀技术领域,尤其涉及一种改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜初始蚀刻率的优化控制方法及系统。
背景技术
由于湿法刻蚀的高选择比特性,湿法刻蚀有时用于去除包括掩蔽层的表面层材料。在硅片制造过程中的STI(浅沟槽隔离)、LOCOS(局部硅氧化隔离)和自对准接触结构制造方面,氮化硅被广泛用做掩蔽层材料。槽式湿法刻蚀工艺中,常使用热磷酸溶液进行wafer(硅片)表面氮化硅薄膜的完全刻蚀。如图1,图1为现有技术中的使用热磷酸溶液刻蚀氮化硅薄膜的示意图,由于硅片10表面薄膜立体结构中常伴有氧化物薄膜20,在试剂溶液中,随着氮化硅薄膜30逐渐被刻蚀,氧化物薄膜20逐渐暴露在热磷酸溶液中。由于热磷酸溶液对氧化物薄膜20具有刻蚀能力,从而使暴露的氧化物薄膜20与热磷酸发生化学反应而被刻蚀,而氧化物薄膜20刻蚀量的差异会导致产品的器件性能受到影响,从而影响硅片的良率。
热磷酸溶液对氧化物薄膜的刻蚀率相对氮化硅较慢,且受溶液中硅离子浓度的影响。在氮化硅逐渐刻蚀时,热磷酸中硅离子浓度逐渐升高,热磷酸溶液对氧化物薄膜的刻蚀率逐渐降低,最终趋于饱和,如图2,图2为现有技术中的氧化物薄膜的刻蚀率与热磷酸溶液中硅离子浓度的关系示意图。
目前工业生产中,常利用partial drain的功能解决氧化物薄膜的初始刻蚀率降低的问题,即对氮化硅薄膜的刻蚀工艺完成后,会根据实际一次生产产品的片数,对槽内重新投入部分新鲜的热磷酸溶液,从而稀释槽内硅离子浓度,让热磷酸溶液对氧化物薄膜的刻蚀率恢复到初始值,例如设置最大片数50片的单位投入量为Q,实际一次生产片数为n,则氮化硅刻蚀完成后新鲜热磷酸溶液的投入量为nQ/50。
虽然目前这种新酸投入方式在很大程度上解决了一部分氧化物薄膜的初始刻蚀率稳定问题,但该种固定投入的方式没有考虑到所需生产wafer的实际氮化硅薄膜的厚度,导致热磷酸溶液投入后氧化物薄膜的刻蚀率仍然有很大波动,从而影响最终的氧化物薄膜的实际刻蚀量。
发明内容
本发明的目的在于提供一种氧化物薄膜初始蚀刻率的优化控制方法及系统,通过往刻蚀槽内添加热磷酸来稀释刻蚀槽内的溶液,降低硅离子浓度,保证各个批次氧化物薄膜的初始刻蚀率一致,从而保证氧化物薄膜刻蚀的稳定性。
为了达到上述目的,本发明提供了一种氧化物薄膜初始蚀刻率的优化控制方法,用于改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜的蚀刻率,包括:
设定好所述氧化物薄膜的初始刻蚀率;
获取当前批次实际进入所述刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及所述氮化硅薄膜的刻蚀面积比率,并根据所述硅片片数、所述厚度及所述刻蚀面积比率计算所述氮化硅薄膜的刻蚀总量,其中,所述刻蚀面积比率为所述氮化硅薄膜的面积与所述硅片的面积之比;
设定好刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量,根据所述氮化硅薄膜的刻蚀总量及所述单位投入量计算得到所述热磷酸的投入总量;
当前批次的刻蚀工艺结束后,往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率。
可选的,各个批次实际进入所述刻蚀槽生产的硅片的种类不大于两种。
可选的,所述刻蚀总量M的计算公式如下:
M=T1×N1×D1+T2×N2×D2
式中,T1及T2分别表示两种硅片上的氮化硅薄膜的厚度,N1及N2分别表示两种硅片的片数,D1及D2分别表示两种硅片上氮化硅薄膜的刻蚀面积比率。
可选的,所述投入总量Qt的计算公式如下:
Qt=M×Q0
式中,Q0为刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量。
可选的,通过调节所述刻蚀槽内硅离子的浓度来获得不同的初始刻蚀率。
基于此,本发明还提供了一种氧化物薄膜初始蚀刻率的优化控制系统,用于改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜的蚀刻率,包括:
刻蚀槽,用于对氮化硅薄膜进行湿法刻蚀以及设定好所述氧化物薄膜的初始刻蚀率;
机台,用于向所述刻蚀槽提供硅片;
EAP模块,包括信息获取单元、信息处理单元及控制单元;其中:
所述信息获取单元,用于获取当前批次实际进入所述刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及所述氮化硅薄膜的刻蚀面积比率,所述刻蚀面积比率为所述氮化硅薄膜的面积与所述硅片的面积之比,
所述信息处理单元,用于根据所述硅片片数、所述厚度及所述刻蚀面积比率计算所述氮化硅薄膜的刻蚀总量,以及根据设定好刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量和所述氮化硅薄膜的刻蚀总量计算得到所述热磷酸的投入总量;
控制单元,用于在当前批次的刻蚀工艺结束后,控制往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率。
可选的,各个批次实际进入所述刻蚀槽生产的硅片的种类不大于两种。
可选的,所述刻蚀总量M的计算公式如下:
M=T1×N1×D1+T2×N2×D2
式中,T1及T2分别表示两种硅片上的氮化硅薄膜的厚度,N1及N2分别表示两种硅片的片数,D1及D2分别表示两种硅片上氮化硅薄膜的刻蚀面积比率。
可选的,所述投入总量Qt的计算公式如下:
Qt=M×Q0
式中,Q0为刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量。
可选的,通过调节所述刻蚀槽内硅离子的浓度来获得不同的初始刻蚀率。
在本发明提供的氧化物薄膜初始蚀刻率的优化控制方法及系统中,由于对氮化硅薄膜刻蚀的过程中增大了硅离子的浓度,故通过往所述刻蚀槽内添加所述投入总量的热磷酸能够稀释所述刻蚀槽内的溶液,进而降低硅离子的浓度,以保证下一批次的刻蚀槽内所述氧化物薄膜的刻蚀率与上一批次所述氧化物薄膜的刻蚀率一致,从而保证氧化物薄膜刻蚀的稳定性。
附图说明
本领域的普通技术人员应当理解,提供的附图用于更好地理解本发明,而不对本发明的范围构成任何限定。其中:
图1为现有技术中的使用热磷酸溶液刻蚀氮化硅薄膜的示意图;
图2为现有技术中的氧化物薄膜的刻蚀率与热磷酸溶液中硅离子浓度的关系示意图;
图3为本发明实施例提供的氧化物薄膜初始蚀刻率的优化控制方法的步骤图;
其中,附图标记为:
10-硅片;20-氧化物薄膜;30-氮化硅薄膜。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是,附图均采用非常简化的形式且未按比例绘制,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
请参照图3,本实施例提供了一种氧化物薄膜初始蚀刻率的优化控制方法,用于改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜的蚀刻率,包括:
S1、设定好所述氧化物薄膜的初始刻蚀率;
S2、获取当前批次实际进入所述刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及所述氮化硅薄膜的刻蚀面积比率,并根据所述硅片片数、所述厚度及所述刻蚀面积比率计算所述氮化硅薄膜的刻蚀总量,其中,所述刻蚀面积比率为所述氮化硅薄膜的面积与所述硅片的面积之比;
S3、设定好刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量,根据所述氮化硅薄膜的刻蚀总量及所述单位投入量计算得到所述热磷酸的投入总量;
S4、当前批次的刻蚀工艺结束后,往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率。
具体的,先执行步骤S1,设定好刻蚀槽内所述热磷酸对所述氧化物薄膜的初始刻蚀率。应当理解的是,由于工艺需求的不同,所述氧化物薄膜的初始刻蚀率以及刻蚀量均不同,可根据工艺需求进行设定。具体的设定方式可通过调节所述刻蚀槽内硅离子的浓度来获得不同的初始刻蚀率,例如往所述刻蚀槽内加入硅化物的溶液,刻蚀槽的溶液中硅离子的浓度越高,所述氧化物薄膜的刻蚀率越低,反之,刻蚀槽的溶液中硅离子的浓度越低,所述氧化物薄膜的刻蚀率越高。
接着执行步骤S2,获取当前批次实际进入所述刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及所述氮化硅薄膜的刻蚀面积比率,并根据所述硅片片数、所述厚度及所述刻蚀面积比率计算所述氮化硅薄膜的刻蚀总量,其中,所述刻蚀面积比率为所述氮化硅薄膜的面积与所述硅片的面积之比。应当理解的是,由于硅片经过图案化制程后,所述硅片上的部分区域上的氮化硅已经被去除,本实施例中的湿法刻蚀是为了去除所述硅片上剩余区域残留的氮化硅薄膜,故本申请中引入了刻蚀面积比率这一特征,刻蚀面积比率即残留的所述氮化硅薄膜的面积与所述硅片的面积之比。由于不同种类的硅片上的图案存在差别,以及不同种类的所述硅片上氮化硅薄膜的厚度不同,故各个批次的所述氮化硅薄膜的刻蚀总量可能存在差异,进而导致了刻蚀槽的溶液中硅离子的浓度不同。通过计算出当前批次所述氮化硅薄膜的刻蚀总量,以便于后续确定需要投入的热磷酸的量。
湿法刻蚀时,各个批次实际进入所述刻蚀槽生产的硅片的种类不大于两种,即同批进行湿法刻蚀的硅片可以是一种,也可以是两种,通常同一批硅片的数量为25片,有时多至50片,本申请对此不作任何限制。
本实施例中,所述热磷酸的温度通常为160摄氏度。
具体的,所述刻蚀总量M的计算公式如下:
M=T1×N1×D1+T2×N2×D2
式中,T1及T2分别表示两种硅片上的氮化硅薄膜的厚度,N1及N2分别表示两种硅片的片数,D1及D2分别表示两种硅片上氮化硅薄膜的刻蚀面积比率。
本实施例中,可将所述硅片的面积即记为1,所述D1及D2为所述氮化硅薄膜的面积所占硅片面积的比例。
应当理解的是,当硅片的种类只有一种时,所述N2为零。
接着,执行步骤S3,设定好刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量,根据所述氮化硅薄膜的刻蚀总量及所述单位投入量计算得到所述热磷酸的投入总量。
具体的,所述投入总量Qt的计算公式如下:
Qt=M×Q0
式中,Q0为刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量。
最后执行步骤S4,当前批次的刻蚀工艺结束后,往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率。由于对氮化硅薄膜刻蚀的过程中增大了硅离子的浓度,故通过往所述刻蚀槽内添加所述投入总量的热磷酸以稀释所述刻蚀槽内溶液,进而降低硅离子的浓度,以保证下一批次的刻蚀槽内所述氧化物薄膜的刻蚀率与上一批次所述氧化物薄膜的刻蚀率一致,从而保证氧化物薄膜刻蚀的稳定性。
基于此,本实施例还提供了一种氧化物薄膜初始蚀刻率的优化控制方法,用于改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜的蚀刻率,包括:
刻蚀槽,用于对氮化硅薄膜进行湿法刻蚀以及设定好所述热磷酸对所述氧化物薄膜的初始刻蚀率;
机台,用于向所述刻蚀槽提供硅片;
EAP模块,包括信息获取单元、信息处理单元及控制单元,其中:
所述信息获取单元,用于获取当前批次实际进入所述刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及所述氮化硅薄膜的刻蚀面积比率,所述刻蚀面积比率为所述氮化硅薄膜的面积与所述硅片的面积之比,
所述信息处理单元,用于根据所述硅片片数、所述厚度及所述刻蚀面积比率计算所述氮化硅薄膜的刻蚀总量,以及根据设定好刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量和所述氮化硅薄膜的刻蚀总量计算得到所述热磷酸的投入总量;
控制单元,用于在当前批次的刻蚀工艺结束后,控制往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率。
本实施例中,所述EAP模块(Equipment automation Programming)即设备自动化系统,通过引入EAP模块实现了热磷酸的投入总量的计算和自动添加,保证氧化物薄膜的刻蚀稳定性,提高生产效率。
本实施例中,所述机台跑货时,各个批次实际进入所述刻蚀槽生产的硅片的种类不大于两种,即同批进行湿法刻蚀的硅片可以是一种,也可以是两种,通常同一批硅片的数量为25片,有时多至50片,本申请对此不作任何限制。
本实施例中,所述刻蚀总量M的计算公式如下:
M=T1×N1×D1+T2×N2×D2
式中,T1及T2分别表示两种硅片上的氮化硅薄膜的厚度,N1及N2分别表示两种硅片的片数,D1及D2分别表示两种硅片上氮化硅薄膜的刻蚀面积比率。
本实施例中,所述投入总量Qt的计算公式如下:
Qt=M×Q0
式中,Q0为刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量。
本实施例中,通过调节所述刻蚀槽内硅离子的浓度来获得不同的初始刻蚀率。
综上,本发明提供了一种氧化物薄膜初始蚀刻率的优化控制方法及系统,考虑到各个批次的硅片数量、氮化硅薄膜的厚度以及氮化硅薄膜的刻蚀面积存在不同,针对每一批次的氮化硅薄膜的刻蚀总量进行计算,并进一步根据刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量与所述刻蚀总量计算得到的热磷酸的投入总量,通过以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率,最后通过往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率,从而保证氧化物薄膜刻蚀的稳定性。
此外还应该认识到,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种氧化物薄膜初始蚀刻率的优化控制方法,用于改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜的蚀刻率稳定性,其特征在于,包括:
设定好所述氧化物薄膜的初始刻蚀率;
获取当前批次实际进入刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及所述氮化硅薄膜的刻蚀面积比率,并根据所述硅片片数、所述厚度及所述刻蚀面积比率计算所述氮化硅薄膜的刻蚀总量,其中,所述刻蚀面积比率为所述氮化硅薄膜的面积与所述硅片的面积之比;
设定好刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量,根据所述氮化硅薄膜的刻蚀总量及所述单位投入量计算得到所述热磷酸的投入总量;
当前批次的刻蚀工艺结束后,往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率。
2.如权利要求1所述的氧化物薄膜初始蚀刻率的优化控制方法,其特征在于,各个批次实际进入所述刻蚀槽生产的硅片的种类不大于两种。
3.如权利要求2所述的氧化物薄膜初始蚀刻率的优化控制方法,其特征在于,所述刻蚀总量M的计算公式如下:
M=T1×N1×D1+T2×N2×D2
式中,T1及T2分别表示两种硅片上的氮化硅薄膜的厚度,N1及N2分别表示两种硅片的片数,D1及D2分别表示两种硅片上氮化硅薄膜的刻蚀面积比率。
4.如权利要求3所述的氧化物薄膜初始蚀刻率的优化控制方法,其特征在于,所述投入总量Qt的计算公式如下:
Qt=M×Q0
式中,Q0为刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量。
5.如权利要求1所述的氧化物薄膜初始蚀刻率的优化控制方法,其特征在于,通过调节所述刻蚀槽内硅离子的浓度来获得不同的初始刻蚀率。
6.一种氧化物薄膜初始蚀刻率的优化控制系统,用于改善热磷酸湿法刻蚀氮化硅工艺中氧化物薄膜的蚀刻率稳定性,其特征在于,包括:
刻蚀槽,用于对氮化硅薄膜进行湿法刻蚀以及设定好所述热磷酸对所述氧化物薄膜的初始刻蚀率;
机台,用于向所述刻蚀槽提供硅片;
EAP模块,包括信息获取单元、信息处理单元及控制单元,所述信息获取单元;其中:
所述信息获取单元,用于获取当前批次实际进入所述刻蚀槽生产的硅片的片数、硅片表面的氮化硅薄膜的厚度以及所述氮化硅薄膜的刻蚀面积比率,所述刻蚀面积比率为所述氮化硅薄膜的面积与所述硅片的面积之比,
所述信息处理单元,用于根据所述硅片片数、所述厚度及所述刻蚀面积比率计算所述氮化硅薄膜的刻蚀总量,以及根据设定好刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量和所述氮化硅薄膜的刻蚀总量计算得到所述热磷酸的投入总量;
控制单元,用于在当前批次的刻蚀工艺结束后,控制往所述刻蚀槽内添加所述投入总量的热磷酸,以使所述氧化物薄膜的刻蚀率恢复至所述初始刻蚀率。
7.如权利要求6所述的氧化物薄膜初始蚀刻率的优化控制系统,其特征在于,各个批次实际进入所述刻蚀槽生产的硅片的种类不大于两种。
8.如权利要求6所述的氧化物薄膜初始蚀刻率的优化控制系统,其特征在于,所述刻蚀总量M的计算公式如下:
M=T1×N1×D1+T2×N2×D2
式中,T1及T2分别表示两种硅片上的氮化硅薄膜的厚度,N1及N2分别表示两种硅片的片数,D1及D2分别表示两种硅片上氮化硅薄膜的刻蚀面积比率。
9.如权利要求6所述的氧化物薄膜初始蚀刻率的优化控制系统,其特征在于,所述投入总量Qt的计算公式如下:
Qt=M×Q0
式中,Q0为刻蚀单位厚度氮化硅薄膜时所述热磷酸的单位投入量。
10.如权利要求6所述的氧化物薄膜初始蚀刻率的优化控制系统,其特征在于,通过调节所述刻蚀槽内硅离子的浓度来获得不同的初始刻蚀率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110218738.5A CN112908845B (zh) | 2021-02-24 | 2021-02-24 | 氧化物薄膜初始蚀刻率的优化控制方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110218738.5A CN112908845B (zh) | 2021-02-24 | 2021-02-24 | 氧化物薄膜初始蚀刻率的优化控制方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112908845A CN112908845A (zh) | 2021-06-04 |
CN112908845B true CN112908845B (zh) | 2023-10-10 |
Family
ID=76108487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110218738.5A Active CN112908845B (zh) | 2021-02-24 | 2021-02-24 | 氧化物薄膜初始蚀刻率的优化控制方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112908845B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5830375A (en) * | 1996-06-10 | 1998-11-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Automated method for monitoring and controlling the orthophosphoric acid etch rate of silicon nitride insulator layers |
US6001215A (en) * | 1996-04-03 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor nitride film etching system |
KR20020002748A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 실리콘 질화막 식각 방법 |
CN1549311A (zh) * | 2003-05-12 | 2004-11-24 | 旺宏电子股份有限公司 | 蚀刻氮化硅薄膜的设备及方法 |
CN1747137A (zh) * | 2004-09-09 | 2006-03-15 | 旺宏电子股份有限公司 | 蚀刻氮化硅薄膜的设备及方法 |
CN1914710A (zh) * | 2003-12-30 | 2007-02-14 | 艾奎昂有限责任公司 | 在基片处理过程中选择性蚀刻氮化硅的系统和方法 |
CN101231939A (zh) * | 2007-01-25 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 控制氮化硅蚀刻槽的装置与方法 |
CN103456622A (zh) * | 2012-05-28 | 2013-12-18 | 华邦电子股份有限公司 | 磷酸工艺控制氧化物蚀刻率的方法 |
CN109560025A (zh) * | 2018-11-30 | 2019-04-02 | 上海华力微电子有限公司 | 酸槽式湿法刻蚀工艺 |
CN111180330A (zh) * | 2018-11-09 | 2020-05-19 | 东京毅力科创株式会社 | 基板处理方法、基板处理装置以及存储介质 |
CN112331562A (zh) * | 2020-10-26 | 2021-02-05 | 北京北方华创微电子装备有限公司 | 氮化硅膜刻蚀方法 |
-
2021
- 2021-02-24 CN CN202110218738.5A patent/CN112908845B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001215A (en) * | 1996-04-03 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor nitride film etching system |
US5830375A (en) * | 1996-06-10 | 1998-11-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Automated method for monitoring and controlling the orthophosphoric acid etch rate of silicon nitride insulator layers |
KR20020002748A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 실리콘 질화막 식각 방법 |
CN1549311A (zh) * | 2003-05-12 | 2004-11-24 | 旺宏电子股份有限公司 | 蚀刻氮化硅薄膜的设备及方法 |
CN1914710A (zh) * | 2003-12-30 | 2007-02-14 | 艾奎昂有限责任公司 | 在基片处理过程中选择性蚀刻氮化硅的系统和方法 |
CN1747137A (zh) * | 2004-09-09 | 2006-03-15 | 旺宏电子股份有限公司 | 蚀刻氮化硅薄膜的设备及方法 |
CN101231939A (zh) * | 2007-01-25 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 控制氮化硅蚀刻槽的装置与方法 |
CN103456622A (zh) * | 2012-05-28 | 2013-12-18 | 华邦电子股份有限公司 | 磷酸工艺控制氧化物蚀刻率的方法 |
CN111180330A (zh) * | 2018-11-09 | 2020-05-19 | 东京毅力科创株式会社 | 基板处理方法、基板处理装置以及存储介质 |
CN109560025A (zh) * | 2018-11-30 | 2019-04-02 | 上海华力微电子有限公司 | 酸槽式湿法刻蚀工艺 |
CN112331562A (zh) * | 2020-10-26 | 2021-02-05 | 北京北方华创微电子装备有限公司 | 氮化硅膜刻蚀方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112908845A (zh) | 2021-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102044410A (zh) | 减少微负载的等离子体蚀刻方法 | |
US20120021583A1 (en) | Semiconductor process | |
CN115241058A (zh) | 半导体器件刻蚀方法和半导体器件的制备方法 | |
CN112908845B (zh) | 氧化物薄膜初始蚀刻率的优化控制方法及系统 | |
CN102789968A (zh) | 在半导体制造工艺中形成硬掩模的方法 | |
CN112563152B (zh) | 制程方法及制程系统 | |
US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
US20060228904A1 (en) | Protection of silicon from phosphoric acid using thick chemical oxide | |
JP4242158B2 (ja) | シリコンと窒素を含む材料をウエットエッチングする方法 | |
CN1270366C (zh) | 可重复使用的晶圆控片及其形成方法 | |
US6579766B1 (en) | Dual gate oxide process without critical resist and without N2 implant | |
US5930650A (en) | Method of etching silicon materials | |
Garnier et al. | Selective silicon nitride etch with hot diluted HF–an alternative to orthophosphoric acid | |
JPS5987831A (ja) | 半導体装置の製造方法 | |
CN101593685B (zh) | 栅极形成方法 | |
CN100479118C (zh) | 光致抗蚀剂的去除方法以及半导体元件的制造方法 | |
US6171897B1 (en) | Method for manufacturing CMOS semiconductor device | |
CN112635313B (zh) | Io器件栅氧制造方法、终端和存储介质 | |
US5776816A (en) | Nitride double etching for twin well align | |
CN117976520B (zh) | 氮化硅清洗方法及半导体器件 | |
CN115029681B (zh) | Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 | |
JP2824168B2 (ja) | 半導体装置の製造方法 | |
Garnier et al. | Silicon Nitride Etch–an Alternative to Orthophosphoric Acid | |
CN105140108B (zh) | 一种制作Sigma型锗硅沟槽的方法 | |
JP2000144453A (ja) | エッチングシステム及びエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |