CN115029681B - Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 - Google Patents
Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 Download PDFInfo
- Publication number
- CN115029681B CN115029681B CN202110235076.2A CN202110235076A CN115029681B CN 115029681 B CN115029681 B CN 115029681B CN 202110235076 A CN202110235076 A CN 202110235076A CN 115029681 B CN115029681 B CN 115029681B
- Authority
- CN
- China
- Prior art keywords
- trench
- deposition
- volume
- load effect
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000151 deposition Methods 0.000 title claims abstract description 65
- 230000000694 effects Effects 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004518 low pressure chemical vapour deposition Methods 0.000 title claims abstract description 16
- 230000008569 process Effects 0.000 title claims abstract description 16
- 238000012512 characterization method Methods 0.000 title claims description 14
- 238000000427 thin-film deposition Methods 0.000 title claims description 8
- 230000008021 deposition Effects 0.000 claims abstract description 58
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000002834 transmittance Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000002699 waste material Substances 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种LPCVD工艺中薄膜沉积时负载效应程度表征方法及沉积方法,根据第一比值与负载效应补偿沉积时间的相对关系,获得负载效应补偿沉积时间;其中,第一比值为实际沟槽体积与晶圆面积的比值,或者,所述第一比值为实际沟槽面积与晶圆面积的比值。硅沉积根据负载效应补偿沉积时间完成。本发明解决了现有技术的由小批次逐渐扩大批量以确定负载效用程度的效率低下问题,以及由此导致的产能低下,劳动力浪费,产品厚度稳定性差等问题,在生产中仅需要将需要的参数代入公式,即可得到负载效应补偿沉积时间,从而依次实现硅沉积。
Description
技术领域
本发明涉及LPCVD工艺技术领域,尤其涉及一种LPCVD工艺中薄膜沉积时负载效应程度表征方法及沉积方法。
背景技术
目前,对于功率场效应晶体管的生产,在进行硅沉积时,为了避免由于负载效应对沉积质量的影响,一般采用通过小批量试验来摸索负载效用程度,进行预估后,逐渐扩大批量,直至大批量生产,这种方法效率较为低下,需要工作人员进行多次试验,导致产能低下,且可能导致产品厚度的稳定性较差。
基于此,现有技术仍然有待改进。
发明内容
为解决上述技术问题,本发明实施例提出一种LPCVD工艺中薄膜沉积时负载效应程度表征方法及沉积方法,以解决现有技术的方法效率较为低下等技术问题。
一方面,本发明实施例所公开的一种LPCVD工艺中薄膜沉积时负载效应程度的表征方法,根据第一比值与负载效应补偿沉积时间的相对关系,获得负载效应补偿沉积时间;
其中,第一比值为实际沟槽体积与晶圆面积的比值,或者,所述第一比值为实际沟槽面积与晶圆面积的比值。
进一步地,所述实际沟槽体积为:计算蚀刻完成后整片晶圆的理论沟槽总体积;减去沟槽侧壁氧化对沟槽总体积的影响,得到实际的沟槽体积。
进一步地,所述理论沟槽总体积等于每个沟槽体积之和。
进一步地,所述每个沟槽体积之和等于每个沟槽的面积之和乘以沟槽深度。
进一步地,所述每个沟槽的面积之和等于晶圆面积与透光率参数的乘积。
进一步地,所述沟槽侧壁氧化包括牺牲氧化层氧化和闸极氧化层氧化。
进一步地,所述沟槽侧壁氧化对沟槽总体积的影响包括:
理论沟槽总宽度加上牺牲氧化层长成和去除所增加的沟槽面积宽度,再减去闸极氧化层长成所减少的沟槽宽度。
进一步地,所述实际沟槽体积计算公式为:
其中,
VTrench为实际沟槽体积;
TKGOX为闸极氧化层的厚度;
TKsacOX为牺牲氧化层的厚度;
Trench CD蚀刻后的沟槽宽度;
Swafer为晶圆面积;
EA为蚀刻透光率;
depthTrench为蚀刻深度。
进一步地,实际沟槽体积与晶圆面积的比值与负载效应补偿沉积时间的相对关系为:
Y=341.67X-39.468
其中,Y为负载效应补偿沉积时间;X为实际沟槽体积与晶圆面积的比值。
另一方面,本发明实施例还公开了一种LPVCD工艺的薄膜沉积方法,在进行薄膜沉积时,根据上述的负载效应补偿沉积时间进行补偿。
进一步地,其包括:
对晶圆进行蚀刻,得到第一沟槽;
在所述第一沟槽内长成牺牲氧化层;
去除所述牺牲氧化层,得到第二沟槽;
在所述第二沟槽内长成闸极氧化层,得到第三沟槽;
在所述第三沟槽内进行薄膜沉积;
其中,所述薄膜沉积根据上述的负载效应补偿沉积时间完成。
采用上述技术方案,本发明至少具有如下有益效果:
本发明提供的LPCVD工艺中薄膜沉积时负载效应程度表征方法及沉积方法,考虑沟槽侧壁氧化对沟槽体积的影响,根据第一比值与负载效应补偿沉积时间的相对关系,获得负载效应补偿沉积时间,从而基于该负载效应补偿沉积时间进行硅沉积,解决了现有技术的由小批次逐渐扩大批量以确定负载效用程度的效率低下问题,以及由此导致的产能低下,劳动力浪费,产品厚度稳定性差等问题,在生产中仅需要将需要的参数代入公式,即可得到负载效应补偿沉积时间,从而依次实现硅沉积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例所公开的一种第一比值与负载效应补偿沉积时间的相对关系图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
本发明实施例还公开一种LPCVD工艺中薄膜沉积方法,该薄膜沉积时,考虑沟槽侧壁氧化对沟槽体积的影响,根据薄膜沉积时负载效应程度的表征方法获得负载效应补偿沉积时间,进而根据负载效应补偿沉积时间进行薄膜沉积。即理论薄膜沉积时间加上负载效应补偿沉积时间。
一些实施例中,薄膜沉积为硅沉积,包括:
对晶圆进行蚀刻,得到第一沟槽,晶圆上的所有第一沟槽的体积之和既为理论沟槽总体积;
在所述第一沟槽内长成牺牲氧化层,此时由于牺牲氧化层的生长,导致第一沟槽体积减小,同时由于第一沟槽的侧壁在长成牺牲氧化层的过程中被氧化,因此,当去除所述牺牲氧化层,得到第二沟槽时,同时去掉了第一沟槽侧壁被氧化的部分,从而使得第二沟槽的体积大于第一沟槽的体积;
在去除牺牲氧化层后,需要在所述第二沟槽内长成闸极氧化层,得到第三沟槽;然后在所述第三沟槽内进行硅沉积,该硅沉积需要考虑负载效应程度,并基于该负载效应程度确定负载效应补偿沉积时间。从而保证沉积质量,以及沉积的厚度稳定性。
本发明一些实施例公开了一种LPCVD工艺中薄膜沉积时负载效应程度的表征方法,根据第一比值与负载效应补偿沉积时间的相对关系,获得负载效应补偿沉积时间;其中,第一比值为实际沟槽体积与晶圆面积的比值,或者,所述第一比值为实际沟槽面积与晶圆面积的比值,该方法可用于功率场效应晶体管等的薄膜沉积。
上述实施例中所述实际沟槽体积可以通过如下方式计算得到,即计算蚀刻完成后整片晶圆的理论沟槽总体积;减去沟槽侧壁氧化对沟槽总体积的影响,得到实际的沟槽体积。所述理论沟槽总体积等于每个沟槽体积之和。所述每个沟槽体积之和等于每个沟槽的面积之和乘以沟槽深度。所述每个沟槽的面积之和等于晶圆面积与透光率参数的乘积。
在功率场效应晶体管硅沉积时,沟槽侧壁氧化而导致实际沟槽体积发生变化主要包括牺牲氧化层氧化和闸极氧化层氧化。具体地,所述沟槽侧壁氧化对沟槽总体积的影响包括:理论沟槽总宽度加上牺牲氧化层长成和去除所增加的沟槽面积宽度,再减去闸极氧化层长成所减少的沟槽宽度。
即通过下列公式可以得到理论沟槽总体积,
Vtotal=V1+V2+V3+…+Vn=(S1+S2+S3+…+Sn)*depth=S(wafer)*EA*depth
式中,Vtotal表示理论沟槽总体积;V1……Vn表示第n个沟槽(第一沟槽)的体积,S1……Sn表示第n个沟槽的面积,depth表示沟槽深度,S(wafer)表示晶圆面积,EA表示蚀刻透光率。
本发明一些实施例公开了一种LPCVD工艺中薄膜沉积时负载效应程度的表征方法,在上述实施例的基础上,考虑侧壁氧化(牺牲氧化层和闸极氧化层)对沟槽体积的影响,所述实际沟槽体积计算公式为:
其中,
VTrench为实际沟槽体积;
TKGOX为闸极氧化层的厚度;
TKsacOX为牺牲氧化层的厚度;
Trench CD蚀刻后的沟槽宽度;
Swafer为晶圆面积;
EA为蚀刻透光率;
depthTrench为蚀刻深度。
最后,将试验数据代入上述公式中进行验证,如表1及图1所示,即得到实际沟槽体积与晶圆面积的比值与负载效应补偿沉积时间的相对关系为:
Y=341.67X-39.468
其中,Y为负载效应补偿沉积时间;X为实际沟槽体积与晶圆面积的比值。二者相关系数为0.958,为强相关,证明该公式可以用于负载效应补偿时间的计算。后续对新的功率场效应晶体管进行硅沉积时,可通过代入上述公式的方法获得相应的负载效应补偿时间。
表1
综上所述,本发明提供的LPCVD工艺中薄膜沉积方法,以及薄膜沉积时负载效应程度的表征方法,考虑沟槽侧壁氧化对沟槽体积的影响,根据第一比值与负载效应补偿沉积时间的相对关系,获得负载效应补偿沉积时间,从而基于该负载效应补偿沉积时间进行硅沉积,解决了现有技术的由小批次逐渐扩大批量以确定负载效用程度的效率低下问题,以及由此导致的产能低下,劳动力浪费,产品厚度稳定性差等问题,在生产中仅需要将需要的参数代入公式,即可得到负载效应补偿沉积时间,从而依次实现硅沉积。
需要特别指出的是,上述各个实施例中的各个组件或步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换形成的组合也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例,上述本发明实施例公开的顺序仅仅为了描述,不代表实施例的优劣。但是应当注意,以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子,在不背离权利要求限定的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包括在本发明实施例的保护范围之内。
Claims (8)
1.一种LPCVD工艺中薄膜沉积时负载效应程度的表征方法,其特征在于,根据实验数据计算得到第一比值与负载效应补偿沉积时间的相对关系,得到相对关系公式,将第一比值带入相对关系公式,获得负载效应补偿沉积时间;
其中,第一比值为实际沟槽体积与晶圆面积的比值,所述相对关系公式为:
Y=341.67X-39.468
其中,Y为负载效应补偿沉积时间;X为实际沟槽体积与晶圆面积的比值;
所述实际沟槽体积的计算公式为:
其中,
VTrench为实际沟槽体积;
TKGOX为闸极氧化层的厚度;
TKsacOX为牺牲氧化层的厚度;
Trench CD蚀刻后的沟槽宽度;
Swafer为晶圆面积;
EA为蚀刻透光率;
depthTrench为蚀刻深度。
2.根据权利要求1所述的表征方法,其特征在于,所述实际沟槽体积为:计算蚀刻完成后整片晶圆的理论沟槽总体积;减去沟槽侧壁氧化对沟槽总体积的影响,得到实际的沟槽体积。
3.根据权利要求2所述的表征方法,其特征在于,所述理论沟槽总体积等于每个沟槽体积之和。
4.根据权利要求3所述的表征方法,其特征在于,所述每个沟槽体积之和等于每个沟槽的面积之和乘以沟槽深度。
5.根据权利要求4所述的表征方法,其特征在于,所述每个沟槽的面积之和等于晶圆面积与透光率参数的乘积。
6.根据权利要求2所述的表征方法,其特征在于,所述沟槽侧壁氧化包括牺牲氧化层氧化和闸极氧化层氧化。
7.根据权利要求2所述的表征方法,其特征在于,所述沟槽侧壁氧化对沟槽总体积的影响包括:
理论沟槽总宽度加上牺牲氧化层长成和去除所增加的沟槽面积宽度,再减去闸极氧化层长成所减少的沟槽宽度。
8.一种LPVCD工艺的薄膜沉积方法,其特征在于,在进行薄膜沉积时,根据权利要求1-7任意一项所述的表征方法得到的负载效应补偿沉积时间进行补偿。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110235076.2A CN115029681B (zh) | 2021-03-03 | 2021-03-03 | Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110235076.2A CN115029681B (zh) | 2021-03-03 | 2021-03-03 | Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115029681A CN115029681A (zh) | 2022-09-09 |
CN115029681B true CN115029681B (zh) | 2023-07-04 |
Family
ID=83117992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110235076.2A Active CN115029681B (zh) | 2021-03-03 | 2021-03-03 | Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115029681B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455194A (en) * | 1995-03-06 | 1995-10-03 | Motorola Inc. | Encapsulation method for localized oxidation of silicon with trench isolation |
US6680239B1 (en) * | 2000-07-24 | 2004-01-20 | Chartered Semiconductor Manufacturing Ltd. | Effective isolation with high aspect ratio shallow trench isolation and oxygen or field implant |
CN102664146A (zh) * | 2012-05-28 | 2012-09-12 | 上海华力微电子有限公司 | 消除多站连续式沉积设备负载效应的方法 |
CN104658882B (zh) * | 2013-11-25 | 2017-09-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 控制浅沟槽深度微负载效应的刻蚀方法 |
CN105990433A (zh) * | 2015-03-04 | 2016-10-05 | 和舰科技(苏州)有限公司 | 一种低电阻沟槽型金属氧化物半导体场效应晶体管及其自对准工艺 |
WO2019218278A1 (en) * | 2018-05-16 | 2019-11-21 | Yangtze Memory Technologies Co., Ltd. | Methods for solving epitaxial growth loading effect at different pattern density regions |
-
2021
- 2021-03-03 CN CN202110235076.2A patent/CN115029681B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115029681A (zh) | 2022-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001332614A (ja) | トレンチ型素子分離構造の製造方法 | |
JPH0563154A (ja) | ピン構造の積層型コンデンサを有するdramセルの製造方法 | |
CN115029681B (zh) | Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法 | |
TW201033769A (en) | Method and apparatus for advanced process control | |
US7064085B2 (en) | Feed forward spacer width control in semiconductor manufacturing | |
CN109101756B (zh) | 一种冗余图形添加方法 | |
KR20040103453A (ko) | 반도체 장치의 제조 방법 | |
JP2003133294A (ja) | エッチング装置およびエッチング方法 | |
KR100211547B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
US6440819B1 (en) | Method for differential trenching in conjunction with differential fieldox growth | |
CN112908845B (zh) | 氧化物薄膜初始蚀刻率的优化控制方法及系统 | |
JP2000183027A (ja) | 半導体装置の製造方法 | |
KR100265988B1 (ko) | 스택셀 디램 제조방법 | |
CN109904115B (zh) | 一种侧墙结构的形成方法 | |
CN110752180B (zh) | 一种基板及其制备方法 | |
TWI227540B (en) | Method for forming rounding corner in the trench | |
CN113097062A (zh) | 刻蚀工艺方法及装置 | |
CN112086348B (zh) | 双重图形氧化硅芯轴制备方法 | |
JP4279471B2 (ja) | 半導体装置の製造方法 | |
KR100755055B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
JPS5854651A (ja) | 半導体装置の製造方法 | |
CN102487000A (zh) | 栅区刻蚀方法和系统 | |
KR100244577B1 (ko) | 반도체메모리셀의실리사이드제조방법 | |
CN114220747A (zh) | 一种栅氧化层生长监测方法 | |
CN112635313A (zh) | Io器件栅氧制造方法、终端和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |