CN104658882B - 控制浅沟槽深度微负载效应的刻蚀方法 - Google Patents

控制浅沟槽深度微负载效应的刻蚀方法 Download PDF

Info

Publication number
CN104658882B
CN104658882B CN201310606952.3A CN201310606952A CN104658882B CN 104658882 B CN104658882 B CN 104658882B CN 201310606952 A CN201310606952 A CN 201310606952A CN 104658882 B CN104658882 B CN 104658882B
Authority
CN
China
Prior art keywords
wafer
film layer
birdsing
compound film
flock together
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310606952.3A
Other languages
English (en)
Other versions
CN104658882A (zh
Inventor
符雅丽
李国荣
杨盟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201310606952.3A priority Critical patent/CN104658882B/zh
Priority to PCT/CN2014/092156 priority patent/WO2015074621A1/zh
Priority to TW103140864A priority patent/TWI609423B/zh
Publication of CN104658882A publication Critical patent/CN104658882A/zh
Application granted granted Critical
Publication of CN104658882B publication Critical patent/CN104658882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明公开了一种控制浅沟槽深度微负载效应的刻蚀方法。该方法包括如下步骤;对进入工艺腔室的晶圆进行掩膜层刻蚀的刻蚀工艺，直至晶圆上的开口接触到晶圆的基底硅；向工艺腔室中通入沉积气体，进行沉积反应，在晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层；向工艺腔室中通入惰性气体，在等离子体激发条件下对类聚合物膜层进行处理；对晶圆进行浅沟槽刻蚀工艺直至预设深度。其有效减小或者消除沟槽刻蚀中刻蚀深度微负载效应。且不用增加额外工序，操作简单，用时较短。针对具体设备加工可通过时间等工艺参数进行调节控制，灵活性大。

Description

控制浅沟槽深度微负载效应的刻蚀方法
技术领域
本发明涉及半导体设备制造领域，尤其涉及一种控制浅沟槽深度微负载效应的刻蚀方法。
背景技术
一般的，对于晶圆上不同开口尺寸的沟槽刻蚀，刻蚀完成后的深度是存在一定差异的，这种微负载效应（Micro-loading effect）是和刻蚀过程的副产物挥发速度随着刻蚀深宽比的不同而导致的。近年来，随着半导体工艺节点的递进，对于沟槽刻蚀的深度负载效应的控制要求越来越高。特别对于浅沟槽隔离刻蚀（Shallow Trench Isolation-ETching，STI-ET）,这种负载效应会影响到半导体器件的电性结果。由于反应物消耗和扩散的基本物理原理的存在，这种负载效应很难通过普通的刻蚀过程的工艺参数的简单调节来实现根除，特别当节点继续微缩时，该负载效应也持续增大，给刻蚀工艺带来很大的挑战。传统技术中对晶圆进行沟槽刻蚀之后，产生的微负载效应如图1所示。
针对传统工艺中的上述问题，有人提出了改进方案。在浅沟槽刻蚀进行到一定深度之后，通过选择性地在宽开口区域生长硅来实现负载效应的弥补，后续进行浅沟槽刻蚀，达到目标深度。但此改进方案工序繁杂，不仅包括刻蚀工序，而且包括外延生长等一系列工序，特别其需要选择性进行外延生长的方法过于繁冗。且其大大延长了加工生产周期，增加了生产成本。
综上所述，如何提供一种简单有效的减小沟槽刻蚀微负载效应的刻蚀方法是一个亟待解决的问题。
发明内容
基于此，有必要提供一种能够有效降低晶圆沟槽刻蚀深度微负载效应的刻蚀方法。
为实现本发明目的提供的一种控制浅沟槽深度微负载效应的刻蚀方法，包括以下步骤：
对进入工艺腔室的晶圆进行掩膜层刻蚀的刻蚀工艺，直至所述晶圆上的开口接触到所述晶圆的基底硅；
向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层；
向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行处理；
对所述晶圆进行浅沟槽刻蚀工艺直至预设深度。
在其中一个实施例中，所述对后续刻蚀起阻挡作用的类聚合物膜层为具有碳和氢成分的类聚合物膜层。
在其中一个实施例中，所述对后续刻蚀起一定阻挡作用的类聚合物膜层为SiO2类膜层。
在其中一个实施例中，所述类聚合物膜层的厚度为10埃～300埃。
在其中一个实施例中，还包括以下步骤：
将残留在所述晶圆的光阻灰化去除。
在其中一个实施例中，所述沉积气体为CH4或者SiH4和O2的组合。
在其中一个实施例中，所述惰性气体为Ar和/或He。
在其中一个实施例中，所述类聚合物膜层的厚度通过沉积时间进行控制。
在其中一个实施例中，向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行处理，包括以下步骤：
向所述工艺腔室中通入惰性气体；
在等离子体激发条件下对所述类聚合物膜层进行处理；
利用终点检测法抓取所述晶圆的小尺寸开口区域暴露基底硅的瞬间，结束当前步骤，完成对所述类聚合物膜层处理的步骤。
在其中一个实施例中，所述对进入工艺腔室的晶圆进行掩膜层刻蚀的刻蚀工艺，直至所述晶圆上的开口接触到所述晶圆的基底硅的工艺步骤的工艺条件为：源功率为400～700W，偏压功率为100～300W，气压为3mt～10mt，刻蚀时间每步为10～40s，主气体为CF4和CH2F2，流量为50～350sccm，辅气体为O2，Ar，He，除氧气外的辅气体流量为50～150sccm，氧气流量为5～30sccm;
所述向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层的工艺步骤的工艺条件为：源功率为100～1000W，偏压功率为0W～50W，沉积气体流量为10～500sccm，工艺气压为1～100mT，工艺时间为10～60s；
所述向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行处理的工艺步骤的工艺条件为：源功率为100～1000W，偏压功率为50W～300W，Ar流量为10～500sccm，He流量为10～500sccm，工艺气压为1～100mT，工艺时间为10-60s；
所述对所述晶圆进行浅沟槽刻蚀工艺直至预设深度的工艺步骤的工艺条件为：源功率为700～1200W,偏压功率为100～200W,气压为10mt～25mt,刻蚀时间为70～100s,主气体为HBr，流量为300-500sccm,辅气体为Cl2，NF3，SF6，N2，O2，HeO2中的至少一种，流量为为5-50sccm。
在其中一个实施例中，所述向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层的工艺步骤的工艺条件为：源功率为300～700W，偏压功率为0W，沉积气体流量为100～200sccm，工艺气压为10～30mT，工艺时间为10～30s；
所述向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行处理的工艺步骤的工艺条件为：源功率为300～700W，偏压功率为100W～200W，Ar流量为100～200sccm，He流量为100～200sccm，工艺气压为5～20mT，工艺时间为10-20s。
在其中一个实施例中，所述将残留在所述晶圆的光阻灰化去除的工艺步骤的工艺条件为：源功率为700～1200W,偏压功率为0W,气压为10mt～30mt,刻蚀时间为80～120s,气体为氧气，流量为200～500sccm。
本发明的有益效果包括：
本发明提供的一种控制浅沟槽深度微负载效应的刻蚀方法，通过增加沉积的步骤，以及沉积层修饰的步骤，起到与沟槽刻蚀微负载效应相反的结果，从而有效减小或者消除沟槽刻蚀中刻蚀深度微负载效应。且不用增加额外工序，操作简单，用时较短。针对具体设备加工可通过时间等工艺参数进行调节控制，灵活性大。同时能在一定程度上帮助平衡减轻晶圆不同开口处的关键尺寸的差异。
附图说明
图1为传统工艺沟槽刻蚀后的晶圆示意图；
图2为本发明一种控制浅沟槽深度微负载效应的刻蚀方法的一具体实施例的流程图；
图3至图6为本发明一种控制浅沟槽深度微负载效应的刻蚀方法的一具体实施例的不同步骤下晶圆结构示意图；
图7为本发明一种控制浅沟槽深度微负载效应的刻蚀方法的另一具体实施例的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图对本发明实施例的控制浅沟槽深度微负载效应的刻蚀方法的具体实施方式进行说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例的控制浅沟槽深度微负载效应的刻蚀方法，如图2所述，包括以下步骤：
S100，对进入工艺腔室的晶圆进行掩膜层刻蚀的刻蚀工艺，直至所述晶圆上的开口接触到所述晶圆的基底硅。对进入工艺腔室的晶圆的掩膜层进行刻蚀，经晶圆上的开口刻蚀至接触到基底硅，则完成掩膜层的刻蚀。如图3所示，在晶圆100中，自上到下依次为光阻101，掩膜层102，氧化硅层103，基底硅104，其中所述掩膜层102为SIN类硬掩膜层。所述晶圆100还包括小开口区110和大开口区120。
S200，向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层。如图4所示，在晶圆表面的光阻层上方，掩膜层刻蚀后在开口区域露出的基底硅上方，以及开口侧壁上都沉积上一层对后续刻蚀具有阻挡作用的类聚合物膜层105。
此处需说明的是，所述类聚合物膜层105的沉积过程中因同样开口面积的小开口区域和大开口区域中，小开口区域的接触总面积大于大开口区域的接触总面积。因此，在大开口区域所沉积的所述类聚合物膜层的厚度大于小开口区域的膜层厚度，从而在后续沟槽刻蚀中起到互补的作用。而且沉积不仅发生在开口底部，根据沉积过程的等离子反应条件的偏压值的不同，开口侧壁也会沉积上不同厚度的膜层，一般地，开口越大区域其侧壁膜层会偏厚些。该差异也会一定程度上平衡沟槽刻蚀过程的开口尺寸的负载效应。所述类聚合物膜层105是对后续刻蚀具有一定阻挡作用的类聚合物膜层。
S300，向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行处理。如图5所示，利用惰性气体在等离子体激发条件下对所述类聚合物膜层105进行处理后，在晶圆所有位置的所述类聚合物膜层都变薄或者消失。此处需要说明的是，所述处理为对类聚合物膜层进行修饰处理，是膜层变薄或者消失。其主要为物理性轰击，在不同开口处其对沉积的类聚合物膜层的消耗速度几近相同。因此，进行本步骤的处理后，大开口区域沉积的类聚合物膜层厚度依然大于小开口区域沉积的类聚合物膜层的厚度。且沉积的厚度与开口的大小成正比。同时也可以加入少量的其他辅助气体进行工艺加工，如O2，N2，H2等。
S400，对所述晶圆进行浅沟槽刻蚀工艺直至预设深度。对经过上述两步的工艺之后，继续对晶圆进行浅沟槽刻蚀的工艺，直至到预设深度。所述预设深度，是根据半导体设备的实际需求设定的刻蚀深度。此处需要说明的是，由于有类聚合物膜层的阻挡，大开口区域的刻蚀速度相对原始状态会有所放慢，使小开口区域与大开口区域的刻蚀深度相同或者相差不多，如图6所示。
本发明实施例的控制浅沟槽深度微负载效应的刻蚀方法，通过增加沉积的步骤，以及沉积层修饰的步骤，起到与沟槽刻蚀微负载效应相反的结果，从而有效减小或者消除沟槽刻蚀中刻蚀深度微负载效应。且不用增加额外工序，操作简单，用时较短。针对具体设备加工可通过时间等工艺参数进行调节控制，灵活性大。同时能在一定程度上帮助平衡减轻晶圆不同开口处的关键尺寸的差异。
在其中一个实施例中，所述对后续刻蚀起阻挡作用的类聚合物膜层为具有碳和氢成分的类聚合物膜层。主要成分为碳和氢的类聚合物膜层105相当于光阻，对后续的刻蚀起到阻挡作用，从而相当于减慢了刻蚀速度，又由于大开口区域沉积的类聚合物膜层的厚度较大，因此对大开口区域刻蚀速度的减慢效果更加明显。
在本发明的一个实施例中，所述对后续刻蚀起一定阻挡作用的类聚合物膜层为SiO2类膜层。与主要成分为碳和氢的类聚合物膜层作用相同，SiO2类膜层也能起到相对减缓大开口区域刻蚀速度的作用。
在其中一个实施例中，所述类聚合物膜层的厚度为10埃～300埃。出于节省成本及工艺加工效果考虑，沉积的类聚合物膜层的厚度可以在10埃～300埃之间。
在其中一个实施例的控制浅沟槽深度微负载效应的刻蚀方法，如图7所示，还包括以下步骤：S500将残留在所述晶圆的光阻灰化去除。
在其中一个实施例中，所述沉积气体为CH4或者SiH4和O2的组合。使用气体CH4进行沉积，则可生成主要成分为碳和氢的类聚合物膜层，使用SiH4和O2气体组合作为沉积气体，则可生成SiO2类膜层，都可以起到相对减慢大开口区域刻蚀速度的效果。此处需要说明的是，其他可生成类似沉积膜层的气体组合在本发明其他实施例中也适用，如其他含碳和氢的气体。
在其中一个实施例中，所述惰性气体为Ar和/或He。
在其中一个实施例中，所述类聚合物膜层的厚度通过沉积时间进行控制。此处需要说明的是，所述类聚合物沉积时间可通过前期实验获得，可通过先预设一个较短的沉积时间，在沟槽刻蚀完成后进行TEM切片分析，验证不同开口尺寸处的深度差异，如果差异仍较大，需增加沉积时间。如此反复进行，直至深度差异缩小至可接受的范围。此为本领域技术人员可直接根据描述进行的简单工艺试验，此处不再详细说明。
在本发明的其他实施例中，所述类聚合物膜层的厚度也可通过加工工艺的其他参数或者参数组合进行调节控制，如源功率、气压、以及气体流量等。
在本发明的其他实施例中，所述类聚合物的处理也可通过加工工艺的其他参数或者参数组合进行调节控制，如工艺加工时间、源功率、气压、以及气体流量等。
较佳地，在其中一个实施例中，步骤S300，包括以下步骤：
S310，向所述工艺腔室中通入惰性气体；
S320，在等离子体激发条件下对所述类聚合物膜层进行处理；
S330，利用终点检测法抓取所述晶圆的小尺寸开口区域暴露基底硅的瞬间，结束当前步骤，完成对所述类聚合物膜层处理的步骤。
本发明实施例可准确掌握类聚合物处理的时间的，使工艺加工更加准确，同时也可减小成本，提高生产效率。
在本发明的其中一个实施例中，所述对进入工艺腔室的晶圆进行掩膜层刻蚀的刻蚀工艺，直至所述晶圆上的开口接触到所述晶圆的基底硅的工艺步骤的工艺条件为：源功率为400～700W，偏压功率为100～300W，气压为3mt～10mt，刻蚀时间每步为10～40s，主气体为CF4和CH2F2，流量为50～350sccm，辅气体为O2，Ar，He，除氧气外的辅气体流量为50～150sccm，氧气流量为5～30sccm。
所述向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层的工艺步骤的工艺条件为：源功率为100～1000W，偏压功率为0W～50W，沉积气体流量为10～500sccm，工艺气压为1～100mT，工艺时间为10～60s。
所述向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行处理的工艺步骤的工艺条件为：源功率为100～1000W，偏压功率为50W～300W，Ar流量为10～500sccm，He流量为10～500sccm，工艺气压为1～100mT，工艺时间为10-60s。
所述对所述晶圆进行浅沟槽刻蚀工艺直至预设深度的工艺步骤的工艺条件为：源功率为700～1200W,偏压功率为100～200W,气压为10mt～25mt,刻蚀时间为70～100s,主气体为HBr，流量为300-500sccm,辅气体为Cl2，NF3，SF6，N2，O2，HeO2中的至少一种，流量为为5-50sccm。
在本发明的其中一个实施例中，所述向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层的工艺步骤的工艺条件为：源功率为300～700W，偏压功率为0W，沉积气体流量为100～200sccm，工艺气压为10～30mT，工艺时间为10～30s。
所述向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行处理的工艺步骤的工艺条件为：源功率为300～700W，偏压功率为100W～200W，Ar流量为100～200sccm，He流量为100～200sccm，工艺气压为5～20mT，工艺时间为10-20s。
在本发明的其中一个实施例中，所述将残留在所述晶圆的光阻灰化去除的工艺步骤的工艺条件为：源功率为700～1200W,偏压功率为0W,气压为10mt～30mt,刻蚀时间为80～120s,气体为氧气，流量为200～500sccm。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，包括以下步骤：
对进入工艺腔室的晶圆进行掩膜层刻蚀的刻蚀工艺，直至所述晶圆上的开口接触到所述晶圆的基底硅，所述晶圆包括小开口区和大开口区；
向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层，在所述大开口区所沉积的类聚合物膜层的厚度大于在所述小开口区所沉积的类聚合物膜层的厚度；
向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行物理性轰击；
对所述晶圆进行浅沟槽刻蚀工艺直至预设深度。
2.根据权利要求1所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，所述对后续刻蚀起阻挡作用的类聚合物膜层为具有碳和氢成分的类聚合物膜层。
3.根据权利要求1所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，所述对后续刻蚀起阻挡作用的类聚合物膜层为SiO2类膜层。
4.根据权利要求2或3所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，所述类聚合物膜层的厚度为10埃～300埃。
5.根据权利要求4所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，还包括以下步骤：
将残留在所述晶圆的光阻灰化去除。
6.根据权利要求1所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，所述沉积气体为CH4或者SiH4和O2的组合。
7.根据权利要求4所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，所述惰性气体为Ar和/或He。
8.根据权利要求4所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，所述类聚合物膜层的厚度通过沉积时间进行控制。
9.根据权利要求4所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行物理性轰击，包括以下步骤：
向所述工艺腔室中通入惰性气体；
在等离子体激发条件下对所述类聚合物膜层进行物理性轰击；
利用终点检测法抓取所述晶圆的小开口区暴露基底硅的瞬间，结束当前步骤，完成对所述类聚合物膜层进行物理性轰击的步骤。
10.根据权利要求7所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，
所述对进入工艺腔室的晶圆进行掩膜层刻蚀的刻蚀工艺，直至所述晶圆上的开口接触到所述晶圆的基底硅的工艺步骤的工艺条件为：
源功率为400～700W，偏压功率为100～300W，气压为3mt～10mt，刻蚀时间每步为10～40s，主气体为CF4和CH2F2，流量为50～350sccm，辅气体为O2，Ar，He，除氧气外的辅气体流量为50～150sccm，氧气流量为5～30sccm；
所述向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层的工艺步骤的工艺条件为：
源功率为100～1000W，偏压功率为0W～50W，沉积气体流量为10～500sccm，工艺气压为1～100mT，工艺时间为10～60s；
所述向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行物理性轰击的工艺步骤的工艺条件为：
源功率为100～1000W，偏压功率为50W～300W，Ar流量为10～500sccm，He流量为10～500sccm，工艺气压为1～100mT，工艺时间为10-60s；
所述对所述晶圆进行浅沟槽刻蚀工艺直至预设深度的工艺步骤的工艺条件为：
源功率为700～1200W,偏压功率为100～200W,气压为10mt～25mt,刻蚀时间为70～100s,主气体为HBr，流量为300-500sccm,辅气体为Cl2，NF3，SF6，N2，O2，HeO2中的至少一种，流量为为5-50sccm。
11.根据权利要求10所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，
所述向所述工艺腔室中通入沉积气体，进行沉积反应，在所述晶圆上沉积一层对后续刻蚀起阻挡作用的类聚合物膜层的工艺步骤的工艺条件为：
源功率为300～700W，偏压功率为0W，沉积气体流量为100～200sccm，工艺气压为10～30mT，工艺时间为10～30s；
所述向所述工艺腔室中通入惰性气体，在等离子体激发条件下对所述类聚合物膜层进行物理性轰击的工艺步骤的工艺条件为：
源功率为300～700W，偏压功率为100W～200W，Ar流量为100～200sccm，He流量为100～200sccm，工艺气压为5～20mT，工艺时间为10-20s。
12.根据权利要求5所述的控制浅沟槽深度微负载效应的刻蚀方法，其特征在于，所述将残留在所述晶圆的光阻灰化去除的工艺步骤的工艺条件为：
源功率为700～1200W,偏压功率为0W,气压为10mt～30mt,刻蚀时间为80～120s,气体为O2，流量为200～500sccm。
CN201310606952.3A 2013-11-25 2013-11-25 控制浅沟槽深度微负载效应的刻蚀方法 Active CN104658882B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310606952.3A CN104658882B (zh) 2013-11-25 2013-11-25 控制浅沟槽深度微负载效应的刻蚀方法
PCT/CN2014/092156 WO2015074621A1 (zh) 2013-11-25 2014-11-25 控制浅沟槽深度微负载效应的刻蚀方法
TW103140864A TWI609423B (zh) 2013-11-25 2014-11-25 Etching method for controlling shallow trench depth micro-loading effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310606952.3A CN104658882B (zh) 2013-11-25 2013-11-25 控制浅沟槽深度微负载效应的刻蚀方法

Publications (2)

Publication Number Publication Date
CN104658882A CN104658882A (zh) 2015-05-27
CN104658882B true CN104658882B (zh) 2017-09-01

Family

ID=53178991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310606952.3A Active CN104658882B (zh) 2013-11-25 2013-11-25 控制浅沟槽深度微负载效应的刻蚀方法

Country Status (3)

Country Link
CN (1) CN104658882B (zh)
TW (1) TWI609423B (zh)
WO (1) WO2015074621A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102480002B1 (ko) * 2015-09-23 2022-12-22 삼성전자주식회사 반도체 소자 및 그 제조방법, 그리고 패턴 형성 방법
CN105355587B (zh) * 2015-10-14 2018-09-04 上海华力微电子有限公司 一种避免浅沟槽隔离结构出现深度负载效应的方法
CN107293491A (zh) * 2016-04-12 2017-10-24 北大方正集团有限公司 Vdmos器件的制作方法
CN107134456B (zh) * 2017-05-10 2019-11-26 上海格易电子有限公司 一种半导体存储器件及其制备方法
CN107968050B (zh) * 2017-11-24 2020-03-13 长江存储科技有限责任公司 沟道孔的底部刻蚀方法
WO2019003483A1 (ja) * 2018-01-31 2019-01-03 株式会社日立ハイテクノロジーズ プラズマ処理方法、及びプラズマ処理装置
CN108565264B (zh) * 2018-04-13 2019-08-20 长江存储科技有限责任公司 存储串的制备方法及半导体结构刻蚀方法
CN109110726B (zh) * 2018-07-03 2021-06-29 北京大学 一种提高高深宽比钨合金刻蚀均匀性的方法
CN110911344B (zh) * 2018-09-14 2023-09-05 长鑫存储技术有限公司 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构
US11049844B2 (en) 2019-07-01 2021-06-29 International Business Machines Corporation Semiconductor wafer having trenches with varied dimensions for multi-chip modules
CN110400749A (zh) * 2019-07-17 2019-11-01 上海华力微电子有限公司 一种改善晶圆表面微颗粒残留的方法
CN111863705B (zh) * 2020-07-23 2024-04-23 中国科学院微电子研究所 半导体器件的隔离的形成方法
KR20220014391A (ko) 2020-07-24 2022-02-07 삼성전자주식회사 반도체 소자 및 그 제조방법
CN112038233B (zh) * 2020-08-27 2022-08-09 上海华力集成电路制造有限公司 减小不同产品在炉管中的负载效应的方法
CN112951693B (zh) * 2021-02-09 2024-01-05 北京北方华创微电子装备有限公司 半导体刻蚀设备和刻蚀方法
CN115029681B (zh) * 2021-03-03 2023-07-04 和舰芯片制造(苏州)股份有限公司 Lpcvd工艺中薄膜沉积时负载效应程度表征方法及沉积方法
CN113451126B (zh) * 2021-07-07 2024-02-27 北京北方华创微电子装备有限公司 晶圆刻蚀方法
CN115939030B (zh) * 2022-12-27 2024-02-20 上海铭锟半导体有限公司 一种无停止层接触孔刻蚀的方法
CN117219506B (zh) * 2023-11-09 2024-03-12 深圳基本半导体有限公司 一种消除刻蚀负载效应的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564519B (en) * 2002-10-21 2003-12-01 Nanya Technology Corp Process for forming shallow trench isolation (STI) with corner protection layer
CN1956163A (zh) * 2005-10-27 2007-05-02 上海华虹Nec电子有限公司 实现浅沟道隔离的工艺方法
JP2009032872A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法
CN101730930A (zh) * 2007-06-04 2010-06-09 朗姆研究公司 在蚀刻高纵横比结构中降低微负载的方法
CN102810470A (zh) * 2011-05-29 2012-12-05 南亚科技股份有限公司 降低微负载效应的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564519B (en) * 2002-10-21 2003-12-01 Nanya Technology Corp Process for forming shallow trench isolation (STI) with corner protection layer
CN1956163A (zh) * 2005-10-27 2007-05-02 上海华虹Nec电子有限公司 实现浅沟道隔离的工艺方法
CN101730930A (zh) * 2007-06-04 2010-06-09 朗姆研究公司 在蚀刻高纵横比结构中降低微负载的方法
JP2009032872A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法
CN102810470A (zh) * 2011-05-29 2012-12-05 南亚科技股份有限公司 降低微负载效应的方法

Also Published As

Publication number Publication date
WO2015074621A1 (zh) 2015-05-28
TW201521112A (zh) 2015-06-01
CN104658882A (zh) 2015-05-27
TWI609423B (zh) 2017-12-21

Similar Documents

Publication Publication Date Title
CN104658882B (zh) 控制浅沟槽深度微负载效应的刻蚀方法
JP6653577B2 (ja) プラスマエンハンスト原子層エッチングの方法
EP2595180B1 (en) Etching method
JP2020515047A5 (zh)
US20150371861A1 (en) Protective silicon oxide patterning
TW201543567A (zh) 無鹵素之氣相矽蝕刻
CN103199058B (zh) 一种通孔的刻蚀方法
JP2012506149A5 (zh)
US10707088B2 (en) Method of processing target object
JP2010272758A5 (zh)
CN103633014B (zh) 半导体器件制造方法
TW201826385A (zh) 碳基膜之自限性循環蝕刻方法
CN102446724B (zh) 一种制作栅极的方法
CN102034704B (zh) 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法
JP2015515552A (ja) 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜
CN108597992A (zh) 具有精细图形的半导体结构的制备方法
CN105304480B (zh) 锗的干法刻蚀方法
WO2021000501A1 (zh) 半导体器件的制作方法
TW202036718A (zh) 矽介質材料蝕刻方法
CN108573867A (zh) 硅深孔刻蚀方法
CN101577253B (zh) Eeprom器件制备中写入栅极顶角圆化的方法
WO2022127813A1 (zh) 金属硬掩膜刻蚀方法
CN114551234A (zh) 一种n极性iii-v族半导体材料的干法刻蚀工艺
CN208336151U (zh) 利用反向间距加倍工艺形成表面平坦化结构
US9252023B2 (en) Etching method and apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Patentee after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 No. 8, Wenchang Avenue, Daxing District economic and Technological Development Zone, Beijing

Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CP03 Change of name, title or address