CN107134456B - 一种半导体存储器件及其制备方法 - Google Patents

一种半导体存储器件及其制备方法 Download PDF

Info

Publication number
CN107134456B
CN107134456B CN201710325421.5A CN201710325421A CN107134456B CN 107134456 B CN107134456 B CN 107134456B CN 201710325421 A CN201710325421 A CN 201710325421A CN 107134456 B CN107134456 B CN 107134456B
Authority
CN
China
Prior art keywords
selection gate
protective film
film layer
pair
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710325421.5A
Other languages
English (en)
Other versions
CN107134456A (zh
Inventor
陈春晖
熊涛
罗啸
刘钊
许毅胜
舒清明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geyi Electronic Co ltd
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Shanghai Geyi Electronics Co Ltd
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Geyi Electronics Co Ltd, GigaDevice Semiconductor Beijing Inc filed Critical Shanghai Geyi Electronics Co Ltd
Priority to CN201710325421.5A priority Critical patent/CN107134456B/zh
Publication of CN107134456A publication Critical patent/CN107134456A/zh
Application granted granted Critical
Publication of CN107134456B publication Critical patent/CN107134456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种半导体存储器件及其制备方法，制备方法包括：提供一衬底并在衬底上制备多条位线；在位线上制备多条字线以及选择栅极对，选择栅极对包括第一选择栅极对和第二选择栅极对；在选择栅极对表面制备保护膜层；刻蚀第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层，以使第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层的厚度小于第二选择栅极对侧面上的保护膜层和第二选择栅极对之间的位线上的保护膜层的厚度；在第一选择栅极对之间制备位线接触孔，在第二选择栅极对之间制备源端接触孔。采用上述技术方案，可以减少在源端接触孔制备过程中因负载效应造成的过刻蚀，改善器件性能。

Description

一种半导体存储器件及其制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体存储器件及其制备方法。
背景技术
先进的2D NAND存储单元阵列的设计上，存在不同形状的接触孔，特别是单元阵列(Cell)区内，存在位线接触孔(Bit Contact)和源端接触孔(Source Contact)，如图1所示。
现有技术中，一般使用一次刻蚀同时制备位线接触孔和源端接触孔，位线接触孔一般为圆形，源端接触孔一般为长条形，由于刻蚀工艺中的固有负载效应，两种不同形状的接触孔会有不同的刻蚀形貌(孔径，深度和倾斜角)，容易造成源端接触孔发生过刻蚀，严重时可能造成栅极接触孔短路，影响器件功能。
一种改进型工艺是对这两种区别比较大的接触孔采用分开形成的工艺，即先刻蚀形成圆形位线接触孔，再刻蚀形成长条形源端接触孔。这种方法一定程度规避了负载效应，但此种改进型工艺需要进行两个刻蚀过程，增加一次光罩、刻蚀和清洗过程，工艺比较复杂，对准精度要求比较高，工艺成本高。
发明内容
有鉴于此，本发明实施例提供一种半导体存储器件及其制备方法，以解决现有技术中存储单元器件功能较差或者工艺成本较高的技术问题。
第一方面，本发明实施例提供了一种半导体存储器件的制备方法，包括：
提供一衬底并在所述衬底上制备多条位线，所述多条位线沿第一方向延伸，沿第二方向排列；
在所述位线上远离所述衬底的一侧制备多条字线以及选择栅极对，所述多条字线与所述选择栅极对沿所述第二方向延伸，沿所述第一方向排列；所述选择栅极对包括第一选择栅极对和第二选择栅极对；
在所述选择栅极对表面制备保护膜层，所述保护膜层覆盖所述选择栅极对的侧面以及所述选择栅极对之间的所述位线；
刻蚀所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层，以使所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层的厚度小于所述第二选择栅极对侧面上的保护膜层和所述第二选择栅极对之间的所述位线上的保护膜层的厚度；
在所述第一选择栅极对之间制备位线接触孔，在所述第二选择栅极对之间制备源端接触孔。
可选的，所述保护膜层的厚度为5-10nm。
可选的，在所述选择栅极对表面制备保护膜层，包括：
使用化学气相沉积或者热氧化的方法，在所述选择栅极对表面制备保护膜层。
可选的，所述保护膜层的材料为SiN或者其他氮化物。
可选的，在所述选择栅极对表面制备保护膜层，所述保护膜层覆盖所述选择栅极对的侧面以及所述选择栅极对之间的所述位线，包括：
在所述字线之间以及所述字线与所述选择栅极对之间沉积第一夹层电介质；
在所述字线、所述第一夹层电介质层以及所述选择栅极对上制备保护膜层，所述保护膜层覆盖所述字线和所述第一夹层电介质层的上表面，且覆盖所述选择栅极对的上表面、侧面以及所述选择栅极对之间的所述位线。
可选的，沿所述第一方向，所述选择栅极对的两个选择栅极之间的距离大于相邻两个字线之间的距离，且大于所述字线与所述选择栅极对之间的距离；
在所述字线之间以及所述字线与所述选择栅极对之间沉积第一夹层电介质，包括：
在所述字线之间、所述字线与所述选择栅极对之间以及所述选择栅极对的两个选择栅极之间沉积第一夹层电介质。
可选的，所述第一夹层电介质层的材料为氧化物-氮化物-氧化物的夹层材料或者SiO2。
可选的，刻蚀所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层，包括：
在所述保护膜层上制备第一光刻胶层；
使用第一掩膜版对所述第一光刻胶层进行掩模，曝光后刻蚀与所述第一选择栅极对对应的第一光刻胶层区域，以暴露出所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层；
刻蚀所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层。
可选的，在所述第一选择栅极对之间制备位线接触孔，在所述第二选择栅极对之间制备源端接触孔，包括：
在所述保护膜层上远离所述衬底的一侧制备第二夹层电介质层，所述第二夹层电介质层包覆所述保护膜层；
在所述第二夹层电介质层上制备第二光刻胶层；
使用第二掩膜版对所述第二光刻胶层进行掩模，曝光后刻蚀与所述选择栅极对对应的第二光刻胶层区域，以暴露出所述选择栅极对之间的所述第二夹层电介质层；
刻蚀所述选择栅极对之间的所述第二夹层电介质层，得到第一开口和第二开口，所述第一开口位于所述第一选择栅极对之间，所述第二开口位于所述第二选择栅极对之间；
在所述第一选开口处制备所述位线接触孔，在所述第二开口处制备所述源端接触孔。
第二方面，本发明实施例还提供了一种半导体存储器件，所述半导体存储器件采用第一方面所述的半导体存储器件的制备方法制备得到。
本发明实施例提供的半导体存储器件及其制备方法，通过在选择栅极对表面制备保护膜层，刻蚀第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的所述位线上的保护膜层，保留第二选择栅极对侧面上的保护膜层和第二选择栅极对之间的所述位线上的保护膜层，保证第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层的厚度小于第二选择栅极对侧面上的保护膜层和第二选择栅极对之间的位线上的保护膜层的厚度，如此，在同时制备位线接触孔和源端接触孔时，可以避免因负载效应造成的对第二选择栅极对的侧面和第二选择栅极对之间的位线的过刻蚀，保证半导体存储器件的性能和可靠性，同时工艺简单，工艺成本低。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术中位线接触孔和源端接触孔的俯视结构示意图；
图2是本发明实施例提供的一种半导体存储器件的制备方法的流程示意图；
图3是本发明实施例提供的一种在衬底上制备位线的俯视结构示意图；
图4a是本发明实施例提供的一种在位线上制备字线和选择栅极对的俯视结构示意图；
图4b是图4a中沿A-A’位置的剖面结构示意图；
图5是本发明实施例提供的一种沉积第一夹层电介质层的剖面结构示意图；
图6是本发明实施例提供的一种制备保护膜层的剖面结构示意图；
图7是本发明实施例提供的一种在保护膜层上制备第一光刻胶层的剖面结构示意图；
图8是本发明实施例提供的一种对第一光刻胶层进行曝光和刻蚀的剖面结构示意图；
图9是本发明实施例提供的一种刻蚀第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层的剖面结构示意图；
图10发明实施例提供的一种去除第一光刻胶层的剖面结构示意图；
图11发明实施例提供的一种沉积第二夹层电介质层的剖面结构示意图；
图12本发明实施例提供的一种制备第二光刻胶层的剖面结构示意图；
图13本发明实施例提供的一种对第二光刻胶层进行曝光和刻蚀的剖面结构示意图；
图14本发明实施例提供的一种对第二夹层电介质层进行刻蚀的剖面结构示意图；
图15本发明实施例提供的一种去除第二光刻胶层的剖面结构示意图；
图16本发明实施例提供的制备位线接触孔和源端接触孔的剖面结构示意图；
图17为采用本发明的半导体存储单元的制备方法得到的半导体存储单元与采用现有技术得到的半导体存储单元的比较图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
图1是现有技术中位线接触孔和源端接触孔的俯视结构示意图，如图1所示，在阵列单元区内，存在位线接触孔201和源端接触孔202，可选的，位线接触孔201可以为圆柱形，源端接触孔202可以为矩形。可选的，位线接触孔201与位线20对应设置，多条位线20可以对应多个位线接触孔201。
图2是本发明实施例提供的一种半导体存储器件的制备方法的流程示意图，本发明实施例提供一种半导体存储器件的制备方法，如图2所示，本发明实施例提供的半导体存储器件的制备方法可以包括：
S210、提供一衬底并在所述衬底上制备多条位线，所述多条位线沿第一方向延伸，沿第二方向排列。
示例性的，图3是本发明实施例提供的一种在衬底上制备位线的俯视结构示意图，如图3所示，位线20位于衬底10上，多条位线20沿第一方向延伸，沿第二方向排列，可选的，所述第一方向可以为水平方向，所述第二方向可以为竖直方向。可选的，衬底10可以为硅衬底，所述硅衬底可以为高电阻的本征硅衬底，还可以为掺杂硅衬底，其掺杂类型可以为n型掺杂，也可以为p型掺杂，本申请不对衬底10的掺杂类型进行限定。位线20的材料可以为n+型硅或者p+型硅。
在衬底10上制备多条位线20，可以是通过在衬底10上沉积位线材料，得到整层位线沉积材料，然后通过刻蚀掉多余部分的位线材料，得到多条位线20。
S220、在所述位线上远离所述衬底的一侧制备多条字线以及选择栅极对，所述多条字线与所述选择栅极对沿所述第二方向延伸，沿所述第一方向排列；所述选择栅极对包括第一选择栅极对和第二选择栅极对。
示例性的，图4a是本发明实施例提供的一种在位线上制备字线和选择栅极对的俯视结构示意图，图4b是图4a中沿A-A’位置的剖面结构示意图，即图4b可以是一种在位线上制备字线和选择栅极对的剖面结构示意图，如图4a和图4b所示，多条字线30和选择栅极对40沿第二方向延伸，沿第一方向排列，所述第一方向可以为水平方向，所述第二方向可以为竖直方向，字线30和选择栅极对40可以与位线垂直设置。可选的，字线30和选择栅极对40的材料可以为多晶硅，所述多晶硅可以通过低压化学气象沉积(Low Pressure ChemicalVapor Deposition，LPCVD)的方法或者通过激光熔融技术将非晶硅转化成多晶硅的方法得到。可选的，在位线20上远离衬底10的一侧制备多条字线30以及选择栅极对40，可以通过在位线20上沉积多晶硅材料，得到整层多晶硅材料，然后通过刻蚀掉多余部分的多晶硅材料，得到多条字线30和选择栅极对40。
可选的，选择栅极对40可以包括第一选择栅极对401和第二选择栅极对402，第一选择栅极对401可以为漏端选择栅极对(Select-Gate Drain，SGD)，第二选择栅极对402可以为源端选择栅极对(Select-Gate Source，SGS)。可选的，第一选择栅极对401与位线接触孔201对应，第二选择栅极对402与源端接触孔202对应。
需要说明的是，作为半导体存储器件，字线30和选择栅极对40均可以作为半导体存储器件的栅极，选择栅极对区分与一般字线的地方在于，通过选择栅极对确定选中的某一行或者某一列选择栅极作为具体的存储单元的栅极。
S230、在所述选择栅极对表面制备保护膜层，所述保护膜层覆盖所述选择栅极对的侧面以及所述选择栅极对之间的所述位线。
可选的，保护膜层50的厚度可以为5-10nm。
可选的，在选择栅极对40表面制备保护膜层50，具体可以是使用化学气相沉积或者热氧化的方法，可选的，所述化学气相沉积可以是等离子体增强化学气相沉积、高密度等离子体化学气相沉积或者低压化学气相沉积，本发明实施例不对如何在选择栅极对40表面制备保护膜层50进行限定。
可选的，保护膜层50的材料可以为SiN或者其他氮化物，例如金属氮化物。
示例性的，在选择栅极对40表面制备保护膜层50，可以包括：
在字线30之间以及字线30与选择栅极对40之间沉积第一夹层电介质层601；
在字线30、第一夹层电介质层601以及选择栅极对40上制备保护膜层50，保护膜层50覆盖字线30和第一夹层电介质层601的上表面，且覆盖选择栅极对40的上表面、侧面以及选择栅极对40之间的位线20。
示例性的，图5是本发明实施例提供的一种沉积第一夹层电介质层的剖面结构示意图，如图5所示，可以是在字线30之间以及字线30与选择栅极对40之间沉积第一夹层电介质层601，第一夹层电介质层601的高度与字线30的高度相同。可选的，第一夹层电介质层601的材料可以为氧化物-氮化物-氧化物的夹层材料，例如SiO2-SiN-SiO2，或者，或者第一夹层电介质层601的材料还可以为SiO2。
需要说明的是，由于沿第一方向，选择栅极对40的两个选择栅极之间的距离大于相邻两个字线30之间的距离，且大于字线30与选择栅极对40之间的距离，因此在字线30之间以及字线30与选择栅极对40之间沉积第一夹层电介质601，还可以是在字线30之间、字线30与选择栅极对40之间以及选择栅极对40的两个选择栅极之间沉积第一夹层电介质601，由于选择栅极对40的两个选择选择栅极之间的距离大于相邻两个字线30之间的距离，且大于字线30与选择栅极对40之间的距离，因此选择栅极对40的两个选择栅极之间的第一夹层电介质层601的厚度可以忽略不计。
示例性的，图6是本发明实施例提供的一种制备保护膜层的剖面结构示意图，如图6所示，在字线30、第一夹层电介质层601以及选择栅极对40上制备保护膜层50，保护膜层50覆盖字线30和第一夹层电介质层601的上表面，且覆盖选择栅极对40的上表面、侧面以及选择栅极对40两个选择栅极之间的位线20。
S240、刻蚀所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层，以使所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层的厚度小于所述第二选择栅极对侧面上的保护膜层和所述第二选择栅极对之间的所述位线上的保护膜层的厚度。
示例性的，蚀刻第一选择栅极对401侧面上的保护膜层50和第一选择栅极对401之间的位线20上的保护膜层50，具体可以是使用干法刻蚀或者湿法刻蚀的方式对第一选择栅极对401侧面和第一选择栅极对401之间的位线20上的保护膜层50进行刻蚀，这里对具体刻蚀方法不进行限定。
可选的，对第一选择栅极对401侧面和第一选择栅极对401之间的位线20上的保护膜层50进行刻蚀，还可以是通过在第一选择栅极对401侧面和第一选择栅极对401之间的位线20的保护膜层50上制备第一光刻胶层701，然后通过曝光、显影、刻蚀的方法刻蚀第一选择栅极对401侧面和第一选择栅极对401之间的位线20上的保护膜层50。可选的，刻蚀第一选择栅极对401侧面上的保护膜层50和第一选择栅极对40之间的位线20上的保护膜层50，可以包括：
在保护膜层50上制备第一光刻胶层701；
使用第一掩膜版对第一光刻胶层701进行掩模，曝光后刻蚀与第一选择栅极对401对应的第一光刻胶层701区域，以暴露出第一选择栅极对401侧面上的保护膜层50和第一选择栅极对401之间的位线20上的保护膜层50；
刻蚀第一选择栅极对401侧面上的保护膜层50和第一选择栅极对401之间的位线20上的保护膜层50。
示例性的，图7是本发明实施例提供的一种在保护膜层上制备第一光刻胶层的剖面结构示意图，如图7所示，在保护膜层50上制备第一光刻胶层701。可选的，可以通过在保护膜层50上沉积第一光刻胶层701或者在保护膜层50上涂覆第一光刻胶层701的方法制备第一光刻胶层701，本发明实施例对如何在保护膜层50上制备第一光刻胶层701不进行限定。
图8是本发明实施例提供的一种对第一光刻胶层进行曝光和刻蚀的剖面结构示意图，如图8所示，使用第一掩膜版(图中未示出)对第一光刻胶层701进行掩膜，所述第一掩膜版与第一选择栅极对401对应，通过使用所述第一掩膜版对第一光刻胶701进行掩膜，曝光后刻蚀掉的一部分第一光刻胶701与第一选择栅极对401对应，可以暴露出第一选择栅极对401侧面上的保护膜层50和第一选择栅极对401两个选择栅极之间的位线20上的保护膜层50。
图9是本发明实施例提供的一种刻蚀第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层的剖面结构示意图，如图9所示，采用干法刻蚀或者湿法刻蚀，刻蚀第一选择栅极对401侧面上的保护膜层50以及第一选择栅极对401两个选择栅极之间的位线20上的保护膜层50。可选的，可以是刻蚀部分与第一选择选择栅极对401对应的保护膜层50，也可以是将第一选择栅极对401侧面上的保护膜层50以及第一选择栅极对401两个选择栅极之间的位线20上的保护膜层50完全刻蚀，本申请实施例对此不进行限定。
可选的，通过第一光刻胶层701刻蚀与第一选择栅极对401对应的保护膜层701之后，还可以包括：去除第一光刻胶层701，如图10所示。可选的，可以通过刻蚀的方法将第一光刻胶层701刻蚀掉，还可以通过使用清洗剂的方式将第一光刻胶层701清洗干净。
S250、在所述第一选择栅极对之间制备位线接触孔，在所述第二选择栅极对之间制备源端接触孔。
可选的，在第一选择栅极对401之间制备接触孔201，在第二选择栅极对402之间制备源端接触孔202，可以包括：
在保护膜层50上远离衬底10的一侧制备第二夹层电介质层602，第二夹层电介质层602包覆保护膜层50；
在第二夹层电介质层602上制备第二光刻胶层702；
使用第二掩膜版对第二光刻胶层702进行掩模，曝光后刻蚀与选择栅极对40对应的第二光刻胶层702区域，以暴露出选择栅极对40之间的第二夹层电介质层602；
刻蚀选择栅极对40之间的第二夹层电介质层602，得到第一开口801和第二开口802，第一开口801位于第一选择栅极对401之间，第二开口802位于第二选择栅极对402之间；
在第一开口801处制备位线接触孔201，在第二开口802处制备源端接触孔202。
示例性的，图11发明实施例提供的一种沉积第二夹层电介质层的剖面结构示意图，如图11所示，在保护膜层50上远离衬底10的一侧制备第二夹层电介质层602，第二夹层电介质层602包覆保护膜层50，可选的，第二夹层电介质层602可以与第一夹层电介质层601的材料相同，例如氧化物-氮化物-氧化物的夹层材料，例如SiO2-SiN-SiO2，或者，或者第二夹层电介质层602的材料还可以为SiO2。
图12本发明实施例提供的一种制备第二光刻胶层的剖面结构示意图，如图12所示，在第二夹层电介质层602上制备第二光刻胶层702。可选的，可以通过在第二夹层电介质层602上沉积第二光刻胶层702或者在第二夹层电介质层602上涂覆第二光刻胶层702的方法制备第二光刻胶层702，本发明实施例对如何在第二夹层电介质层602上制备第二光刻胶层702不进行限定。
图13本发明实施例提供的一种对第二光刻胶层进行曝光和刻蚀的剖面结构示意图，如图13所示，使用第二掩膜版(图中未示出)对第二光刻胶层702进行掩膜，所述第二掩膜版与第一选择栅极对401和第二选择栅极孔402对应，通过使用所述第二掩膜版对第二光刻胶702进行掩膜，曝光后刻蚀掉的一部分第二光刻胶702分别与第一选择栅极对401和第二选择栅极对402对应，可以暴露出包覆两个选择栅极对40的第二夹层电介质层602。
图14本发明实施例提供的一种对第二夹层电介质层进行刻蚀的剖面结构示意图，如图14所示，使用干法刻蚀或者湿法刻蚀对暴露出的第二夹层电介质层602进行刻蚀，分别得到制备位线接触孔201的第一开口801和制备源端接触孔202的第二开口802。由于刻蚀过程中存在负载效应，第二开口802在刻蚀过程中往往需要过刻蚀，由于与第二开口802的对应位置上保留有保护膜层50，因此，保护膜层50可以作为一部分刻蚀补充，保证第二选择栅极对402的两个选择栅极距离源端接触孔202保留较大的工艺留白，保证为栅极接触孔的制备流出空隙，同时为第二选择栅极对402的隧道贯穿保留较大工艺留白。
可选的，通过第二光刻胶层702刻蚀与选择栅极对40对应的第二夹层电介质层602之后，还可以包括：去除第二光刻胶层702，如图15所示。可选的，可以通过刻蚀的方法将第二光刻胶层702刻蚀掉，还可以通过使用清洗剂的方式将第二光刻胶层702清洗干净。
图16本发明实施例提供的制备位线接触孔和源端接触孔的剖面结构示意图，如图16所示，在第一开口801处制备位线接触孔201，在第二开口802处制备源端接触孔202，得到半导体存储单元。
图17为采用本发明的半导体存储单元的制备方法得到的半导体存储单元与采用现有技术得到的半导体存储单元的比较图，如图17所示，实线表示本发明实施例提供的源端接触孔202，虚线表示现有技术中的得到的源端接触孔202，从图17中可以知道，采用本发明实施例提供的半导体存储单元的制备方法得到的半导体存储单元，源端接触孔202与第二选择栅极对402的选择栅极之间的距离L1大于现有技术中半导体存储单元源端接触孔202与第二选择栅极对402的选择栅极之间的距离L2，第二选择栅极对402的两个选择栅极距离源端接触孔202保留较大的工艺留白，为栅极接触孔的制备流出足够空间；同时，采用本发明实施例提供的半导体存储单元的制备方法得到的半导体存储单元，第二选择栅极对402的隧道贯穿留白L3大于现有技术中半导体存储单元中的隧道贯穿留白L4，从而保证器件的可靠性与安全性。
综上，本发明实施例提供的半导体存储器件及其制备方法，通过在选择栅极对表面制备保护膜层，刻蚀第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的所述位线上的保护膜层，保留第二选择栅极对侧面上的保护膜层和第二选择栅极对之间的所述位线上的保护膜层，保证第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层的厚度小于第二选择栅极对侧面上的保护膜层和第二选择栅极对之间的位线上的保护膜层的厚度，如此，在同时制备位线接触孔和源端接触孔时，可以避免因负载效应造成的对第二选择栅极对的侧面和第二选择栅极对之间的位线的过刻蚀，保证第二选择栅极对的两个选择栅极距离源端接触孔保留较大的工艺留白，以及保留较大的第二选择栅极对的隧道贯穿留白，进而保证半导体存储器件的性能和可靠性，同时工艺简单，工艺成本低。
可选的，继续参考图16，本发明实施例还提供了一种半导体存储器件，所述半导体存储器件采用上述实施例所述的半导体存储器件的制备方法制备得到，具备相应的功能与有益效果，这里不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种半导体存储器件的制备方法，其特征在于，包括：
提供一衬底并在所述衬底上制备多条位线，所述多条位线沿第一方向延伸，沿第二方向排列；
在所述位线上远离所述衬底的一侧制备多条字线以及选择栅极对，所述多条字线与所述选择栅极对沿所述第二方向延伸，沿所述第一方向排列；所述选择栅极对包括第一选择栅极对和第二选择栅极对；
在所述选择栅极对表面制备保护膜层，所述保护膜层覆盖所述选择栅极对的侧面以及所述选择栅极对之间的所述位线；
刻蚀所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层，以使所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层的厚度小于所述第二选择栅极对侧面上的保护膜层和所述第二选择栅极对之间的所述位线上的保护膜层的厚度；
在所述第一选择栅极对之间制备位线接触孔，在所述第二选择栅极对之间制备源端接触孔。
2.根据权利要求1所述的制备方法，其特征在于，所述保护膜层的厚度为5-10nm。
3.根据权利要求1所述的制备方法，其特征在于，在所述选择栅极对表面制备保护膜层，包括：
使用化学气相沉积或者热氧化的方法，在所述选择栅极对表面制备保护膜层。
4.根据权利要求1所述的制备方法，其特征在于，所述保护膜层的材料为SiN或者其他氮化物。
5.根据权利要求1所述的制备方法，其特征在于，在所述选择栅极对表面制备保护膜层，所述保护膜层覆盖所述选择栅极对的侧面以及所述选择栅极对之间的所述位线，包括：
在所述字线之间以及所述字线与所述选择栅极对之间沉积第一夹层电介质层；
在所述字线、所述第一夹层电介质层以及所述选择栅极对上制备保护膜层，所述保护膜层覆盖所述字线和所述第一夹层电介质层的上表面，且覆盖所述选择栅极对的上表面、侧面以及所述选择栅极对之间的所述位线。
6.根据权利要求5所述的制备方法，其特征在于，沿所述第一方向，所述选择栅极对的两个选择栅极之间的距离大于相邻两个字线之间的距离，且大于所述字线与所述选择栅极对之间的距离；
在所述字线之间以及所述字线与所述选择栅极对之间沉积第一夹层电介质，包括：
在所述字线之间、所述字线与所述选择栅极对之间以及所述选择栅极对的两个选择栅极之间沉积第一夹层电介质。
7.根据权利要求5所述的制备方法，其特征在于，所述第一夹层电介质层的材料为氧化物-氮化物-氧化物的夹层材料或者SiO2。
8.根据权利要求1所述的制备方法，其特征在于，刻蚀所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层，包括：
在所述保护膜层上制备第一光刻胶层；
使用第一掩膜版对所述第一光刻胶层进行掩模，曝光后刻蚀与所述第一选择栅极对对应的第一光刻胶层区域，以暴露出所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层；
刻蚀所述第一选择栅极对侧面上的保护膜层和所述第一选择栅极对之间的所述位线上的保护膜层。
9.根据权利要求1所述的制备方法，其特征在于，在所述第一选择栅极对之间制备位线接触孔，在所述第二选择栅极对之间制备源端接触孔，包括：
在所述保护膜层上远离所述衬底的一侧制备第二夹层电介质层，所述第二夹层电介质层包覆所述保护膜层；
在所述第二夹层电介质层上制备第二光刻胶层；
使用第二掩膜版对所述第二光刻胶层进行掩模，曝光后刻蚀与所述选择栅极对对应的第二光刻胶层区域，以暴露出所述选择栅极对之间的所述第二夹层电介质层；
刻蚀所述选择栅极对之间的所述第二夹层电介质层，得到第一开口和第二开口，所述第一开口位于所述第一选择栅极对之间，所述第二开口位于所述第二选择栅极对之间；
在所述第一开口处制备所述位线接触孔，在所述第二开口处制备所述源端接触孔。
10.一种半导体存储器件，其特征在于，采用权利要求1-9任一项所述的制备方法制备得到。
CN201710325421.5A 2017-05-10 2017-05-10 一种半导体存储器件及其制备方法 Active CN107134456B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710325421.5A CN107134456B (zh) 2017-05-10 2017-05-10 一种半导体存储器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710325421.5A CN107134456B (zh) 2017-05-10 2017-05-10 一种半导体存储器件及其制备方法

Publications (2)

Publication Number Publication Date
CN107134456A CN107134456A (zh) 2017-09-05
CN107134456B true CN107134456B (zh) 2019-11-26

Family

ID=59733204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710325421.5A Active CN107134456B (zh) 2017-05-10 2017-05-10 一种半导体存储器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107134456B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623396A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 连接孔的形成方法
CN102768953A (zh) * 2012-07-25 2012-11-07 上海华力微电子有限公司 一种消除侧墙宽度负载效应的工艺
CN103579116A (zh) * 2012-08-10 2014-02-12 南亚科技股份有限公司 在基底中制作多个沟槽的方法
CN104124194A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
CN106298635A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054658A (ja) * 2009-08-31 2011-03-17 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623396A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 连接孔的形成方法
CN102768953A (zh) * 2012-07-25 2012-11-07 上海华力微电子有限公司 一种消除侧墙宽度负载效应的工艺
CN103579116A (zh) * 2012-08-10 2014-02-12 南亚科技股份有限公司 在基底中制作多个沟槽的方法
CN104124194A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN104658882A (zh) * 2013-11-25 2015-05-27 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
CN106298635A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN107134456A (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
KR102439554B1 (ko) 3 차원 메모리 디바이스의 조인트 개구부 구조 및 그 제조 방법
US6191459B1 (en) Electrically programmable memory cell array, using charge carrier traps and insulation trenches
US9508811B2 (en) Semi-floating-gate device and its manufacturing method
US20070047304A1 (en) Non-volatile semiconductor memory device and method of manufacturing the same
JP2013058795A (ja) 半導体装置
TW201436113A (zh) 記憶裝置與其形成方法
KR19980053143A (ko) 반도체 메모리 소자 및 그 제조방법
CN109786385B (zh) 快闪存储器与其形成方法及快闪存储器结构
CN1992235A (zh) Nor型闪存单元阵列及其制造方法
CN101268545A (zh) 具有多晶硅浮置隔片的镜像存储单元晶体管对的制造方法
CN107134456B (zh) 一种半导体存储器件及其制备方法
CN101197395B (zh) 半导体存储器件及其制造方法
CN109698203A (zh) 一种三维存储器及其制备方法
CN106653759B (zh) 闪存结构及其制作方法
KR20110136642A (ko) 연결게이트를 구비한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 제조방법
US6153475A (en) Method for the manufacturing a memory cell configuration
US20130146962A1 (en) Semiconductor device and method of manufacturing the same
US20230049648A1 (en) Memory device and method for fabricating same
CN111725214A (zh) 闪存存储器及其制造、使用方法
CN108074932B (zh) 半导体器件及其制作方法、电子装置
CN105762115B (zh) 存储器件的形成方法
US11968833B2 (en) Memory device with vertically separated channels
US20080032470A1 (en) Method for fabricating non-volatile memory
KR100600955B1 (ko) 비휘발성 메모리 소자의 셀 및 그 제조방법
KR100822803B1 (ko) 비휘발성 기억 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.