CN208336151U - 利用反向间距加倍工艺形成表面平坦化结构 - Google Patents
利用反向间距加倍工艺形成表面平坦化结构 Download PDFInfo
- Publication number
- CN208336151U CN208336151U CN201821058572.5U CN201821058572U CN208336151U CN 208336151 U CN208336151 U CN 208336151U CN 201821058572 U CN201821058572 U CN 201821058572U CN 208336151 U CN208336151 U CN 208336151U
- Authority
- CN
- China
- Prior art keywords
- groove
- mask layer
- layer
- semiconductor substrate
- bulge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本实用新型提供一种利用反向间距加倍工艺形成表面平坦化结构，所述结构包括：半导体衬底，形成于所述半导体衬底上的反向间隔掩膜层，形成于所述反向间隔掩膜层中的凹槽，及形成于所述凹槽两侧的凸起结构；其中，所述凸起结构具有平坦表面。通过本实用新型解决了因传统有源区域顶部不平坦，导致其有效面积减小的问题。
Description
技术领域
本实用新型涉及半导体集成电路领域，特别是涉及一种利用反向间距加倍工艺形成表面平坦化结构。
背景技术
在半导体集成电路领域，有源区域的制作是半导体器件制作过程中必不可少的步骤，而传统有源区域的制作方法一般如图1至图6所示：
如图1所示，于半导体衬底101上依次形成由下至上的绝缘层102、刻蚀停止层103及刻蚀图形104；然后如图2所示，于所述刻蚀停止层103及所述刻蚀图形104表面形成间隔物材料层105；之后如图3所示，通过各向异性刻蚀工艺去除水平方向的所述间隔物材料层105；之后如图4所示，去除所述刻蚀图形104；最后如图5和图6所示，以垂直方向的所述间隔物材料层105为掩膜图形依次对所述刻蚀停止层103、绝缘层102及半导体衬底101进行刻蚀，于所述半导体衬底101中形成有源区域106。
由图5和图6可见，通过传统方法于半导体衬底101上制作有源区域106时，由于所述刻蚀图形104两侧的间隔物材料层105(垂直方向的所述间隔物材料层)的顶部呈圆弧形状，即所述刻蚀图形104两侧的间隔物材料层105的顶部不平坦，故以此为掩膜图形形成的有源区域106的顶部也不平坦，从而导致有源区域106的有效面积减小。
鉴于此，有必要设计一种新的利用反向间距加倍工艺形成表面平坦化结构用以解决上述技术问题。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种利用反向间距加倍工艺形成表面平坦化结构，用于解决因传统有源区域的顶部不平坦，从而导致有源区域的有效面积减小的问题。
为实现上述目的及其他相关目的，本实用新型提供一种表面平坦化结构，所述结构包括：半导体衬底，形成于所述半导体衬底上的反向间隔掩膜层，形成于所述反向间隔掩膜层中的凹槽，及形成于所述凹槽两侧的凸起结构；其中，所述凸起结构具有平坦表面。
可选地，所述凹槽的深度介于30nm～50nm之间。
可选地，所述结构还包括：由下至上依次形成于所述半导体衬底和所述反向间隔掩膜层之间的绝缘层、刻蚀停止层及第三掩膜层。
可选地，所述凹槽和所述凸起结构均延伸至所述半导体衬底中，其中，所述半导体衬底中位于所述凹槽两侧的所述凸起结构具有平坦表面。
可选地，所述凹槽的宽度与所述凸起结构的宽度相同，且小于光刻工艺的最小特征尺寸。
可选地，所述凹槽的宽度与所述凸起结构的宽度相同，且等于光刻工艺的最小特征尺寸的一半。
可选地，位于所述半导体衬底中的所述凸起结构包含有源区域。
可选地，所述结构还包括：填充于所述半导体衬底中的所述凹槽内的绝缘层。
如上所述，本实用新型的利用反向间距加倍工艺形成表面平坦化结构，具有以下有益效果：本实用新型所述结构具有平坦表面，后续通过凹槽对半导体衬底进行刻蚀以形成延伸至所述半导体衬底的凹槽时，该凹槽两侧的凸起结构也具有平坦表面；进而实现以此结构作为有源区域时，大大提高了有源区域的有效面积。
附图说明
图1至图6显示为传统有源区域形成方法中各步骤的结构示意图。
图7至图21显示为本实用新型所述表面平坦结构形成方法中各步骤的结构示意图。
元件标号说明
101 半导体衬底
102 绝缘层
103 刻蚀停止层
104 刻蚀图形
105 间隔物材料层
106 有源区域
201 半导体衬底
202 绝缘层
203 刻蚀停止层
204 第三掩膜层
205 反向间隔掩膜层
206 第一掩膜层
207 侧蚀间隔牺牲层
208 光刻胶层
209 预刻蚀图形
210 第一刻蚀图形
211 第二刻蚀图形
212 间隔层
213 第二掩膜层
214 内侧面
215 第一凹槽
216 第二凹槽
217 第一凸起结构
218 最终凹槽
219 第三凹槽
220 第二凸起结构
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图7至图21。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图7至图21所示，本实施例提供一种利用反向间距加倍工艺形成表面平坦化结构的方法，所述形成方法包括：
S1：提供一半导体衬底201，于所述半导体衬底201上依次形成由下至上的反向间隔掩膜层205、第一掩膜层206及侧蚀间隔牺牲层207，并且于所述侧蚀间隔牺牲层207上形成第一刻蚀图形210；
S2：以所述第一刻蚀图形210为掩膜图形对所述侧蚀间隔牺牲层207及所述第一掩膜层206进行图形刻蚀，直至暴露出所述反向间隔掩膜层205，以于所述反向间隔掩膜层205上形成第二刻蚀图形211；至少于所述第二刻蚀图形211的顶表面和侧面依次形成由内至外的间隔层212及第二掩膜层213；
S3：去除所述第二掩膜层213高于所述间隔层212的部位，直到暴露出所述间隔层212在所述第二刻蚀图形211的顶面；
S4：对在所述第一掩膜层206上的所述间隔层212和所述侧蚀间隔牺牲层207进行刻蚀，直至暴露出所述间隔层212在所述第一掩膜层206上的内侧面214；
S5：经由所述间隔层212在所述第一掩膜层206上的内侧面214对位于所述第一掩膜层206侧边的所述间隔层212进行刻蚀，直至暴露出所述反向间隔掩膜层205，以于所述第一掩膜层206及所述第二掩膜层213之间形成第一凹槽215；以及
S6：通过所述第一凹槽215对所述反向间隔掩膜层205进行刻蚀，以于所述反向间隔掩膜层205中形成第二凹槽216，及位于所述第二凹槽216两侧的第一凸起结构217；其中，所述第一凸起结构217具有平坦表面。
下面请参阅图7至图21对本实施例所述利用反向间距加倍工艺形成表面平坦化结构的方法进行详细说明。
如图7至图9所示，S1：提供一半导体衬底201，于所述半导体衬底201上依次形成由下至上的反向间隔掩膜层205、第一掩膜层206及侧蚀间隔牺牲层207，并且于所述侧蚀间隔牺牲层207上形成第一刻蚀图形210。
作为示例，如图7所示，所述S1中还包括：于所述半导体衬底201及所述反向间隔掩膜层205之间形成第三掩膜层204的步骤，或/及于所述半导体衬底201及所述反向间隔掩膜层205之间依次形成由下至上的绝缘层202及刻蚀停止层203的步骤。优选地，在本实施例中，所述S1中包括：于所述半导体衬底201及所述反向间隔掩膜层205之间依次形成由下至上的绝缘层202、刻蚀停止层203及第三掩膜层204的步骤。进一步优选地，在本实施例中，所述半导体衬底201的材质包含硅(Si)；采用热氧化工艺于所述半导体衬底201上表面形成所述绝缘层202，其中，所述绝缘层202的材质包含二氧化硅(SiO2)；采用化学气相沉积工艺于所述绝缘层202上表面形成所述刻蚀停止层203，其中，所述刻蚀停止层203的材质包含氮化硅(SiN)。
作为示例，如图7至图9所示，形成所述第一刻蚀图形210的方法包括：于所述侧蚀间隔牺牲层207上表面形成光刻胶层208，对所述光刻胶层208进行光刻，以于所述侧蚀间隔牺牲层207上形成预刻蚀图形209；采用刻蚀工艺对所述预刻蚀图形209进行宽度修整，以于所述侧蚀间隔牺牲层207上形成第一刻蚀图形210。
具体的，如图8和图9所示，所述预刻蚀图形209的宽度W1等于光刻工艺的最小特征尺寸F，所述第一刻蚀图形210的宽度W2小于光刻工艺的最小特征尺寸F；优选地，在本实施例中，所述第一刻蚀图形210的宽度W2等于光刻工艺的最小特征尺寸的一半F/2。
如图10至图12所示，S2：以所述第一刻蚀图形210为掩膜图形对所述侧蚀间隔牺牲层207及所述第一掩膜层206进行图形刻蚀，直至暴露出所述反向间隔掩膜层205，以于所述反向间隔掩膜层205上形成第二刻蚀图形211；至少于所述第二刻蚀图形211的顶表面和侧面依次形成由内至外的间隔层212及第二掩膜层213。
作为示例，所述侧蚀间隔牺牲层207的厚度不大于所述第一掩膜层206厚度的50％，以使所述第二刻蚀图形211的高宽比大于等于3；优选地，所述第二刻蚀图形的高宽比大于等于5；实现通过增加所述间隔层212在所述第二刻蚀图形211的侧边以及在所述反向间隔掩膜层205上的高宽比，以利于所述间隔层212在所述第二刻蚀图形211侧边的部位移除，但不过度影响位于所述反向间隔掩膜层205和在所述第二掩膜层213之间的所述间隔层212的完整度(如图15)。
作为示例，如图10所示，可通过一次刻蚀形成所述第二刻蚀图形211；也可通过分别对所述侧蚀间隔牺牲层207及所述第一掩膜层206进行刻蚀，即通过两次刻蚀形成所述第二刻蚀图形211。优选地，在本实施例中，所述S2中通过一次干法刻蚀工艺形成所述第二刻蚀图形211；其中，所述干法刻蚀工艺的刻蚀气体包括四氟化碳(CF4)及氧气(O2)，四氟化碳(CF4)的气体流量介于100sccm～200sccm之间，氧气(O2)的气体流量介于5sccm～15sccm之间；所述干法刻蚀工艺的反应腔室压力介于30mT～50mT之间，源功率介于200W～300W之间，偏压介于100V～200V之间。
具体的，所述第一掩膜层206的材质选自由光刻胶、有机抗反射层(BARC)材料、无机抗反射层(DARC)材料及无定形碳组成的群组之一，所述侧蚀间隔牺牲层207的材质选自由有机抗反射层(BARC)材料、无机抗反射层(DARC)材料及无定形碳组成的群组之一。优选地，在本实施例中，所述第一掩膜层206的材质包含光刻胶，所述侧蚀间隔牺牲层207的材质包含有机抗反射层(BARC)材料。
具体的，如图10和图11所示，所述第二刻蚀图形211的宽度等于所述第一刻蚀图形210的宽度W2，且等于所述间隔层212的宽度；优选地，在本实施例中，所述第二刻蚀图形211的宽度等于所述间隔层212的宽度，且等于光刻工艺的最小特征尺寸的一半F/2。需要注意的是，所述第二刻蚀图形211的宽度即为后续形成的所述第一凸起结构217的宽度，同时也为所述第二凸起结构219的宽度，故通过对所述第二刻蚀图形211的宽度进行设定，即可实现所述第一凸起结构217的宽度的设定，也即所述第二凸起结构219的宽度的设定；所述间隔层212的宽度即为后续形成的所述第二凹槽216的宽度，也即所述第三凹槽218的宽度，故通过对所述间隔层212的宽度进行设定，即可实现所述第二凹槽216的宽度的设定，也即所述第三凹槽218的宽度的设定。
如图13所示，S3：去除所述第二掩膜层213高于所述间隔层212的部位，直到暴露出所述间隔层212在所述第二刻蚀图形211的顶面。
作为示例，所述S3中采用干法刻蚀工艺去除所述第二掩膜层213高于所述间隔层212的部位，所述干法刻蚀工艺的刻蚀气体包括四氟化碳(CF4)及氧气(O2)，其中，四氟化碳(CF4)的气体流量介于100sccm～200sccm之间，氧气(O2)的气体流量介于5sccm～15sccm之间，所述干法刻蚀工艺的反应腔室压力介于30mT～50mT之间，源功率介于200W～300W之间，偏压介于100V～200V之间。
作为另一示例，所述S3中采用化学机械研磨工艺去除所述第二掩膜层213高于所述间隔层212的部位。
如图14所示，S4：对在所述第一掩膜层206上的所述间隔层212和所述侧蚀间隔牺牲层207进行刻蚀，直至暴露出所述间隔层212在所述第一掩膜层206上的内侧面214，以扩大所述第一掩膜层206非正向的刻蚀表面积，有利于对后续位于所述第一掩膜层206侧边的所述间隔层212的选择性刻蚀，而无需额外的光罩曝光出刻蚀图形。
作为示例，所述S4中采用干法刻蚀工艺去除所述第一掩膜层206上的所述间隔层212及所述侧蚀间隔牺牲层207，所述干法刻蚀工艺的刻蚀气体包括四氟化碳(CF4)、三氟甲烷(CHF3)及氧气(O2)，其中，四氟化碳(CF4)的气体流量介于100sccm～200sccm之间，三氟甲烷(CHF3)的气体流量介于100sccm～300sccm之间，氧气(O2)的气体流量介于5sccm～15sccm之间，所述干法刻蚀工艺的反应腔室压力介于5mT～15mT之间，源功率介于300W～400W之间，偏压介于200V～250V之间。
如图15所示，S5：经由所述间隔层212在所述第一掩膜层206上的内侧面214对位于所述第一掩膜层206侧边的所述间隔层212进行刻蚀，直至暴露出所述反向间隔掩膜层205，以于所述第一掩膜层206及所述第二掩膜层213之间形成第一凹槽215。
作为示例，所述S5中采用干法刻蚀工艺形成所述第一凹槽215，所述干法刻蚀工艺的刻蚀气体包括四氟化碳(CF4)、三氟甲烷(CHF3)、氧气(O2)及氩气(Ar)，其中，四氟化碳(CF4)的气体流量介于100sccm～200sccm之间，三氟甲烷(CHF3)的气体流量介于100sccm～200sccm之间，氧气(O2)的气体流量介于10sccm～20sccm之间，氩气(Ar)的气体流量介于50sccm～100sccm之间，所述干法刻蚀工艺的反应腔室压力介于10mT～15mT之间，源功率介于300W～500W之间，偏压介于200V～300V之间。
具体的，所述第一凹槽215的宽度等于所述间隔层212的宽度；优选地，在本实施例中，所述第一凹槽215的宽度等于所述间隔层212的宽度，且等于光刻工艺的最小特征尺寸的一半F/2。
作为示例，所述间隔层212对所述反向间隔掩膜层205的刻蚀选择比大于所述第二掩膜层213对所述反向间隔掩膜层205的刻蚀选择比，同时大于所述第一掩膜层206对所述反向间隔掩膜层205的刻蚀选择比。
具体的，所述间隔层212的材质选自由氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅、碳氮化硅(SiCN)及碳氮氧化硅(SiCON)组成的群组之一，所述第二掩膜层213的材质选自由光刻胶、有机抗反射层(BARC)材料、无机抗反射层(DARC)材料及无定形碳组成的群组之一。优选地，在本实施例中，所述间隔层212的材质包含氮化硅(SiN)，所述第二掩膜层213的材质包含光刻胶。
如图16所示，S6：通过所述第一凹槽215对所述反向间隔掩膜层205进行刻蚀，以于所述反向间隔掩膜层205中形成第二凹槽216，及位于所述第二凹槽216两侧的第一凸起结构217；其中，所述第一凸起结构217具有平坦表面。
作为示例，所述S6中采用干法刻蚀工艺形成所述第二凹槽216，所述干法刻蚀工艺的刻蚀气体包括氯气(Cl2)及氧气(O2)，其中，氯气(Cl2)的气体流量介于30sccm～50sccm之间，氧气(O2)的气体流量介于50sccm～70sccm之间，所述干法刻蚀工艺的反应腔室压力介于5mT～15mT之间，源功率介于300W～500W之间，偏压介于100V～200V之间。
具体的，所述第二凹槽216的深度介于30nm～50nm之间。需要注意的是，所述第二凹槽216的深度不应过深，若所述第二凹槽216的深度过深，容易将上一步骤中所述第二掩膜层213的表面不平坦引入至所述第二凹槽216上，从而进一步将这种表面不平坦引入至后续所述第三凹槽219上，导致后续形成的所述第三凹槽219两侧的第二凸起结构220的表面不平坦。
具体的，所述第二凹槽216的宽度等于所述第一凹槽215的宽度；优选地，在本实施例中，所述第二凹槽216的宽度等于所述第一凹槽215的宽度，且等于光刻工艺的最小特征尺寸的一半F/2。
如图17所示，所述形成方法还包括S7：至少去除位于所述反向间隔掩膜层205上表面的所述第一掩膜层206及所述第二掩膜层213。
如图18至图21所示，所述形成方法还包括S8：通过所述第二凹槽216对所述半导体衬底201进行刻蚀，以于所述半导体衬底201中形成第三凹槽219，及位于所述第三凹槽219两侧的第二凸起结构220，其中，所述第二凸起结构220具有平坦表面。
作为示例，如图18至图21所示，所述S8还包括：通过所述第二凹槽216对所述第三掩膜层204进行刻蚀，直至暴露出所述半导体衬底201，以于所述半导体衬底201上形成最终凹槽218；及通过所述最终凹槽218对所述半导体衬底201进行刻蚀，以于所述半导体衬底201中形成第三凹槽219；及/或对所述绝缘层202及所述刻蚀停止层203进行刻蚀、去除的步骤。优选地，在本实施例中，所述S8包括：通过所述第二凹槽216对所述第三掩膜层204进行刻蚀，直至暴露出所述刻蚀停止层203，以于所述刻蚀停止层203上形成最终凹槽218；以所述最终凹槽218对所述刻蚀停止层203、所述绝缘层202及所述半导体衬底201进行刻蚀，以于所述半导体衬底201中形成第三凹槽219、及位于所述第三凹槽219两侧的第二凸起结构220，其中，所述第二凸起结构220具有平坦表面；之后去除所述半导体衬底201上的所述绝缘层202及所述刻蚀停止层203。
具体的，如图18和图19所示，所述第三凹槽219的宽度等于所述最终凹槽218的宽度，且等于所述第二凹槽216的宽度；优选地，在本实施例中，所述第三凹槽219的宽度等于所述最终凹槽218的宽度，等于所述第二凹槽216的宽度，且等于光刻工艺的最小特征尺寸的一半F/2。
作为示例，当所述第二凸起结构220包括有源区域时，所述形成方法还包括S9：于所述第三凹槽219内填充绝缘材料，以形成浅沟槽隔离结构。
通过本实施例所述利用反向间距加倍工艺形成表面平坦化结构的方法形成的表面平坦化结构如图17所示，所述结构包括：半导体衬底201，形成于所述半导体衬底201上的反向间隔掩膜层205，形成于所述反向间隔掩膜层205中的凹槽216，及形成于所述凹槽216两侧的凸起结构217；其中，所述凸起结构217具有平坦表面。
作为示例，所述凹槽216的深度介于30nm～50nm之间。
作为示例，如图17所示，所述结构还包括：由下至上依次形成于所述半导体衬底201和所述反向间隔掩膜层205之间的绝缘层202、刻蚀停止层203及第三掩膜层204。
作为示例，如图19至图21所示，所述凹槽216和所述凸起结构217均延伸至所述半导体衬底201中，其中，所述半导体衬底201中位于所述凹槽219两侧的所述凸起结构220具有平坦表面。
具体的，所述凹槽216的宽度与所述凸起结构217的宽度相同，且小于光刻工艺的最小特征尺寸F。优选地，所述凹槽216的宽度与所述凸起结构217的宽度相同，且等于光刻工艺的最小特征尺寸的一半F/2。
作为示例，位于所述半导体衬底201中的所述凸起结构220包含有源区域；所述结构还包括：填充于所述半导体衬底201中的所述凹槽219内的绝缘层，以形成浅沟槽隔离结构。
综上所述，本实用新型的利用反向间距加倍工艺形成表面平坦化结构，具有以下有益效果：本实用新型所述结构具有平坦表面，后续通过凹槽对半导体衬底进行刻蚀以形成延伸至所述半导体衬底的凹槽时，该凹槽两侧的凸起结构也具有平坦表面；进而实现以此结构作为有源区域时，大大提高了有源区域的有效面积。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (8)
1.一种表面平坦化结构，其特征在于，所述结构包括：半导体衬底，形成于所述半导体衬底上的反向间隔掩膜层，形成于所述反向间隔掩膜层中的凹槽，及形成于所述凹槽两侧的凸起结构；其中，所述凸起结构具有平坦表面。
2.根据权利要求1所述的表面平坦化结构，其特征在于，所述凹槽的深度介于30nm～50nm之间。
3.根据权利要求1所述的表面平坦化结构，其特征在于，所述结构还包括：由下至上依次形成于所述半导体衬底和所述反向间隔掩膜层之间的绝缘层、刻蚀停止层及第三掩膜层。
4.根据权利要求1或3所述的表面平坦化结构，其特征在于，所述凹槽和所述凸起结构均延伸至所述半导体衬底中，其中，所述半导体衬底中位于所述凹槽两侧的所述凸起结构具有平坦表面。
5.根据权利要求4所述的表面平坦化结构，其特征在于，所述凹槽的宽度与所述凸起结构的宽度相同，且小于光刻工艺的最小特征尺寸。
6.根据权利要求5所述的表面平坦化结构，其特征在于，所述凹槽的宽度与所述凸起结构的宽度相同，且等于光刻工艺的最小特征尺寸的一半。
7.根据权利要求4所述的表面平坦化结构，其特征在于，位于所述半导体衬底中的所述凸起结构包含有源区域。
8.根据权利要求7所述的表面平坦化结构，其特征在于，所述结构还包括：填充于所述半导体衬底中的所述凹槽内的绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821058572.5U CN208336151U (zh) | 2018-07-05 | 2018-07-05 | 利用反向间距加倍工艺形成表面平坦化结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821058572.5U CN208336151U (zh) | 2018-07-05 | 2018-07-05 | 利用反向间距加倍工艺形成表面平坦化结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208336151U true CN208336151U (zh) | 2019-01-04 |
Family
ID=64786153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821058572.5U Active CN208336151U (zh) | 2018-07-05 | 2018-07-05 | 利用反向间距加倍工艺形成表面平坦化结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208336151U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690112A (zh) * | 2018-07-05 | 2020-01-14 | 长鑫存储技术有限公司 | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
-
2018
- 2018-07-05 CN CN201821058572.5U patent/CN208336151U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690112A (zh) * | 2018-07-05 | 2020-01-14 | 长鑫存储技术有限公司 | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI609423B (zh) | Etching method for controlling shallow trench depth micro-loading effect | |
| TWI585855B (zh) | 鰭式場效電晶體結構及其製造方法 | |
| CN100536078C (zh) | 制造含有凹陷栅极的半导体器件的方法 | |
| TW200834660A (en) | Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions | |
| CN103117216B (zh) | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 | |
| US20090149024A1 (en) | Pattering method for a semiconductor substrate | |
| CN101017807A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN208336151U (zh) | 利用反向间距加倍工艺形成表面平坦化结构 | |
| CN208903993U (zh) | 浅沟槽隔离结构 | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| CN109326518B (zh) | 一种形成具有高深宽比图形的结构的方法 | |
| CN104425222A (zh) | 图形化方法 | |
| CN110690112A (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 | |
| CN111129142A (zh) | 半导体器件及其形成方法 | |
| KR100744041B1 (ko) | 반도체 소자 제조 방법 | |
| CN115295485A (zh) | 一种接触孔的形成方法 | |
| CN111048414B (zh) | 一种沟槽刻蚀及侧壁粗化方法和发光二极管 | |
| CN109671665B (zh) | 沟槽的制造方法及浅沟槽隔离结构的制造方法 | |
| KR20070003136A (ko) | 리세스게이트를 구비한 반도체소자 및 그의 제조 방법 | |
| KR100596431B1 (ko) | 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법 | |
| CN112053946B (zh) | 半导体器件及其形成方法 | |
| CN104299899A (zh) | 间隔层双曝光刻蚀方法 | |
| KR20130063089A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN113851376B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |