CN109326518B - 一种形成具有高深宽比图形的结构的方法 - Google Patents
一种形成具有高深宽比图形的结构的方法 Download PDFInfo
- Publication number
- CN109326518B CN109326518B CN201810941652.3A CN201810941652A CN109326518B CN 109326518 B CN109326518 B CN 109326518B CN 201810941652 A CN201810941652 A CN 201810941652A CN 109326518 B CN109326518 B CN 109326518B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- aspect ratio
- groove
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002347 injection Methods 0.000 claims abstract description 21
- 239000007924 injection Substances 0.000 claims abstract description 21
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000005046 Chlorosilane Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical group Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910007245 Si2Cl6 Inorganic materials 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical group Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种形成具有高深宽比图形的结构的方法，包括以下步骤：步骤S1：提供一半导体衬底，所述半导体衬底的上表面依次覆盖有一刻蚀停止层、一注入阻挡层和一图形化的掩膜层；步骤S2：对所述注入阻挡层进行各向异性刻蚀，各向异性刻蚀停止于所述刻蚀停止层，形成沟槽；步骤S3：使用原子层沉积在所述沟槽的上表面和侧壁形成一薄膜层，通过所述薄膜层缩小所述沟槽的开口，调节所述沟槽的深宽比，进而形成具有高深宽比图形的结构。其优点在于，使用ALD技术在传统的薄膜结构上的沟槽的上表面和侧壁形成一薄膜层，通过调节薄膜层的厚度来调节沟槽的开口，形成具有高深宽比图形，解决传统的光刻工艺的深宽比较小以及多层光刻技术导致的形貌问题。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种形成具有高深宽比图形的结构的方法。
背景技术
在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器芯片制造工艺中，对高深宽比图形的结构进行高能离子注入，以实现每个像素点之间的隔离，从而提高图像清晰度，使单位面积实现高像素。
在一些高能离子注入工艺中，其线宽要求为0.15μm，光刻胶厚度为0.4μm，深宽比大于20：1。如果使用传统的介质薄膜结构，则无法通过传统的光刻工艺(深宽比小于5：1)实现高深宽比，且无法实现小线宽。因此，为了实现高深宽比，一般采用多层光刻(Tri-Layer)技术，通过对光刻胶、硬掩膜层和注入阻挡层之间的选择比变化，把光刻胶的图形转移到注入阻挡层。
但是多层光刻技术存在一定的缺陷，如若注入阻挡层的厚度和关键尺寸的比例过大，则注入阻挡层会呈锥形或保龄球形；若注入阻挡层的厚度过大，则硬掩膜层易出现边缘过刻蚀问题，导致注入阻挡层的边缘出现毛刺。以上缺陷均会影响高能离子注入和器件特性。
因此，亟需一种克服多层光刻技术存在的形貌问题，在传统的介质薄膜结构的基础上形成满足高能离子注入的高深宽比图形的方法。
发明内容
本发明的目的是针对现有技术中的不足，提供一种形成具有高深宽比图形的结构的方法。
为实现上述目的，本发明采取的技术方案是：
一种形成具有高深宽比图形的结构的方法，包括以下步骤：
步骤S1：提供一半导体衬底，所述半导体衬底的上表面依次覆盖有一刻蚀停止层、一注入阻挡层和一图形化的掩膜层；
步骤S2：对所述注入阻挡层进行各向异性刻蚀，各向异性刻蚀停止于所述刻蚀停止层，形成沟槽；
步骤S3：通过原子层沉积(Atomic Layer Deposition，ALD)在所述沟槽的上表面和侧壁形成一薄膜层，通过所述薄膜层缩小所述沟槽的开口，调节所述沟槽的深宽比，进而形成具有高深宽比图形的结构。
优选地，所述刻蚀停止层包括第一氧化层和第一氮化硅层，所述第一氧化层覆盖在所述半导体衬底的上表面，所述第一氮化硅层覆盖在所述第一氧化层的上表面。
优选地，所述注入阻挡层的材料为氧化硅。
优选地，所述注入阻挡层为低温化学气相沉积的氧化硅层。
优选地，所述掩膜层为图形化的光刻胶层，所述光刻胶层覆盖所述注入阻挡层的上表面；或
所述掩膜层为图形化的光刻胶层与第二氮化硅层的组合，所述第二氮化硅层覆盖所述注入阻挡层的上表面，所述光刻胶层覆盖在所述第二氮化硅层的上表面。
优选地，所述薄膜层的材料为氧化硅或氮化硅。
优选地，通过原子层沉积形成薄膜层的方法为：使用含硅分子和含氧分子或含氮分子依次进行原子层沉积，形成具有一定厚度的薄膜层。
优选地，所述含硅分子为氯硅烷，所述氯硅烷为SiCl4、SiH2Cl2、Si2Cl6中的任意一种或几种的组合。
优选地，所述含氧分子为O2、H2O、O3中的任意一种或几种的组合。
优选地，所述含氮分子为NH3。
优选地，使用含硅分子和含氧分子依次进行原子层沉积，形成具有一定厚度的氧化硅层。
优选地，使用含硅分子和含氮分子依次进行原子层沉积，形成具有一定厚度的氮化硅层。
优选地，通过炉管工艺或化学气相沉积形成刻蚀停止层。
优选地，在所述步骤S2中，所述沟槽的深宽比小于10：1。
优选地，在所述步骤S3中，覆盖所述薄膜层后的所述沟槽的深宽比大于10：1。
优选地，在所述步骤S2中，使用等离子刻蚀进行各向异性刻蚀。
优选地，在所述步骤S2中，使用氟基气体进行等离子刻蚀。
优选地，所述薄膜层的厚度为
优选地，所述注入阻挡层的厚度为
优选地，所述刻蚀停止层的厚度为
本发明采用以上技术方案，与现有技术相比，具有如下技术效果：
本发明的一种形成具有高深宽比图形的结构的方法，使用ALD技术在传统的薄膜结构上的沟槽的上表面和侧壁形成一薄膜层，通过调节薄膜层的厚度来调节沟槽的开口，进行形成具有高深宽比图形的结构，解决了传统的光刻工艺中的深宽比较小的问题，也解决了多层光刻技术导致的形貌问题，使后续进行高能离子注入时，能够使离子按照器件设计的浓度分布；可以根据生产工艺，使用ALD技术调整器件的深宽比，以满足器件特性。
附图说明
图1是本发明的一个示意性实施例的形成具有高深宽比图形的结构的方法的流程图。
图2～4是本发明的一个示意性实施例的形成具有高深宽比图形的结构的方法的结构过程图。
图5～8是本发明的一个优选实施例的形成具有高深宽比图形的结构的方法的结构过程图。
其中的附图标记为：半导体衬底1；刻蚀停止层2；注入阻挡层3；掩膜层4；薄膜层5；沟槽6；第一氧化层21；第一氮化硅层22；光刻胶层41；第二氮化硅层42。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明的一种形成具有高深宽比图形的结构的方法的一个示意性实施例，包括以下步骤：
步骤S1、提供一半导体衬底，在半导体衬底的上表面依次形成一刻蚀停止层、一注入阻挡层和一图形化的掩膜层，刻蚀停止层覆盖半导体衬底的上表面，注入阻挡层覆盖刻蚀停止层的上表面，掩膜层覆盖注入阻挡层的上表面；
步骤S2、对注入阻挡层进行各向异性刻蚀，且各向异性刻蚀停止于刻蚀停止层，形成沟槽；
步骤S3、通过原子层沉积在沟槽的上表面和侧壁形成薄膜层，通过所述薄膜层缩小所述沟槽的开口，调节所述沟槽的深宽比，从而形成具有高深宽比图形的结构。
进一步地，对于步骤S1：
半导体衬底为半导体硅衬底。
刻蚀停止层包括由氧化物材料构成的第一氧化层和由氮化硅材料构成的第一氮化硅层，且第一氧化层覆盖半导体衬底的上表面，第一氮化硅层覆盖第一氧化层的上表面。
刻蚀停止层是通过炉管工艺或化学气相沉积在半导体衬底的上表面形成的。
注入阻挡层为由氧化物材料构成的第二氧化物层，且氧化物材料为氧化硅。
注入阻挡层是通过低温化学气相沉积在刻蚀停止层的上表面形成的。
掩膜层可以是单独的图形化的光刻胶层，也可以是图形化的光刻胶层与由氮化硅材料构成的第二氮化硅层的组合。
其中，当掩膜层是图形化的光刻胶层与第二氮化硅层的组合时，第二氮化硅层覆盖注入阻挡层的上表面，光刻胶层覆盖第二氮化硅层的上表面。
对于刻蚀停止层，其厚度为
对于注入阻挡层，其厚度为
优选的是
或
进一步地，对于步骤S2：
首先对掩膜层进行曝光，然后以掩膜层作为掩膜，通过等离子刻蚀对注入阻挡层进行各向异性刻蚀，并且使用氟基气体进行等离子刻蚀，以获得较好的各向异性刻蚀结果。
对注入阻挡层进行各向异性刻蚀后，形成的沟槽的深宽比小于10：1。
进一步地，对于步骤S3：
薄膜层可以是由氧化硅材料构成，也可以是由氮化硅材料构成，且薄膜层的厚度为
对于ALD技术，采用含硅分子作为前驱体分子A，以及采用含氧分子或含氮分子作为前驱体分子B，依次进行ALD，以在沟槽的上表面和侧壁形成薄膜。
通过ALD技术，调节覆盖在沟槽的上表面和侧壁的薄膜层的厚度，以对沟槽的开口的大小进行调节，从而将低深宽比的沟槽变成具有高深宽比的沟槽。
具体的，将含硅分子通入沉积室，含硅分子在沟槽的表面和侧壁进行饱和化学吸附反应，并与沟槽的上表面和侧壁有限的活性位点发生自限制化学反应后，用惰性气体除去沉积室内的多余的含硅分子和副产物，完成第一个半反应；将含氧分子或含氮分子通入沉积室，含氧分子或含氮分子与含硅分子留下的多余配体进行反应，含氧分子或含氮分子在沟槽的上表面和侧壁完成自限制反应，用惰性气体出去沉积室内的多余的含氧分子或含氮分子和副产物，完成第二个半反应，并完成依次ALD循环过程；多次重复上述步骤，以在沟槽的表面和侧壁沉积一定厚度的薄膜层。
其中，含硅分子为氯硅烷，包括但不限于SiCl4、SiH2Cl2、Si2Cl6；含氧分子包括但不限于O2、H2O、O3；含氮分子为NH3。
当ALD采用含硅分子和含氧分子时，形成的薄膜层为氧化硅薄膜层；当ALD采用含硅分子和含氮分子时，形成的薄膜层为氮化硅薄膜层。
在沟槽的上表面和侧壁覆盖一定厚度的薄膜层后，沟槽的深宽比大于10：1，优选的，沟槽的深宽比大于20：1。
如图2～4所示，本发明的一种形成具有高深宽比图形的结构的方法的一个示意性实施例的结构过程如下：
如图2所示，步骤S1、提供一半导体衬底1，半导体衬底1的上表面依次覆盖有刻蚀停止层2、注入阻挡层3和图形化的掩膜层4，其中刻蚀停止层2包括第一氧化层21和第一氮化硅层22，第一氧化层21覆盖半导体衬底1的上表面，第一氮化硅层22覆盖第一氧化层21的上表面，注入阻挡层3覆盖第一氮化硅层22的上表面，图形化的掩膜层4覆盖注入阻挡层3的上表面，其中掩膜层4为光刻胶材料构成。
如图3所示，步骤S2、对图形化的掩膜层4进行曝光后，以掩膜层4为掩膜，通过等离子刻蚀对注入阻挡层3进行各向异性刻蚀，并且各向异性刻蚀停止于第一氮化硅层22，去除掩膜层4，形成深宽比小于10：1的沟槽6。
如图4所示，步骤S3、使用ALD技术在沟槽6的上表面和侧壁形成薄膜层5，通过调整薄膜层5的厚度，使覆盖薄膜层5后的沟槽6的深宽比大于10：1，从而形成具有高深宽比图形的结构。
如图5～8所示，本发明的一种形成具有高深宽比图形的结构的方法的一个实施例的结构过程如下：
如图5所示，步骤S1、提供一半导体衬底1，半导体衬底1的上表面依次覆盖有刻蚀停止层2、注入阻挡层3和图形化的掩膜层4，其中刻蚀停止层2包括第一氧化层21和第一氮化硅层22，第一氧化层21覆盖半导体衬底1的上表面，第一氮化硅层22覆盖第一氧化层21的上表面，注入阻挡层3覆盖第一氮化硅层22的上表面，掩膜层4包括图形化的光刻胶层41和第二氮化硅层42，第二氮化层42覆盖注入阻挡层3的上表面，图形化的光刻胶层41覆盖在第二氮化硅层42的上表面。
如图6所示，步骤S2、对图形化的光刻胶层41进行曝光后，以光刻胶层41为掩膜，对第二氮化硅层42进行刻蚀，刻蚀停止于注入阻挡层3的上表面；以图形化的第二氮化硅层42为掩膜，通过等离子刻蚀对注入阻挡层3进行各向异性刻蚀，并且各向异性刻蚀停止于第一氮化硅层22，形成深宽比小于10：1的沟槽6。
如图4所示，步骤S3、使用ALD技术在沟槽6的上表面和侧壁形成薄膜层5，使覆盖薄膜层5后的沟槽6的深宽比大于10：1，从而形成具有高深宽比图形的结构。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种形成具有高深宽比图形的结构的方法，其特征在于，包括以下步骤：
步骤S1：提供一半导体衬底，所述半导体衬底的上表面依次覆盖有一刻蚀停止层、一注入阻挡层和一图形化的掩膜层；
步骤S2：对所述注入阻挡层进行各向异性刻蚀，各向异性刻蚀停止于所述刻蚀停止层，形成沟槽；
步骤S3：通过原子层沉积在所述沟槽的上表面和侧壁形成一薄膜层，通过所述薄膜层缩小所述沟槽的开口，调节所述沟槽的深宽比，进而形成具有高深宽比图形的结构。
2.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，所述刻蚀停止层包括第一氧化层和第一氮化硅层，所述第一氧化层覆盖在所述半导体衬底的上表面，所述第一氮化硅层覆盖在所述第一氧化层的上表面。
3.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，所述注入阻挡层的材料为氧化硅。
4.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，所述掩膜层为图形化的光刻胶层，所述光刻胶层覆盖所述注入阻挡层的上表面；或
所述掩膜层为图形化的光刻胶层与第二氮化硅层的组合，所述第二氮化硅层覆盖所述注入阻挡层的上表面，所述光刻胶层覆盖在所述第二氮化硅层的上表面。
5.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，所述薄膜层的材料为氧化硅或氮化硅。
6.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，在所述步骤S2中，所述沟槽的深宽比小于10：1。
7.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，在所述步骤S3中，覆盖所述薄膜层后的所述沟槽的深宽比大于10：1。
8.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，在所述步骤S2中，使用等离子刻蚀进行各向异性刻蚀。
9.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，所述薄膜层的厚度为
10.根据权利要求1所述的形成具有高深宽比图形的结构的方法，其特征在于，所述注入阻挡层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810941652.3A CN109326518B (zh) | 2018-08-17 | 2018-08-17 | 一种形成具有高深宽比图形的结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810941652.3A CN109326518B (zh) | 2018-08-17 | 2018-08-17 | 一种形成具有高深宽比图形的结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326518A CN109326518A (zh) | 2019-02-12 |
| CN109326518B true CN109326518B (zh) | 2020-11-03 |
Family
ID=65264309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810941652.3A Active CN109326518B (zh) | 2018-08-17 | 2018-08-17 | 一种形成具有高深宽比图形的结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326518B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112670234A (zh) * | 2020-12-18 | 2021-04-16 | 华虹半导体(无锡)有限公司 | 用于cis器件的隔离区形成方法、半导体器件结构 |
| CN112992950A (zh) * | 2021-02-05 | 2021-06-18 | 华虹半导体(无锡)有限公司 | 基于cis产品的高深宽比坚膜结构控制关键尺寸的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681235A (zh) * | 2012-09-17 | 2014-03-26 | 上海华虹宏力半导体制造有限公司 | 一种有效填充深沟槽的解决方法 |
| CN103996649A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 一种提高浅沟槽隔离介电质薄膜填充能力的方法 |
| CN104867867A (zh) * | 2015-04-16 | 2015-08-26 | 上海集成电路研发中心有限公司 | Apf的侧墙形成方法 |
| US20160079288A1 (en) * | 2014-09-12 | 2016-03-17 | Samsung Electronics Co., Ltd. | Methods of forming an image sensor |
| CN106856163A (zh) * | 2016-11-22 | 2017-06-16 | 上海华力微电子有限公司 | 一种高深宽比图形结构的形成方法 |
| CN108346559A (zh) * | 2017-01-25 | 2018-07-31 | 三星电子株式会社 | 制作半导体装置的方法及形成介电层的方法 |
-
2018
- 2018-08-17 CN CN201810941652.3A patent/CN109326518B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681235A (zh) * | 2012-09-17 | 2014-03-26 | 上海华虹宏力半导体制造有限公司 | 一种有效填充深沟槽的解决方法 |
| CN103996649A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 一种提高浅沟槽隔离介电质薄膜填充能力的方法 |
| US20160079288A1 (en) * | 2014-09-12 | 2016-03-17 | Samsung Electronics Co., Ltd. | Methods of forming an image sensor |
| CN104867867A (zh) * | 2015-04-16 | 2015-08-26 | 上海集成电路研发中心有限公司 | Apf的侧墙形成方法 |
| CN106856163A (zh) * | 2016-11-22 | 2017-06-16 | 上海华力微电子有限公司 | 一种高深宽比图形结构的形成方法 |
| CN108346559A (zh) * | 2017-01-25 | 2018-07-31 | 三星电子株式会社 | 制作半导体装置的方法及形成介电层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326518A (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468251B2 (en) | Method for forming spacers using silicon nitride film for spacer-defined multiple patterning | |
| TW201937655A (zh) | 使用鑭氧化物之遮罩的選擇性氮化鈦沈積 | |
| JP7434272B2 (ja) | ３ｄｎａｎｄエッチング | |
| KR20190038241A (ko) | 자기 정렬 스페이서 패터닝을 사용하여 형성되는 플렉서블 스페이스를 가진 메탈 라우팅 | |
| CN112750760A (zh) | 自对准双图案化 | |
| CN109326518B (zh) | 一种形成具有高深宽比图形的结构的方法 | |
| US20070013070A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| TWI287258B (en) | Method for fabricating semiconductor device | |
| JP2011523227A (ja) | ２重ハードマスク層を使用したｃｍｏｓイメージセンサの製造方法 | |
| US7666762B2 (en) | Method for fabricating semiconductor device | |
| US7566644B2 (en) | Method for forming gate electrode of semiconductor device | |
| JP2012174976A (ja) | パターンの形成方法 | |
| US9257279B2 (en) | Mask treatment for double patterning design | |
| CN110690112B (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 | |
| TW200928589A (en) | Method for manufacturing a semiconductor device | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| TWI831915B (zh) | 半導體裝置之製造方法 | |
| CN102623329B (zh) | 一种形成前金属介电质层的方法 | |
| KR101263666B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| US20240096640A1 (en) | High Aspect Ratio Contact (HARC) Etch | |
| US6680256B2 (en) | Process for planarization of flash memory cell | |
| CN106206321A (zh) | 半导体器件的制备方法 | |
| KR100588779B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN107731747B (zh) | 半导体结构及其形成方法 | |
| KR100541703B1 (ko) | 이중 층 패터닝을 이용한 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |