CN108346559A - 制作半导体装置的方法及形成介电层的方法 - Google Patents

制作半导体装置的方法及形成介电层的方法 Download PDF

Info

Publication number
CN108346559A
CN108346559A CN201810069059.4A CN201810069059A CN108346559A CN 108346559 A CN108346559 A CN 108346559A CN 201810069059 A CN201810069059 A CN 201810069059A CN 108346559 A CN108346559 A CN 108346559A
Authority
CN
China
Prior art keywords
layer
dielectric layer
gas
semiconductor device
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810069059.4A
Other languages
English (en)
Inventor
郑元雄
黄宣惠
曹仑廷
崔晶植
周晓兵
布莱恩大卫·雷肯
黄秉槿
麦可大卫·泰根霍夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanda optoelectronic semiconductor materials Co., Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Dow Corning Corp filed Critical Samsung Electronics Co Ltd
Publication of CN108346559A publication Critical patent/CN108346559A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种制作半导体装置的方法及形成介电层的方法。制作半导体装置的方法包括：在衬底上形成具有高度差的结构；以及使用原子层沉积方法在所述结构上形成介电层结构。形成所述介电层结构包括在具有所述高度差的所述结构上形成包含氮化硅的第一介电层。形成所述第一介电层包括将包含五氯二硅烷或二异丙胺五氯二硅烷作为硅前体的第一气体以及包含氮成分的第二气体馈送到包括所述衬底的腔室中，使得在具有所述高度差的所述结构上在原位形成所述第一介电层。

Description

制作半导体装置的方法及形成介电层的方法
技术领域
本发明示例性实施例涉及一种制作半导体装置的方法及形成介电层的方法。本发明示例性实施例涉及在衬底上形成薄膜以具有台阶覆盖(step coverage)。
背景技术
随着半导体装置的集成密度增大，制作半导体装置变得越来越困难，且特别是在衬底上形成在制作半导体装置时所使用的薄膜(例如(举例来说)，氮化硅层)以具有台阶覆盖变得越来越困难。
在使用例如双叔丁基胺硅烷(bis(tertiary-butylamine)silane，BTBAS)等有机硅前体通过原子层沉积(atomic layer deposition，ALD)形成氮化硅层的情形中，可提供改善的台阶覆盖，但氮化硅层的品质可能因有机硅前体中所包含的碳(C)成分及氮(N)成分而劣化。
发明内容
本发明实施例涉及一种制作半导体装置的方法，所述方法包括在衬底上形成具有高度差的结构以及使用原子层沉积(ALD)方法在所述结构上形成介电层结构。形成所述介电层结构包括在具有所述高度差的所述结构上形成包含氮化硅的第一介电层。形成所述第一介电层包括将包含五氯二硅烷(pentachlorodisilane，PCDS)或二异丙胺五氯二硅烷(diisopropylamine pentachlorodisilane，DPDC)作为硅前体的第一气体以及包含氮成分的第二气体馈送到包括所述衬底的腔室中，使得在具有所述高度差的所述结构上在原位(in-situ)形成所述第一介电层。
本发明实施例还涉及一种制作半导体装置的方法，所述方法包括在衬底上形成结构；以及使用原子层沉积(ALD)方法在腔室内在所述结构上形成氮化硅层。形成所述氮化硅层可包括将包含五氯二硅烷(PCDS)及二异丙基胺基五氯二硅烷(DPDC)中的一个作为硅前体的第一气体馈送到所述腔室中，通过将第一吹洗气体馈送到所述腔室中来吹洗所述第一气体的未反应部分，将包含氮气的第二气体馈送到所述腔室中，并通过将第二吹洗气体馈送到所述腔室中来吹洗所述第二气体的未反应部分。
本发明实施例还涉及通过原子层沉积在靶物体上形成介电层的方法，所述靶物体包括至少一个具有侧壁的结构特征，所述方法包括：将包含五氯二硅烷(PCDS)或二异丙胺五氯二硅烷(DPDC)的第一气体馈送到包括所述靶物体的腔室中，以在所述靶物体上形成具有原子层厚度的硅前体层；将第一吹洗气体馈送到所述腔室中以从所述腔室吹洗掉所述第一气体的未反应的或未吸附的部分；将第二气体馈送到所述腔室中，所述第二气体为氮气或含有氮化合物的气体，使得所述第二气体与所述硅前体反应以在所述靶物体上形成具有原子层厚度的氮化硅层；将第二吹洗气体馈送到所述腔室中以从所述腔室吹洗掉所述第二气体的未反应的或未吸附的部分；以及重复地馈送所述第一气体、馈送所述第一吹洗气体、馈送所述第二气体及馈送所述第二吹洗气体，以将所述介电层形成为包括厚度大于原子层厚度的氮化硅层。
附图说明
通过参照附图详细阐述示例性实施例，各种特征对所属领域中的技术人员来说将变得显而易见，在附图中：
图1示出根据示例性实施例的氮化硅层的形成的时序图。
图2示出用于解释根据示例性实施例的氮化硅层的形成的实验例的图表。
图3至图5示出根据示例性实施例的制作半导体装置的方法的各个阶段的示意图。
图6至图8示出根据示例性实施例的制作半导体装置的方法的各个阶段的示意图。
图9至图12示出根据示例性实施例的制作半导体装置的方法的各个阶段的示意图。
图13及图14示出根据示例性实施例的制作半导体装置的方法的各个步骤的示意图。
具体实施方式
在下文中，现将参照附图来更充分地阐述各示例性实施例；然而，所述各示例性实施例可被实施为不同的形式而不应被视为仅限于本文所述实施例。确切来说，提供这些实施例是为了使本公开透彻及完整，并将向所属领域中的技术人员全面传达示例性实施方式。
在所绘示的各个图中，为使例示清晰起见，可夸大各层及各区的尺寸。相同的参考编号自始至终指代相同的元件。
在下文中，将参照图1阐述根据一些示例性实施例的氮化硅层的形成。
图1示出根据一些示例性实施例的氮化硅层的形成的时序图。
可使用根据本公开的原子层沉积(ALD)方法在原位形成氮化硅层。原子层沉积方法可包括：馈送包含硅前体的第一气体；使用第一吹洗气体来吹洗第一气体的未反应部分；通过馈送包含氮气的第二气体来形成具有原子层厚度的氮化硅层；以及使用第二吹洗气体来吹洗第二气体的未反应部分。
举例来说，参照图1，可在腔室内放置将在上面形成氮化硅层的靶物体(例如，形成在衬底上的结构)。靶物体的高宽比(height-to-width ratio)(即，纵横比)可为例如10或大于10。
之后，可对温度及压力进行调整，且可将包含硅前体的第一气体馈送到腔室中。接着，硅前体被吸附到靶物体上。
不同于包含碳(C)成分及氮(N)成分的典型有机硅前体，所述硅前体可为不包含任何C成分及N成分的化合物。在一些实施方式中，硅前体可包含C成分。
硅前体可为或可包含例如由式1表示的五氯二硅烷(PCDS)或由式2表示的二异丙基胺基五氯二硅烷(DPDC)：
<式1>
及
<式2>
与使用六氯二硅烷(HCDS)或二氯硅烷(DCS)作为硅前体的情形相比，当使用五氯二硅烷或二异丙胺五氯二硅烷作为硅前体时，硅前体的表面反应性可得到改善，且因此，每循环生长(growth per cycle，GPC)速率可提高。
之后，可通过将第一吹洗气体(例如(举例来说)，氮(N2)气、氦(He)气或氩(Ar)气)馈送到腔室中来吹洗掉腔室中的硅前体的保持未反应的部分。因此，吸附到靶物体上的硅前体可被转换成具有原子层厚度的层。
之后，可通过将包含N成分的氮化物气体馈送到腔室中来形成氮化硅层。作为实例，氮化物气体可包括N2、氨气(NH3)及一氧化氮(NO)中的至少一个。
之后，可通过将第二吹洗气体(例如(举例来说)，N2、He或氩气)馈送到腔室中来吹洗掉腔室中的氮化物气体的保持未反应的部分。这样一来，氮化硅层形成过程的一个循环便可完成，且可在靶物体上形成具有原子层厚度的氮化硅层。
通过重复地执行具有原子层厚度的氮化硅层的形成，可在靶物体上形成具有期望厚度的氮化硅层。
可使氮化硅层经受热处理工艺以提高氮化硅层的品质。可以与用于通过化学气相沉积(chemical vapor deposition，CVD)形成氮化硅层的温度一样高的沉积温度执行热处理工艺。举例来说，可以约850℃到约1,050℃的沉积温度执行热处理工艺。
通过原子层沉积方法获得的氮化硅层的品质可优于通过例如化学气相沉积获得的氮化硅层的品质。本文所述通过原子层沉积方法获得的氮化硅层可具有优异的台阶覆盖，且因此可共形地形成在具有大的高度差或高纵横比的结构上而不会留下任何空隙。
提供以下实例及比较例是为了突出一个或多个实施例的特性，但应理解，所述实例及比较例并非被视为对实施例的范围进行限制，且所述比较例也并非被视为处于实施例的范围外。另外，应理解，各实施例并非仅限于在所述实例及比较例中所阐述的具体细节。
在下文中将参照图2阐述根据一些示例性实施例的氮化硅层的形成的实验例。
图2示出根据一些示例性实施例的氮化硅层的形成的实验例的图表。
实验例-对于五氯二硅烷及六氯二硅烷来说根据处理温度进行的每循环生长速率测量
分别作为实验例及比较例进行了实验。
在实验例中，氮化硅层是使用五氯二硅烷通过原子层沉积方法形成。在比较例中，氮化硅层是使用六氯二硅烷通过原子层沉积方法形成。
参照图2，根据实验例分别以300℃、350℃及400℃的温度使用五氯二硅烷形成氮化硅层，且根据比较例分别以300℃、350℃及400℃的温度使用六氯二硅烷形成氮化硅层。
条a1、a2及a3表示在根据实验例分别以300℃、350℃及400℃的温度使用五氯二硅烷形成氮化硅层时获得的每循环生长速率测量结果。条b1及b2表示在根据比较例分别以350℃及400℃的温度使用六氯二硅烷形成氮化硅层时获得的每循环生长速率测量结果。
参照条a2及b1，在以350℃的温度形成氮化硅层的情形中，显示每循环生长速率在根据实验例使用五氯二硅烷时比在根据比较例使用六氯二硅烷时高。
参照条a3及b2，在以400℃的温度形成氮化硅层的情形中，也显示每循环生长速率在根据实验例使用五氯二硅烷时比在根据比较例使用六氯二硅烷时高。
参照条a1，在以300℃的温度形成氮化硅层的情形中，在根据比较例使用六氯二硅烷时未形成氮化硅层，但在根据实验例使用五氯二硅烷时，会获得为0.9埃/循环或高于0.9埃/循环的每循环生长速率。
从以上可看出，当根据实验例使用五氯二硅烷形成氮化硅层时可实现0.8埃/循环或高于0.8埃/循环的每循环生长速率。另外显示，与在使用六氯二硅烷时相比，在使用五氯二硅烷时每循环生长速率普遍得到提高，且即使在以300℃或高于300℃但低于350℃的相对低的温度下执行的低温工艺中也可形成具有优异的台阶覆盖的氮化硅层。
在下文中，将阐述根据一些示例性实施例的使用形成氮化硅层的方法进行的半导体装置的制作。
在下文中，将参照图3至图5阐述根据示例性实施例的制作半导体装置的方法。
图3至图5示出根据示例性实施例的制作半导体装置的方法的各个阶段的示意图。举例来说，图3至图5示出制作闪存存储器装置的方法的各个步骤。
参照图3，可在衬底110上依序形成隧道介电层130及电荷存储层140。隧道介电层130可为电荷的遂穿提供能量带隙(energy band gap)。
考虑到介电常数及能量带隙性质，隧道介电层130可由合适的材料形成。隧道介电层130可包含例如氧化硅、氮化硅或高介电常数材料(high-k material)。
高介电常数材料可包括金属氧化物，例如(举例来说)，氧化铪、氧化铝、氧化铪铝或氧化锆。
电荷存储层140可存储电荷。当将要制作的闪存存储器装置是浮动栅极型时，电荷存储层140可由例如多晶硅等导电材料形成。当将要制作的闪存存储器装置是电荷捕获型时，电荷存储层140可由氮化硅、氧化铪、氧化锆、氧化钽、氮氧化铪、氧化铪硅、掺杂有钨的氧化铝或纳米点(nanodot)形成。
隧道介电层130及电荷存储层140可以合适的方式形成。举例来说，形成隧道介电层130及电荷存储层140可包括：在衬底110上依序形成预隧道介电层(pre-tunneldielectric layer)、预电荷存储层(pre-charge storage layer)及掩模层；通过对预隧道介电层、预电荷存储层及掩模层进行图案化来形成隔离层120；以及移除掩模层。
参照图4及图5，如本文所述可使用原子层沉积方法在电荷存储层140上形成介电层结构150，介电层结构150包括由氧化硅形成的第一介电层151、由除氧化硅之外的材料形成的第二介电层152及由氧化硅形成的第三介电层153。当将要制作的闪存存储器装置是浮动栅极型时，介电层结构150可为栅极间介电层。当将要制作的闪存存储器装置是电荷捕获型时，介电层结构150可为阻挡介电层(blocking dielectric layer)。
在下文中，将阐述以氮化硅层作为第二介电层152的介电层结构150的原位形成。
可在腔室中放置具有高度差且上面形成有电荷存储层140的衬底110。之后，可形成包含氧化硅的第一介电层151。
举例来说，可对温度及压力进行适当控制，且可将包含硅前体的第一气体馈送到腔室中。接着，硅前体可被吸附到第一介电层151上。举例来说，可使用五氯二硅烷及二异丙胺五氯二硅烷中的一个作为硅前体。
之后，可通过依序馈送第一吹洗气体、第二气体及第二吹洗气体在第一介电层151上形成具有原子层厚度且包含氮化硅的第二介电层152。
通过重复地执行具有原子层厚度的第二介电层152的形成，可在第一介电层151上形成具有期望厚度的第二介电层152作为氮化硅层。
之后，可在第二介电层152上形成包含氧化硅的第三介电层153。
介电层结构150可具有优异的台阶覆盖，且因此可共形地形成在电荷存储层140的各部分之间的纵横比为例如10或大于10的空间中，而不会留下任何空隙。当在原位形成第一介电层151、第二介电层152及第三介电层153时，形成介电层结构150所需的时间量可减少，且介电层结构150的形成可得到简化。
之后，可在介电层结构150上形成控制栅极160。举例来说，控制栅极160可由多晶硅或者例如TaN、TiN、WN、W或其组合等金属电极材料形成。
在下文中，将参照图6至图8阐述根据另一个示例性实施例的制作半导体装置的方法。
图6至图8示出根据另一个示例性实施例的制作半导体装置的方法的各个阶段的示意图。举例来说，图6至图8示出制作动态随机存取存储器(dynamic random accessmemory，DRAM)胞元半导体装置的方法的各个步骤。
参照图6，图6是动态随机存取存储器胞元区的布局图，栅极230沿水平方向横跨衬底的有源区210延伸，且全局位线(global bit line，GBL)240沿垂直方向横跨有源区210延伸。衬底的除有源区210之外的部分是隔离区220。
参照图7及图8，图7及图8示出存储器胞元区，在衬底的有源区210上形成全局位线240。之后，在全局位线240的侧壁上形成包含氧化硅的第一介电层251。第一介电层251可执行间隔件的功能。
之后，在第一介电层251上形成包含氮化硅的第二介电层252。第二介电层252可使用如上所述原子层沉积方法形成。
举例来说，可对腔室中的温度及压力进行调整，且可将包含硅前体的第一气体馈送到腔室中。硅前体可被吸附到第一介电层251上。可使用五氯二硅烷或二异丙胺五氯二硅烷作为硅前体。
之后，可通过依序馈送第一吹洗气体、第二气体及第二吹洗气体在第一介电层251上形成具有原子层厚度且包含氮化硅的第二介电层252。可在热条件或等离子体条件下进行第二气体与硅前体之间的反应。
通过重复地执行形成具有原子层厚度的第二介电层252的步骤，可在第一介电层251上形成具有期望厚度的第二介电层252作为氮化硅层。
之后，可在第二介电层252上形成包含氧化硅的第三介电层253。
由于不需要在胞元区中形成杂质层，因此可形成光刻胶图案来覆盖胞元区。可移除光刻胶图案及第三介电层253，且可通过在第二介电层252上执行各向异性蚀刻工艺来形成氮化物层间隔件。之后，可移除第二介电层252的与衬底的有源区210接触的一部分。
在下文中，将参照图9至图12阐述根据另一个示例性实施例的制作半导体装置的方法。
图9至图12示出根据另一个示例性实施例的制作半导体装置的方法的各个步骤的示意图。举例来说，图9至图12示出制作具有堆叠纳米薄片晶体管结构(stacked nanosheettransistor structure)的半导体装置的方法的各个阶段。
参照图9，可在衬底310上形成其中交替地堆叠有多个牺牲层321及多个半导体层322的堆叠结构320。
可通过例如晶片结合来将与衬底310接触的最底部的牺牲层321结合到衬底310上。
可通过例如外延生长(epitaxial growth)在最底部的牺牲层321上交替地形成半导体层322及非最底部的牺牲层321。堆叠结构320的最上部层可为例如牺牲层321。
牺牲层321与半导体层322可包含彼此不同的材料。牺牲层321可包含蚀刻选择性与半导体层322的蚀刻选择性不同的材料。牺牲层321可包含例如SiGe或Ge。半导体层322可包含例如Si及III-V族化合物半导体。
之后，参照图10，可在堆叠结构320上形成在第一方向X上延伸的第一掩模图案341。
第一掩模图案341可由包括例如以下中的至少一个的材料形成：氧化硅层、氮化硅层与氮氧化硅层。当第一掩模图案341包含氮化硅层时，可通过如上所述原子层沉积方法形成第一掩模图案341。
举例来说，可对腔室中的温度及压力进行调整，且可将包含硅前体的第一气体馈送到腔室中。接着，硅前体可被吸附到堆叠结构320上。作为实例，可使用五氯二硅烷或二异丙胺五氯二硅烷作为硅前体。
之后，可通过依序馈送第一吹洗气体、第二气体及第二吹洗气体在堆叠结构320上形成具有原子层厚度且包含氮化硅的第一掩模图案341。通过重复地执行具有原子层厚度的第一掩模图案341的形成，可在堆叠结构320上形成具有期望厚度的第一掩模图案341作为氮化硅层。
如图10所示，可通过使用第一掩模图案341作为掩模对堆叠结构320进行蚀刻来形成半导体图案结构330。举例来说，可通过对堆叠结构320进行蚀刻直至暴露出衬底310的顶表面来形成半导体图案结构330。
半导体图案结构330可在第一方向X上长长地延伸。半导体图案结构330可包括交替地堆叠在衬底310上的多个牺牲层及多个半导体层。
举例来说，半导体图案结构330可包括形成在衬底310上的第一牺牲层331、形成在第一牺牲层331上的第一半导体层334、形成在第一半导体层334上的第二牺牲层332、形成在第二牺牲层332上的第二半导体层335及形成在第二半导体层335上的第三牺牲层333。
在对堆叠结构330进行蚀刻期间，也可对衬底310的一部分进行蚀刻，从而形成有源区AR。之后，可形成层间介电层来覆盖衬底310及第一掩模图案341。可接着使层间介电层经受平坦化工艺，直到暴露出第一掩模图案341的顶表面为止。结果，可获得图10所示层间介电层351。
之后，可将第一掩模图案341从半导体图案结构330移除。
参照图11，通过使用第二掩模图案342执行蚀刻工艺，可形成栅极绝缘层353及牺牲栅极360来与半导体图案结构330交叉，栅极绝缘层353及牺牲栅极360二者均在与第一方向X及第二方向Z垂直的第三方向上延伸。
第二掩模图案342可由包括例如以下中的至少一个的材料形成：氧化硅层、氮化硅层与氮氧化硅层。当第二掩模图案342包含氮化硅层时，可通过上述原子层沉积方法形成第二掩模图案342。
牺牲栅极360可形成在半导体图案结构330上。另外，栅极绝缘层353可形成在绝缘层352的侧壁及顶表面上以及场绝缘层(field insulating layer)354的顶表面上。
绝缘层352可形成在半导体图案结构330与栅极绝缘层353之间以覆盖半导体图案结构330。绝缘层352可为例如氧化物层(例如，包含SiO2的层)。
举例来说，栅极绝缘层353可为氧化硅层，且牺牲栅极360可包含多晶硅或非晶硅。
参照图12，可在牺牲栅极360的侧壁上形成栅极间隔件370及虚设栅极间隔件380。
举例来说，间隔件层可形成在衬底310上以覆盖牺牲栅极360及半导体图案结构330。当间隔件层包含氮化硅时，可通过上述原子层沉积方法形成所述间隔件层。
可对腔室中的温度及压力进行调整，且可将包含硅前体的第一气体馈送到腔室中。接着，硅前体可被吸附到牺牲栅极360及半导体图案结构330上。举例来说，可使用五氯二硅烷或二异丙胺五氯二硅烷作为硅前体。
之后，如上所述，可通过依序馈送第一吹洗气体、第二气体及第二吹洗气体在牺牲栅极360及半导体图案结构330上形成具有原子层厚度且包含氮化硅的间隔件层。
通过重复地执行具有原子层厚度的间隔件层的形成，可在牺牲栅极360及半导体图案结构330上形成具有期望厚度的间隔件层作为氮化硅层。
之后，通过对间隔件层进行回蚀刻，可在牺牲栅极360的侧壁上形成栅极间隔件370及虚设栅极间隔件380。
在下文中，将参照图13及图14阐述根据另一个示例性实施例的制作半导体装置的方法。
图13及图14示出根据另一个示例性实施例的制作半导体装置的方法的各个阶段的示意图。举例来说，图13及图14示出制作在其接触件(contact)中形成有间隔件的半导体装置的方法的各个阶段。
参照图13，可在衬底410上将第一栅极图案与第二栅极图案形成为彼此间隔开。第一栅极图案与第二栅极图案可具有实质上相同的要素。
第一栅极图案及第二栅极图案中的每一个可包括栅极间隔件450、绝缘层图案420、栅极电极图案430及顶盖图案440。
绝缘层图案420可包括界面层421及栅极绝缘层422。
界面层421可有助于防止衬底410与栅极绝缘层422之间存在不良界面(poorinterface)。
界面层421可包含介电常数(k)为9或小于9的低介电常数材料层。界面层421可包含例如介电常数(k)为4的氧化硅层或介电常数(k)为约4到8的氮氧化硅层，这是根据氮氧化硅层中氧原子及氮原子的含量而定。
界面层421可通过例如化学氧化、紫外光(ultraviolet，UV)氧化或双等离子体氧化形成。
栅极绝缘层422可形成在界面层421上。当不提供界面层421时，可在衬底410上形成栅极绝缘层422。
栅极绝缘层422可包含高介电常数材料。作为实例，栅极绝缘层422可包含例如以下中的至少一个：氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽及铌酸铅锌。
栅极绝缘层422可根据将要制作的半导体装置的类型而被形成为适当的厚度。举例来说，当栅极绝缘层422包含HfO2时，栅极绝缘层422可被形成为约50埃的厚度(例如，被形成为约5埃到50埃的厚度)。
栅极电极图案430可包括功函数调整层431及栅极金属432。
功函数调整层431可形成在栅极绝缘层422上。功函数调整层431可被形成为与栅极绝缘层422接触。功函数调整层431可用于调整功函数。
功函数调整层431可包含例如金属氮化物。功函数调整层431的材料可根据将要制作的半导体装置的类型变化。当功函数调整层431是p型功函数调整层时，功函数调整层431可包含例如以下中的至少一个：TiN、WN、TaN、Ru与其组合。当功函数调整层431是n型功函数调整层时，功函数调整层431可包含例如以下中的至少一个：Ti、Ag、Al、TiAl、TiAlN、TiAlC、TaC、TaCN、TaSiN、Mn、Zr与其组合。
当功函数调整层431是p型功函数调整层时，功函数调整层431可被形成为包含TiN的单层或包括TiN下部层及TaN上部层的双层。
栅极金属432可形成在功函数调整层431上。栅极金属432可被形成为与功函数调整层431接触。举例来说，栅极金属432可被形成为填充由功函数调整层431形成的空间。栅极金属432可包含导电材料，例如(举例来说)，W或Al。
顶盖图案440可形成在栅极金属432上。顶盖图案440可被形成为与栅极金属432接触。顶盖图案440可包含例如以下中的至少一个：氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、碳氮化硅(SiCN)、碳氮氧化硅(SiOCN)与其组合。
可在衬底410上形成层间介电层460以覆盖第一栅极图案及第二栅极图案。层间介电层460可包含例如以下中的至少一个：低介电常数材料、氧化物层、氮化物层与氮氧化物层。低介电常数材料可包括例如可流动的氧化物(flowable oxide，FOX)、Tonen硅氮烷(tonen silazene，TOSZ)、未经掺杂的硅酸盐玻璃(undoped silicate glass，USG)、硼硅酸盐玻璃(borosilicate glass，BSG)、磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、等离子体增强正硅酸四乙酯(plasmaenhanced tetra ethyl ortho silicate，PETEOS)、氟硅酸盐玻璃(fluoride silicateglass，FSG)、掺杂有碳的氧化硅(carbon doped silicon oxide，CDO)、干凝胶(Xerogel)、气凝胶(Aerogel)、非晶氟化碳(amorphous fluorinated carbon)、有机硅酸盐玻璃(organo silicate glass，OSG)、聚对二甲苯(parylene)、双苯并环丁烯(bis-benzocyclobutene，BCB)、SiLK、聚酰亚胺、多孔聚合物材料或其组合。
在衬底410上形成第一栅极图案及第二栅极图案之后，可形成层间介电层460以覆盖第一栅极图案及第二栅极图案。
之后，可在层间介电层460中形成沟槽T以暴露出衬底410的位于第一栅极图案与第二栅极图案之间的一部分。可通过使用例如干式蚀刻工艺、湿式蚀刻工艺或其组合移除层间介电层460的一部分来在层间介电层460中形成沟槽T。
参照图14，可将间隔件材料470共形地形成在沟槽T的侧壁上。当间隔件材料470包含氮化硅层时，间隔件材料470可通过根据本公开的原子层沉积方法形成。
举例来说，可对腔室中的温度及压力进行调整，且可将包含硅前体的第一气体馈送到腔室中。接着，硅前体可被吸附到沟槽T的侧壁及底部上。如上所述，举例来说，可使用五氯二硅烷或二异丙胺五氯二硅烷作为硅前体。
可如上所述通过依序馈送第一吹洗气体、第二气体及第二吹洗气体来在沟槽T的侧壁及底部上形成具有原子层厚度且包含氮化硅的间隔件材料470。
通过重复地执行具有原子层厚度的间隔件材料470的形成，可在沟槽T的侧壁及底部上形成具有期望厚度的接触间隔件作为氮化硅层。
综上所述，随着半导体装置的集成密度增大，制作半导体装置变得越来越困难，且特别是在衬底上将在制作半导体装置时所使用的薄膜(例如(举例来说)，氮化硅层)形成为具有台阶覆盖变得越来越困难。在使用例如双叔丁基胺硅烷(BTBAS)等有机硅前体通过原子层沉积(ALD)形成氮化硅层的情形中，可提供改善的台阶覆盖，但氮化硅层的品质可能因有机硅前体中所包含的碳(C)成分及氮(N)成分而劣化。
根据示例性实施例的制作半导体装置的方法可使用包含五氯二硅烷或二异丙胺五氯二硅烷的硅前体与使用原子层沉积方法形成介电层。因此，与使用现有硅前体的情形相比，可获得优异的台阶覆盖。因此，氮化硅层可共形地形成在具有大的高度差或高纵横比的结构上而不会留下任何空隙。
本发明示例性实施例还提供了一种制作半导体装置的方法，所述方法能够通过原子层沉积(ALD)提高每循环生长(GPC)速率，且即使在低温工艺中也可形成具有优异的台阶覆盖的氮化硅层。如以上利用实验例及比较例所论述，与使用现有硅前体的情形相比，每循环生长速率可得到提高，且即使在以300℃或大于300℃但小于350℃的相对低的温度执行的低温工艺中也可形成具有优异的台阶覆盖的氮化硅层。
根据本公开的原子层沉积方法可用于通过原子层沉积共形地形成包含氮化硅的介电层的制作半导体装置的各种其他方法中。
已在本文中公开了示例性实施例，且尽管采用了特定用语，但所述特定用语仅在一般的及说明性的意义上使用及加以解释而并非用于限制目的。在一些情形中，如在提出本申请时对所属领域中的普通技术人员来说将显而易见，除非另外具体地指明，否则结合具体实施例所阐述的特征、特性及/或元件可单独地使用或与结合其他实施例所阐述的特征、特性及/或元件组合使用。因此，所属领域中的技术人员应理解，在不背离以上权利要求书所述本发明的精神及范围的条件下，可对形式及细节作出各种改变。

Claims (20)

1.一种制作半导体装置的方法，其特征在于，包括：
在衬底上形成具有高度差的结构；以及
使用原子层沉积方法在所述结构上形成介电层结构，
其中
形成所述介电层结构包括在具有所述高度差的所述结构上形成包含氮化硅的第一介电层，其中形成所述第一介电层包括将包含五氯二硅烷或二异丙胺五氯二硅烷作为硅前体的第一气体以及包含氮成分的第二气体馈送到包括所述衬底的腔室中，使得在具有所述高度差的所述结构上在原位形成所述第一介电层。
2.根据权利要求1所述的制作半导体装置的方法，其特征在于，形成所述第一介电层包括通过将第一吹洗气体馈送到所述腔室中来吹洗所述第一气体的未反应部分以及通过将第二吹洗气体馈送到所述腔室中来吹洗所述第二气体的未反应部分。
3.根据权利要求1所述的制作半导体装置的方法，其特征在于，形成所述第一介电层包括在300℃到400℃的温度下以0.8埃/循环或高于0.8埃/循环的每循环生长速率来沉积所述硅前体。
4.根据权利要求3所述的制作半导体装置的方法，其特征在于，形成所述第一介电层包括在300℃的温度下以0.9埃/循环或高于0.9埃/循环的每循环生长速率来沉积所述硅前体。
5.根据权利要求1所述的制作半导体装置的方法，其特征在于，形成所述介电层结构还包括在所述衬底与所述第一介电层之间形成包含氧化硅的第二介电层。
6.根据权利要求5所述的制作半导体装置的方法，其特征在于，
具有所述高度差的所述结构包括全局位线，且
形成所述介电层结构还包括在所述全局位线上形成所述第二介电层，以及在所述第二介电层上形成所述第一介电层。
7.根据权利要求5所述的制作半导体装置的方法，其特征在于，
具有所述高度差的所述结构包括电荷存储层，且
形成所述介电层结构还包括在所述电荷存储层上形成所述第二介电层，以及在所述第二介电层上形成所述第一介电层。
8.根据权利要求1所述的制作半导体装置的方法，其特征在于，
具有所述高度差的所述结构包括栅极，且
形成所述第一介电层还包括在所述栅极的侧壁上形成所述第一介电层。
9.根据权利要求1所述的制作半导体装置的方法，其特征在于，所述第二气体包括氮气及氨气中的至少一个。
10.一种制作半导体装置的方法，其特征在于，包括：
在衬底上形成结构；以及
使用原子层沉积方法在腔室内在所述结构上形成氮化硅层，
其中形成所述氮化硅层包括将包含五氯二硅烷及二异丙基胺基五氯二硅烷中的一个作为硅前体的第一气体馈送到所述腔室中，通过将第一吹洗气体馈送到所述腔室中来吹洗所述第一气体的未反应部分，将包含氮气的第二气体馈送到所述腔室中，并通过将第二吹洗气体馈送到所述腔室中来吹洗所述第二气体的未反应部分。
11.根据权利要求10所述的制作半导体装置的方法，其特征在于，形成所述氮化硅层包括在所述衬底上形成第一栅极图案及第二栅极图案，形成绝缘层图案以覆盖所述第一栅极图案及所述第二栅极图案，在所述绝缘层图案中在所述第一栅极图案与所述第二栅极图案之间形成沟槽，以及在所述沟槽的侧壁上形成所述氮化硅层。
12.根据权利要求10所述的制作半导体装置的方法，其特征在于，所述结构具有为10或大于10的纵横比。
13.根据权利要求10所述的制作半导体装置的方法，其特征在于，还包括使用所述氮化硅层作为掩模层来蚀刻所述结构。
14.根据权利要求10所述的制作半导体装置的方法，其特征在于，还包括在300℃或高于300℃且低于350℃的温度下沉积所述硅前体。
15.根据权利要求10所述的制作半导体装置的方法，其特征在于，还包括通过重复地执行所述氮化硅层的形成来增大所述氮化硅层的厚度。
16.一种通过原子层沉积在靶物体上形成介电层的方法，所述靶物体包括至少一个具有侧壁的结构特征，其特征在于，所述通过原子层沉积在靶物体上形成介电层的方法包括：
将包含五氯二硅烷或二异丙胺五氯二硅烷的第一气体馈送到包括所述靶物体的腔室中，以在所述靶物体上形成具有原子层厚度的硅前体层；
将第一吹洗气体馈送到所述腔室中以从所述腔室吹洗掉所述第一气体的未反应的或未吸附的部分；
将第二气体馈送到所述腔室中，所述第二气体为氮气或含有氮化合物的气体，使得所述第二气体与所述硅前体层反应以在所述靶物体上形成具有原子层厚度的氮化硅层；
将第二吹洗气体馈送到所述腔室中以从所述腔室吹洗掉所述第二气体的未反应的或未吸附的部分；以及
重复地馈送所述第一气体、馈送所述第一吹洗气体、馈送所述第二气体及馈送所述第二吹洗气体，以将所述介电层形成为包括厚度大于原子层厚度的氮化硅层。
17.根据权利要求16所述的通过原子层沉积在靶物体上形成介电层的方法，其特征在于，还包括以下中的至少一个：
在形成具有原子层厚度的所述氮化硅层之前，在所述靶物体上形成氧化硅层，或
在所形成的包括厚度大于原子层厚度的所述氮化硅层的所述介电层上形成氧化硅层。
18.根据权利要求16所述的通过原子层沉积在靶物体上形成介电层的方法，其特征在于，所述具有侧壁的结构特征是纵横比为10或大于10的沟槽或凹槽。
19.根据权利要求16所述的通过原子层沉积在靶物体上形成介电层的方法，其特征在于，形成所述介电层是在300℃到400℃的温度下在所述腔室中实施。
20.根据权利要求16所述的通过原子层沉积在靶物体上形成介电层的方法，其特征在于，还包括在约850℃到约1,050℃的温度下对所形成的所述介电层执行热处理。
CN201810069059.4A 2017-01-25 2018-01-24 制作半导体装置的方法及形成介电层的方法 Pending CN108346559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/414,913 US10049882B1 (en) 2017-01-25 2017-01-25 Method for fabricating semiconductor device including forming a dielectric layer on a structure having a height difference using ALD
US15/414,913 2017-01-25

Publications (1)

Publication Number Publication Date
CN108346559A true CN108346559A (zh) 2018-07-31

Family

ID=62906532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810069059.4A Pending CN108346559A (zh) 2017-01-25 2018-01-24 制作半导体装置的方法及形成介电层的方法

Country Status (5)

Country Link
US (1) US10049882B1 (zh)
JP (1) JP7112631B2 (zh)
KR (1) KR20180087807A (zh)
CN (1) CN108346559A (zh)
TW (1) TWI759392B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326518A (zh) * 2018-08-17 2019-02-12 上海华力微电子有限公司 一种形成具有高深宽比图形的结构的方法
CN116133367A (zh) * 2021-08-12 2023-05-16 长鑫存储技术有限公司 一种半导体薄膜形成方法、半导体结构及存储器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092574B2 (ja) 2018-06-26 2022-06-28 株式会社日立製作所 人流予測方法及び人流予測システム
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10985010B2 (en) 2018-08-29 2021-04-20 Versum Materials Us, Llc Methods for making silicon and nitrogen containing films
CN112969818A (zh) 2018-10-03 2021-06-15 弗萨姆材料美国有限责任公司 用于制备含硅和氮的膜的方法
US10943989B2 (en) 2019-03-08 2021-03-09 International Business Machines Corporation Gate to source/drain leakage reduction in nanosheet transistors via inner spacer optimization
US11368016B2 (en) 2020-03-18 2022-06-21 Mavagail Technology, LLC ESD protection for integrated circuit devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215386A1 (en) * 2010-03-04 2011-09-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
JP2012104695A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体装置の製造方法
CN104425573A (zh) * 2013-09-11 2015-03-18 株式会社东芝 半导体装置及其制造方法
US20160111272A1 (en) * 2015-12-28 2016-04-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes
WO2016191194A1 (en) * 2015-05-22 2016-12-01 Dow Corning Corporation Pentachlorosilane
WO2016191199A1 (en) * 2015-05-22 2016-12-01 Dow Corning Corporation Diisopropylaminopentachlorodisilane

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10287413A (ja) 1997-02-13 1998-10-27 Mitsui Chem Inc 多結晶シリコン製造装置
US20080026149A1 (en) 2006-05-31 2008-01-31 Asm America, Inc. Methods and systems for selectively depositing si-containing films using chloropolysilanes
JP2008066734A (ja) 2006-09-08 2008-03-21 Samsung Electronics Co Ltd 不揮発性メモリー構造及び該形成方法
CN102187011B (zh) 2008-10-20 2014-04-09 陶氏康宁公司 Cvd前体
JP5595481B2 (ja) * 2009-03-31 2014-09-24 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
US8703625B2 (en) 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
JP2011233677A (ja) 2010-04-27 2011-11-17 Toshiba Corp 不揮発性半導体記憶装置
KR101369364B1 (ko) * 2012-01-09 2014-03-06 삼성전자주식회사 형광체 디스펜서
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
WO2014015241A1 (en) 2012-07-20 2014-01-23 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications
JP5914240B2 (ja) 2012-08-07 2016-05-11 株式会社トクヤマ 多結晶シリコンの製造方法
JP6538300B2 (ja) * 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
US9796739B2 (en) 2013-06-26 2017-10-24 Versum Materials Us, Llc AZA-polysilane precursors and methods for depositing films comprising same
US20150303060A1 (en) 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215386A1 (en) * 2010-03-04 2011-09-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
JP2011187498A (ja) * 2010-03-04 2011-09-22 Renesas Electronics Corp 半導体装置の製造方法
JP2012104695A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体装置の製造方法
CN104425573A (zh) * 2013-09-11 2015-03-18 株式会社东芝 半导体装置及其制造方法
WO2016191194A1 (en) * 2015-05-22 2016-12-01 Dow Corning Corporation Pentachlorosilane
WO2016191199A1 (en) * 2015-05-22 2016-12-01 Dow Corning Corporation Diisopropylaminopentachlorodisilane
US20160111272A1 (en) * 2015-12-28 2016-04-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Vapor deposition of silicon-containing films using penta-substituted disilanes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326518A (zh) * 2018-08-17 2019-02-12 上海华力微电子有限公司 一种形成具有高深宽比图形的结构的方法
CN109326518B (zh) * 2018-08-17 2020-11-03 上海华力微电子有限公司 一种形成具有高深宽比图形的结构的方法
CN116133367A (zh) * 2021-08-12 2023-05-16 长鑫存储技术有限公司 一种半导体薄膜形成方法、半导体结构及存储器

Also Published As

Publication number Publication date
US20180211842A1 (en) 2018-07-26
JP7112631B2 (ja) 2022-08-04
KR20180087807A (ko) 2018-08-02
JP2018121057A (ja) 2018-08-02
TW201841259A (zh) 2018-11-16
US10049882B1 (en) 2018-08-14
TWI759392B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
TWI716609B (zh) 形成介電膜的方法以及製造半導體裝置的方法
CN108346559A (zh) 制作半导体装置的方法及形成介电层的方法
US10468260B2 (en) Wrap-around contact plug and method manufacturing same
US11508583B2 (en) Selective high-k formation in gate-last process
US11114545B2 (en) Cap layer and anneal for gapfill improvement
US20230077541A1 (en) Selective High-K Formation in Gate-Last Process
US11948981B2 (en) Seam-filling of metal gates with Si-containing layers
TWI813200B (zh) 積體電路結構及其形成方法
US11855140B2 (en) Gate oxide of nanostructure transistor with increased corner thickness
US20230282729A1 (en) Work-Function Metal in Transistors and Method Forming Same
US20240021706A1 (en) Reducing k values of dielectric films through anneal
TW202336839A (zh) 積體電路結構與其形成方法
TW202310074A (zh) 半導體裝置
JP2023522626A (ja) ３ｄ ｎａｎｄメモリセルのためのスタック

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220601

Address after: Gyeonggi Do Road South Korea SamSung Suwon City Lingtong District No. 129

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Applicant after: Nanda optoelectronic semiconductor materials Co., Ltd

Address before: Gyeonggi Do Road South Korea SamSung Suwon City Lingtong District No. 129

Applicant before: SAMSUNG ELECTRONICS Co.,Ltd.

Applicant before: Dow silicone