CN103681235A - 一种有效填充深沟槽的解决方法 - Google Patents

一种有效填充深沟槽的解决方法 Download PDF

Info

Publication number
CN103681235A
CN103681235A CN201210345937.3A CN201210345937A CN103681235A CN 103681235 A CN103681235 A CN 103681235A CN 201210345937 A CN201210345937 A CN 201210345937A CN 103681235 A CN103681235 A CN 103681235A
Authority
CN
China
Prior art keywords
deep trench
counterdie
coating
barrier layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210345937.3A
Other languages
English (en)
Inventor
刘继全
钱志刚
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210345937.3A priority Critical patent/CN103681235A/zh
Publication of CN103681235A publication Critical patent/CN103681235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种有效填充深沟槽的解决方法，即在硅衬底上先淀积氧化膜和/或氮化膜来作为阻挡层，然后通过光刻和刻蚀形成深沟槽之后，先后填充一层台阶覆盖能力较好的底膜以及一层流动性较好的涂层，涂层是为了后续刻蚀保护底膜不被过度刻蚀，避免硅衬底损伤，然后用刻蚀的方式将底膜和涂层去除，然后用湿法刻蚀的药液将沟槽中残留的涂层的残留物去除，最后将深沟槽填满。采用本发明的方法可有效降低高深宽比的深沟槽的填充的难度，能够进行无缝填充，避免填充产生空洞，从而提高器件良率；同时工艺简单，便于实现，成本降低。

Description

一种有效填充深沟槽的解决方法
技术领域
本发明属于半导体集成电路中的半导体工艺方法，涉及一种填充深沟槽的方法，尤其涉及一种有效填充深沟槽的解决方法。
背景技术
在现今的半导体应用中已出现了越来越多的需使用深沟槽结构来实现功能的器件，深沟槽一般深宽比（AR ratio）较大，用传统方法填充易产生空洞，会造成器件失效，良率低下。
传统方法是采用化学气相沉积（CVD）的方式将沟槽填满，但是该类方法所需机台特殊，成本较高，工艺较难实现。
发明内容
本发明解决的技术问题是提供一种有效填充深沟槽的解决方法,采用本发明的方法可有效降低高深宽比的深沟槽的填充的难度，能够进行无缝填充；同时工艺简单，便于实现。
为解决上述技术问题，本发明提供一种有效填充深沟槽的解决方法，包括如下步骤：
1.1在硅衬底上淀积一层或数层氧化膜和/或氮化膜，作为阻挡层；
1.2淀积光刻胶，显影后刻蚀阻挡层，露出后续流程需要刻蚀深沟槽的硅衬底；
1.3去除光刻胶，然后利用阻挡层，刻蚀出具有高深宽比的深沟槽的图形；
1.4在全硅片上淀积一层底膜；
1.5在全硅片上生长一层流动性较好的涂层；
1.6用刻蚀的方法将底膜和涂层去除，同时达到了降低深沟槽的深宽比的目的，便于后续的填充；
1.7用刻蚀的方法将剩余的涂层去除；
1.8进行后续轮次的填充，将深沟槽填满。
步骤1.1中，所述阻挡层的厚度为1000~5000埃，其采用LPCVD工艺、或PECVD工艺，或APCVD工艺淀积。
步骤1.2中，所述阻挡层刻蚀宽度为0.1~50微米，刻蚀深度以硅损失小于100埃，所述刻蚀方法采用干法或湿法刻蚀工艺。
步骤1.3中，所述深沟槽由干法刻蚀方法产生，所述深沟槽的深度为1~100微米，宽度为0.1~50微米。
步骤1.4中，所述底膜采用常压或低压化学气相淀积生长工艺淀积，所述底膜的生长方向为底部生长的成膜方式；所述底膜为氧化膜或氮化膜，该底膜的膜质与阻挡层顶层膜的膜质不同；该底膜的生长厚度为1000~10000埃，该底膜的生长厚度为深沟槽深度的1/2到1/5，优选为1/3。
步骤1.5中，所述涂层的厚度为1000～5000埃，所述涂层的生长方式为涂布或沉积。所述涂层采用抗反射有机物或其它流动性较好物质，优选抗反射有机物。
步骤1.6中，所述刻蚀方法中，底膜相对于涂层的刻蚀速率选择比较高，在5：1～100：1之间；底膜相对阻挡层的刻蚀速率选择比较高，在5：1～100：1之间；所述刻蚀方法采用干法或湿法工艺。所述刻蚀的终点为在阻挡层上，阻挡层的损失量在100～300埃。
步骤1.7中，所述刻蚀方法中，涂层相对于阻挡层的刻蚀速率选择比较高，在1：5～1：20之间，刻蚀方法为湿法或干法刻蚀。
步骤1.8中，填充深沟槽的顶膜的厚度为1000~10000埃，该顶膜的膜质与生长方式可以与步骤1.4的底膜相同，亦可不同，直至将深沟槽填满。
和现有技术相比，本发明具有以下有益效果：本发明采用了一种新型的工艺流程，即在硅衬底上先淀积氧化膜和/或氮化膜来作为阻挡层（hardmask），然后通过光刻和刻蚀形成深沟槽之后，先后填充一层台阶覆盖能力较好的底膜以及一层流动性较好的涂层，涂层是为了后续刻蚀保护底膜不被过度刻蚀，避免硅衬底损伤，然后用刻蚀的方式将底膜和涂层去除，然后用湿法刻蚀的药液将沟槽中残留的涂层的残留物去除，最后将深沟槽填满。采用本发明的方法可有效降低高深宽比的深沟槽的填充的难度，能够进行无缝填充，避免填充产生空洞，从而提高器件良率；同时工艺简单，便于实现，成本降低。
附图说明
图1-图10是本发明方法的流程示意图；其中，图1、图2是本发明方法步骤1的结构示意图；图3、图4是本发明方法步骤2的结构示意图；图5是本发明方法步骤3完成后的结构示意图；图6是本发明方法步骤4完成后的结构示意图；图7是本发明方法步骤5完成后的结构示意图；图8是本发明方法步骤6完成后的结构示意图；图9是本发明方法步骤7完成后的结构示意图；图10是本发明方法步骤8完成后的结构示意图。
图中附图标记说明如下：
1为硅衬底，2为阻挡层,3为光刻胶，4为底膜，5为涂层，6为顶膜。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图1-图10所示，本发明提供一种有效填充深沟槽的解决方法,包括如下步骤：
1．提供一硅衬底1（见图1），在硅衬底1上淀积一层或数层氧化膜和/或氮化膜，作为阻挡层2（见图2）；阻挡层2的厚度为1000~5000埃，其采用LPCVD（低压化学气相淀积）工艺、或PECVD（等离子体增强化学气相淀积）工艺，或APCVD（常压化学气相淀积）工艺淀积。
2．在阻挡层2上淀积光刻胶3（见图3），显影后刻蚀阻挡层2，露出后续流程需要刻蚀深沟槽的硅衬底1（见图4）；所述刻蚀阻挡层2的刻蚀宽度为0.1~50微米；刻蚀深度以硅（硅衬底1）损失小于100埃为优选，所述刻蚀方法采用干法或湿法刻蚀工艺。
3．去除光刻胶3，然后利用阻挡层2，刻蚀出具有高深宽比的深沟槽的图形（见图5）；深沟槽由干法刻蚀方法产生，深沟槽的深度为1~100微米左右，宽度尺寸为0.1~50微米。
4.在全硅片上淀积一层底膜4,该底膜4可以是氧化膜或氮化膜,该底膜4的膜质与阻挡层2顶层膜的膜质不同；如果阻挡层2是氧化膜，则底膜4是氮化膜；如果阻挡层2是氮化膜，则底膜4是氧化膜；如果阻挡层2由氧化膜+氮化膜多层膜组成，如该阻挡层2的顶层膜是氧化膜，则底膜4是氮化膜，如其顶层膜是氮化膜，则底膜4是氧化膜；优选生长方向为底部生长的（bottom up）的成膜方式（见图6）；该步骤采用常压或低压化学气相淀积生长工艺，底膜4的生长厚度为1000~10000埃，一般填充厚度为深沟槽深度的1/2到1/5，优选1/3。在本实施例中，在全硅片上淀积一层台阶覆盖能力较好的氧化膜作为底膜4，其厚度为深沟槽深度的1/2。
5．在全硅片上生长一层流动性较好的涂层5，以降低硅片表面形貌段差（如图7所示）；该涂层5的厚度为1000～5000埃，可采用涂布或沉积方式生长，该涂层5可采用抗反射有机物涂层。该步骤生长的涂层5不仅局限于抗反射有机物涂层，亦可为其它流动性较好物质，其目地在于降低其表面形貌以及保护沟槽底部底膜4不被过度刻蚀，避免硅损伤。
6．用刻蚀的方法将底膜4和涂层5去除，同时达到了降低深沟槽的深宽比的目的，便于后续的填充（如图8所示）；该步骤刻蚀速率选择比（前述底膜4相对后续填充的涂层5以及底膜4相对阻挡层2）较高，在5：1～100：1之间。其刻蚀方法可以为干法或湿法工艺，刻蚀终点可选为在阻挡层2上，阻挡层2的损失量在100～300埃。
7．用刻蚀的方法将剩余的涂层5去除（如图9所示），所述刻蚀方法中的刻蚀速率选择比（涂层5相对阻挡层2）较高，在1：5～1：20之间，刻蚀方法可为湿法或干法刻蚀。本实施例中使用湿法刻蚀的方法去除深沟槽内的抗反射有机物涂层5的残留物。
8．进行后续轮次的填充，将深沟槽填满（如图10所示），填充的顶膜6的厚度为1000~10000埃，顶膜6的膜质与生长方式可以与步骤4所述底膜4相同，亦可不同(生长方式包括常压化学气相沉积或低压化学气相沉积工艺)，直至将深沟槽填满。

Claims (11)

1.一种有效填充深沟槽的解决方法，其特征在于：包括如下步骤：
1.1在硅衬底上淀积一层或数层氧化膜和/或氮化膜，作为阻挡层；
1.2淀积光刻胶，显影后刻蚀阻挡层，露出后续流程需要刻蚀深沟槽的硅衬底；
1.3去除光刻胶，然后利用阻挡层，刻蚀出具有高深宽比的深沟槽的图形；
1.4在全硅片上淀积一层底膜；
1.5在全硅片上生长一层流动性较好的涂层；
1.6用刻蚀的方法将底膜和涂层去除，同时达到了降低深沟槽的深宽比的目的，便于后续的填充；
1.7用刻蚀的方法将剩余的涂层去除；
1.8进行后续轮次的填充，将深沟槽填满。
2.根据权利要求1所述的方法，其特征在于，步骤1.1中，所述阻挡层的厚度为1000~5000埃，其采用LPCVD工艺、或PECVD工艺，或APCVD工艺淀积。
3.根据权利要求1所述的方法，其特征在于，步骤1.2中，所述阻挡层刻蚀宽度为0.1~50微米，刻蚀深度以硅损失小于100埃，所述刻蚀方法采用干法或湿法刻蚀工艺。
4.根据权利要求1所述的方法，其特征在于，步骤1.3中，所述深沟槽由干法刻蚀方法产生，所述深沟槽的深度为1~100微米，宽度为0.1~50微米。
5.根据权利要求1所述的方法，其特征在于，步骤1.4中，所述底膜采用常压或低压化学气相淀积生长工艺淀积，所述底膜的生长方向为底部生长的成膜方式；所述底膜为氧化膜或氮化膜，该底膜的膜质与阻挡层顶层膜的膜质不同；该底膜的生长厚度为1000~10000埃，该底膜的生长厚度为深沟槽深度的1/2到1/5。
6.根据权利要求5所述的方法，其特征在于，步骤1.4中，所述底膜的生长厚度为深沟槽深度的1/3。
7.根据权利要求1所述的方法，其特征在于，步骤1.5中，所述涂层的厚度为1000～5000埃，所述涂层的生长方式为涂布或沉积。
8.根据权利要求1或7所述的方法，其特征在于，步骤1.5中，所述涂层采用抗反射有机物。
9.根据权利要求1所述的方法，其特征在于，步骤1.6中，所述刻蚀方法中，底膜相对于涂层的刻蚀速率选择比较高，在5：1～100：1之间；底膜相对阻挡层的刻蚀速率选择比较高，在5：1～100：1之间；所述刻蚀方法采用干法或湿法工艺。
10.根据权利要求1或9所述的方法，其特征在于，步骤1.6中，所述刻蚀的终点为在阻挡层上，阻挡层的损失量在100～300埃。
11.根据权利要求1所述的方法，其特征在于，步骤1.7中，所述刻蚀方法中，涂层相对于阻挡层的刻蚀速率选择比较高，在1：5～1：20之间，刻蚀方法为湿法或干法刻蚀。12．根据权利要求1所述的方法，其特征在于，步骤1.8中，填充深沟槽的顶膜的厚度为1000~10000埃，该顶膜的膜质与生长方式与步骤1.4的底膜相同，直至将深沟槽填满。
CN201210345937.3A 2012-09-17 2012-09-17 一种有效填充深沟槽的解决方法 Pending CN103681235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210345937.3A CN103681235A (zh) 2012-09-17 2012-09-17 一种有效填充深沟槽的解决方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210345937.3A CN103681235A (zh) 2012-09-17 2012-09-17 一种有效填充深沟槽的解决方法

Publications (1)

Publication Number Publication Date
CN103681235A true CN103681235A (zh) 2014-03-26

Family

ID=50318449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210345937.3A Pending CN103681235A (zh) 2012-09-17 2012-09-17 一种有效填充深沟槽的解决方法

Country Status (1)

Country Link
CN (1) CN103681235A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107421655A (zh) * 2017-07-05 2017-12-01 中国科学院苏州生物医学工程技术研究所 一种偶次阶Lamb波发生装置及温度检测系统
CN109326518A (zh) * 2018-08-17 2019-02-12 上海华力微电子有限公司 一种形成具有高深宽比图形的结构的方法
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN115472554A (zh) * 2021-06-11 2022-12-13 和舰芯片制造(苏州)股份有限公司 一种深沟槽二氧化硅填充方法及晶圆

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142535A (ja) * 1983-12-28 1985-07-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4994409A (en) * 1988-07-22 1991-02-19 Hyundai Electronics Industries Co. Ltd. Method for manufacturing a trench capacitor using a photoresist etch back process
KR20030059465A (ko) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN1534758A (zh) * 2003-04-02 2004-10-06 株式会社瑞萨科技 半导体器件的制造方法
KR20080025859A (ko) * 2006-09-19 2008-03-24 삼성전자주식회사 반도체 장치의 패턴 매립 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142535A (ja) * 1983-12-28 1985-07-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4994409A (en) * 1988-07-22 1991-02-19 Hyundai Electronics Industries Co. Ltd. Method for manufacturing a trench capacitor using a photoresist etch back process
KR20030059465A (ko) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN1534758A (zh) * 2003-04-02 2004-10-06 株式会社瑞萨科技 半导体器件的制造方法
KR20080025859A (ko) * 2006-09-19 2008-03-24 삼성전자주식회사 반도체 장치의 패턴 매립 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107421655A (zh) * 2017-07-05 2017-12-01 中国科学院苏州生物医学工程技术研究所 一种偶次阶Lamb波发生装置及温度检测系统
CN109326518A (zh) * 2018-08-17 2019-02-12 上海华力微电子有限公司 一种形成具有高深宽比图形的结构的方法
CN109326518B (zh) * 2018-08-17 2020-11-03 上海华力微电子有限公司 一种形成具有高深宽比图形的结构的方法
CN115472554A (zh) * 2021-06-11 2022-12-13 和舰芯片制造(苏州)股份有限公司 一种深沟槽二氧化硅填充方法及晶圆
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法

Similar Documents

Publication Publication Date Title
WO2013049173A3 (en) Improved intrench profile
US9099400B2 (en) Semiconductor device manufacturing methods
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
JP2012506149A5 (zh)
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
CN103681235A (zh) 一种有效填充深沟槽的解决方法
CN110161606A (zh) 一种耦合光栅的制备方法
CN103050434B (zh) 硅通孔的刻蚀方法
CN103871956A (zh) 一种深孔硅刻蚀方法
CN103346119A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN102479699B (zh) 超级结半导体器件结构的制作方法
CN102468128B (zh) 深沟槽多晶硅形成方法
CN102092673A (zh) Mems的缓变侧壁的形成方法
CN103854972A (zh) 改善晶圆表面翘曲的方法
CN102810471A (zh) 利用含硅掩模形成沟渠的方法
CN100501938C (zh) 深沟槽工艺中保护沟槽底部的方法
CN104867826A (zh) 一种避免硅片边缘薄膜剥离的方法
CN113512697A (zh) 一种高精度硅基掩模版及其加工方法
CN104078330A (zh) 自对准三重图形的形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN105140174A (zh) 一种tsv通孔侧壁的平坦化方法
CN103035486B (zh) 同时填充及平坦化不同尺寸深沟槽的方法
US20210159078A1 (en) Semiconductor structure and fabrication method thereof
CN101330019B (zh) 通孔刻蚀方法及通孔区内钝化层去除方法
CN102709166B (zh) 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326

RJ01 Rejection of invention patent application after publication