CN103050434B - 硅通孔的刻蚀方法 - Google Patents
硅通孔的刻蚀方法 Download PDFInfo
- Publication number
- CN103050434B CN103050434B CN201110315405.0A CN201110315405A CN103050434B CN 103050434 B CN103050434 B CN 103050434B CN 201110315405 A CN201110315405 A CN 201110315405A CN 103050434 B CN103050434 B CN 103050434B
- Authority
- CN
- China
- Prior art keywords
- hole
- lithographic method
- silicon
- side wall
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种硅通孔的刻蚀方法，包括，提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；在所述开口侧壁上形成侧墙；以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；去除所述侧墙和部分保护层。采用本发明的方法，可以提高设备利用率，降低通孔的刻蚀成本。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种硅通孔(Through-Silicon-Via，TSV)的刻蚀方法。
背景技术
在半导体技术领域中，3D堆叠式封装技术已被视为能否以较小尺寸来制造高效能晶片的关键。在3D堆叠式封装技术应用中，通常要对硅等材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。在大多数情况下，硅通孔制作都需要打通不同的材料层，而由此形成的通孔必须满足轮廓控制要求(如侧壁粗糙度等)，因此硅通孔刻蚀工艺成为硅通孔制作技术的关键。
现有技术硅通孔的刻蚀通常采用美国专利US55011893提出的Bosch(博世)工艺进行，所述Bosch工艺刻蚀方法包括刻蚀步骤和聚合物沉积步骤，所述刻蚀步骤和聚合物沉积步骤交替进行。
图1～图5为现有技术硅通孔刻蚀方法剖面结构示意图。所述Bosch工艺刻蚀过程在同一台设备中进行。
参考图1，提供半导体衬底10，所述半导体衬底10上形成有保护层11，所述保护层11内形成有开口。
参考图2，以所述保护层11为掩膜，进行第一步等离子体刻蚀步骤，形成刻蚀孔12，所述等离子体刻蚀采用的气体为SF6，所述第一步等离子体刻蚀步骤刻蚀时间为1～3秒，刻蚀深度小于1微米。
参考图3，继续以所述保护层11为掩膜，进行第一步聚合物沉积步骤，在所述刻蚀孔12侧壁形成聚合物13，所述聚合物沉积步骤采用气体为C4F8，所述聚合物的作用是，在进行下一步刻蚀步骤时，保护已形成的孔洞侧壁不被刻蚀到，从而保证整个刻蚀过程的各向异性。
参考图4和图5，交替进行所述离子体刻蚀步骤和所述聚合物沉积步骤，直至形成通孔14。由于每个单独刻蚀步骤是相对各向同性的，所以每个刻蚀步骤形成的侧壁是弧形状的，刻蚀步骤与聚合物沉积步骤的交替处，会形成小突起，从而形成的所述通孔14具有如图5所示的扇形侧壁。
采用现有技术硅通孔的刻蚀方法，其弊端是：由于刻蚀步骤和聚合物沉积步骤切换频率高，导致刻蚀效率低，刻蚀设备利用率低，刻蚀成本大。
发明内容
本发明解决的问题是提供一种硅通孔刻蚀方法，提高通孔的刻蚀效率和刻蚀设备利用率，降低通孔的刻蚀成本。
为解决上述问题，本发明提供了一种硅通孔的刻蚀方法，包括步骤：
提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；
在所述开口侧壁上形成侧墙；
以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；
继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；
去除所述侧墙和部分保护层。
可选的，所述保护层为双层堆叠结构。
可选的，所述双层堆叠结构为位于半导体衬底上的二氧化硅层和位于二氧化硅层上的光刻胶层。
可选的，所述侧墙的形成方法为：形成覆盖所述保护层、所述开口和所述半导体衬底表面的掩膜层；回刻蚀所述掩膜层至露出保护层和开口内的半导体衬底。
可选的，所述掩膜层材料为氮化硅或无定形碳。
可选的，所述掩膜层厚度为0.5～2微米。
可选的，所述侧墙的宽度为0.5～2微米。
可选的，所述第一刻蚀方法为Bosch工艺刻蚀方法，所述Bosch工艺刻蚀方法包括刻蚀步骤和聚合物沉积步骤，所述刻蚀步骤和聚合物沉积步骤交替进行。
可选的，所述刻蚀步骤刻蚀时间为5～20秒。
可选的，所述采用第二刻蚀方法刻蚀所述通孔侧壁步骤中，所述通孔侧壁刻蚀去掉的宽度等于或略小于所述侧墙的宽度。
可选的，所述通孔侧壁刻蚀去掉的宽度为0.2～2微米。
可选的，所述第二刻蚀方法为各向同性刻蚀方法。
可选的，所述第二刻蚀方法刻蚀时间为1～3分钟。
与现有技术相比，本发明技术方案具有以下优点：
第一刻蚀方法采用Bosch工艺刻蚀方法，所述单个刻蚀步骤刻蚀时间为5～20秒是现有技术单个刻蚀步骤刻蚀时间1～3秒的5倍以上，使得所述单个刻蚀步骤的刻蚀深度也成倍增加，因此在刻蚀一定深度的通孔时，所述刻蚀步骤和聚合物沉积步骤的交替次数减少，刻蚀效率提高，刻蚀设备的利用率提高，采用所述Bosch工艺刻蚀形成的通孔，侧壁不够光滑，因此对所述形成的通孔进行第二刻蚀工艺采用各向同性刻蚀方法，去除所述通孔侧壁的突起，形成满足工艺要求的通孔。
进一步，所述开口侧壁上形成的一定宽度的侧墙，使得在以所述侧墙为掩膜进行采用第一刻蚀方法刻蚀形成的通孔的宽度小于所述开口的宽度，所述通孔与所述开口宽度的差值等于或略小于侧墙的宽度，因此在采用第二刻蚀工艺刻蚀所述通孔侧壁时，通过控制所述第二刻蚀方法的刻蚀时间，刻蚀去除与所述通孔与所述开口宽度的差值相等的半导体衬底厚度，可以防止所述第二刻蚀方法对所述半导体衬底的过刻蚀(保护层下面形成底切Undercut)，使形成的通孔的宽度大于所述开口的宽度，影响器件的稳定性。
附图说明
图1～图5是现有技术硅通孔刻蚀方法剖面结构示意图；
图6为本发明硅通孔的刻蚀方法流程示意图；
图7～图13本发明硅通孔的刻蚀方法剖面结构示意图。
具体实施方式
发明人发现，采用现有Bosch工艺刻蚀硅通孔，由于刻蚀步骤和聚合物沉积步骤切换频率高，导致刻蚀效率低，刻蚀设备利用率低，刻蚀成本大。
为解决上述问题，发明人提出一种硅通孔的刻蚀方法。
参考图6，为本发明硅通孔的刻蚀方法的流程示意图。
执行步骤S201，提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；
执行步骤S202，在所述开口侧壁上形成侧墙；
执行步骤S203，以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；
执行步骤S204，继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；
执行步骤S205，去除所述侧墙和部分保护层。
请参考图7～图13，为本发明实施例硅通孔的刻蚀方法的剖面结构示意图。
参考图7，提供半导体衬底300，在所述半导体衬底300表面依次形成第一保护层301和第二保护层302，图形化所述第二保护层302，形成开口。
所述半导体衬底300的材料为硅。
所述第一保护层301形成方法为化学气相沉积，材料为二氧化硅，所述第一保护层301的作用是为了防止后续刻蚀过程中对所述半导体衬底300上形成的器件造成损伤，并可作为互连结构的绝缘层。
所述第二保护层302为光刻胶，所述图形化第二保护层302的形成过程为：采用旋转涂胶工艺形成覆盖所述第一保护层301的光刻胶，进行曝光和显影工艺形成图形化的第二保护层302。
参考图8，以所述图形化的第二保护层302为掩膜，湿法刻蚀所述第一保护层301，在所述半导体衬底300上形成开口303。
所述开口303的作用是在所述半导体衬底300上定义硅通孔的位置。
参考图9，采用化学气相沉积工艺形成覆盖所述第二保护层302、所述开口303和所述半导体衬底300的掩膜层304。
所述掩膜层304材料可以为氮化硅或无定形碳，所述掩膜层304的厚度为0.5～2微米，本实施例中所述掩膜层304材料为氮化硅。
参考图10，采用各向异性的等离子刻蚀工艺回刻蚀所述掩膜层304，直至露出第二保护层和开口内的半导体衬底，在所述开口303内形成侧墙305。
所述侧墙305在半导体衬底300上的宽度范围为0.5～2微米，所述宽度为所述侧墙305的最大宽度。
参考图11，以所述侧墙305为掩膜，采用Bosch刻蚀工艺刻蚀所述半导体衬底300，形成具有扇形结构的通孔306。所述Bosch刻蚀工艺包括刻蚀步骤和聚合物沉积步骤，刻蚀步骤和聚合物沉积步骤交替进行。所述Bosch刻蚀工艺刻蚀反应腔采用电容耦合等离子体源技术，可以加快在垂直方向的刻蚀速率，各项异性特性更好。
所述Bosch刻蚀工艺采用的气体包括用于所述刻蚀步骤等离子体刻蚀半导体衬底的第一气体和用于聚合物沉积步骤形成聚合物薄膜的第二气体。
所述第一气体为SF6、NF3中的一种，本实施例为SF6。所述第一气体对所述半导体衬底300和所述侧墙305具有高刻蚀选择比40∶1～60∶1。
所述第二气体为C4F8、C4F6、CHF3中的一种，本实施例为C4F8。
所述第一气体流量范围为300～500sccm。
所述第一气体流量范围为400～600sccm。
所述第一气体和第二气体的流量可以通过MFC(Mass Flow Control)流量控制器控制。
所述Bosch刻蚀工艺在刻蚀步骤的反应离子刻蚀气压范围为200～600mtorr，在聚合物沉积步骤的气压范围为300～450mtorr。
所述刻蚀步骤和聚合物沉积步骤所采用的气体还包括氩。
Bosch刻蚀工艺的具体过程为：刻蚀步骤，通入SF6和Ar，以侧墙305为掩膜，对半导体衬底300进行等离子体刻蚀；聚合物沉积步骤，停止通入SF6，通入C4F8和Ar，在已刻蚀形成的通孔的侧壁沉积聚合物薄膜；刻蚀步骤和聚合物沉积步骤交替进行，直至刻蚀出满足要求的通孔306。
所述Bosch刻蚀工艺刻蚀步骤维持的时间(一般为5～20秒)相对于现有技术Bosch工艺步骤中的刻蚀步骤时间(一般为1～3秒)大大延长，因此一个刻蚀步骤可以完成硅通孔10～20微米深度的刻蚀，相比于现有技术一个刻蚀步骤的刻蚀深度1微米，大大提高硅通孔的刻蚀速率，提高了设备的利用率，降低了刻蚀成本。
所述聚合物薄膜为氟碳聚合物，其厚度一般在纳米级，有时也称所述聚合物薄膜为钝化层。所述聚合物薄膜的作用是在后续的刻蚀步骤的垂直的等离子体刻蚀时形成侧壁保护，垂直方向的刻蚀速度远远大于对侧壁的刻蚀速度。
由于每个单独的刻蚀步骤是相对各向同性的，因此在每个刻蚀步骤形成的侧壁是弧形状的，而在刻蚀步骤与聚合物沉积步骤的交替处会形成小突起，在完成整个Bosch刻蚀工艺后，形成具有扇形侧壁的通孔306。
因此，通过上述刻蚀步骤，形成所述通孔306的宽度小于所述开口303的宽度，两者的宽度差值为0.2～2微米，所述差值等于或略小于侧墙的宽度。
参考图12，在形成所述通孔306后，采用各向同性等离子体刻蚀工艺刻蚀所述通孔306侧壁，形成通孔307。
所述等离子体刻蚀工艺采用的气体为SF6，所述气体流量范围为50～500sccm，反应气压范围为200～600mtorr。
所述等离子体刻蚀工艺采用的气体具有各向同性的性质。
所述通孔306侧壁是扇形的，具有小突起，由于所述小突起面积相对于所述侧壁的其他部分面积较小，聚合物沉积偏薄，因此在进行所述等离子刻蚀时，突起部分的刻蚀速率相对于侧壁其他部分偏快，通过控制所述等离子体刻蚀工艺反应时间，能够形成侧壁比较光滑的通孔307，并且刻蚀时不会对所述半导体衬底300过刻蚀，在所述第一保护层301下面形成底切(Undercut)。
刻蚀去除的所述通孔306侧壁的宽度为0.2～2微米。
所述等离子体刻蚀工艺刻蚀时间范围为1～3分钟。
参考图13，采用湿法刻蚀工艺去除所述第二保护层302和侧墙305。
湿法刻蚀工艺采用的刻蚀溶液为磷酸，所述磷酸的浓度为80％～85％，反应温度为80～120摄氏度。所述刻蚀溶液对所述侧墙305和所述半导体衬底300具有高刻蚀选择比200∶1～300∶1，因此采用湿法刻蚀工艺去除所述第二保护层302和侧墙305后，刻蚀溶液对所述半导体衬底300损伤忽略不计。
综上，采用本发明所述的硅通孔的刻蚀方法，第一刻蚀方法采用Bosch工艺刻蚀方法，所述单个刻蚀步骤刻蚀时间为5～20秒是现有技术单个刻蚀步骤刻蚀时间1～3秒的5倍以上，使得所述单个刻蚀步骤的刻蚀深度也成倍增加，因此在刻蚀一定深度的通孔时，所述刻蚀步骤和聚合物沉积步骤的交替次数减少，刻蚀效率提高，刻蚀设备的利用率提高，采用所述Bosch工艺刻蚀形成的通孔，侧壁不够光滑，因此对所述形成的通孔进行第二刻蚀工艺采用各向同性刻蚀方法，去除所述通孔侧壁的突起，形成满足工艺要求的通孔。
进一步，所述开口侧壁上形成的一定宽度的侧墙，使得在以所述侧墙为掩膜进行采用第一刻蚀方法刻蚀形成的通孔的宽度小于所述开口的宽度，所述通孔与所述开口宽度的差值等于或略小于侧墙的宽度，因此在采用第二刻蚀工艺刻蚀所述通孔侧壁时，通过控制所述第二刻蚀方法的刻蚀时间，刻蚀去除所述宽度的差值相等的半导体衬底厚度，可以防止所述第二刻蚀方法对所述半导体衬底的过刻蚀(保护层下面形成底切Undercut)，使形成的通孔的宽度大于所述开口的宽度，影响器件的稳定性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (11)
1.一种硅通孔的刻蚀方法，其特征在于，包括步骤：
提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；
在所述开口侧壁上形成侧墙；
以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；
继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁，所述通孔侧壁刻蚀去掉的宽度等于或小于所述侧墙的宽度，所述第二刻蚀方法为各向同性刻蚀方法；
去除所述侧墙和部分保护层。
2.如权利要求1所述硅通孔的刻蚀方法，其特征在于，所述保护层为双层堆叠结构。
3.如权利要求2所述硅通孔的刻蚀方法，其特征在于，所述双层堆叠结构为位于半导体衬底上的二氧化硅层和位于二氧化硅层上的光刻胶层。
4.如权利要求1所述硅通孔的刻蚀方法，其特征在于，所述侧墙的形成方法为：形成覆盖所述保护层、所述开口和所述半导体衬底表面的掩膜层；回刻蚀所述掩膜层至露出保护层和开口内的半导体衬底。
5.如权利要求4所述硅通孔的刻蚀方法，其特征在于，所述掩膜层材料为氮化硅或无定形碳。
6.如权利要求4所述硅通孔的刻蚀方法，其特征在于，所述掩膜层厚度为0.5～2微米。
7.如权利要求1或4所述硅通孔的刻蚀方法，其特征在于，所述侧墙的宽度为0.5～2微米。
8.如权利要求1所述硅通孔的刻蚀方法，其特征在于，所述第一刻蚀方法为Bosch工艺刻蚀方法，所述Bosch工艺刻蚀方法包括刻蚀步骤和聚合物沉积步骤，所述刻蚀步骤和聚合物沉积步骤交替进行。
9.如权利要求8所述硅通孔的刻蚀方法，其特征在于，所述刻蚀步骤刻蚀时间为5～20秒。
10.如权利要求1所述硅通孔的刻蚀方法，其特征在于，所述通孔侧壁刻蚀去掉的宽度为0.2～2微米。
11.如权利要求1所述硅通孔的刻蚀方法，其特征在于，所述第二刻蚀方法刻蚀时间为1～3分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110315405.0A CN103050434B (zh) | 2011-10-17 | 2011-10-17 | 硅通孔的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110315405.0A CN103050434B (zh) | 2011-10-17 | 2011-10-17 | 硅通孔的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103050434A CN103050434A (zh) | 2013-04-17 |
| CN103050434B true CN103050434B (zh) | 2015-09-02 |
Family
ID=48063033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110315405.0A Active CN103050434B (zh) | 2011-10-17 | 2011-10-17 | 硅通孔的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103050434B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617033B (zh) * | 2013-11-05 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| CN105584986B (zh) * | 2014-10-23 | 2018-02-09 | 中国科学院微电子研究所 | 一种硅深孔刻蚀方法 |
| CN105845650B (zh) * | 2015-01-12 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔结构及其制作方法 |
| US9892969B2 (en) * | 2016-05-11 | 2018-02-13 | Semiconductor Components Industries, Llc | Process of forming an electronic device |
| CN110137080A (zh) * | 2019-05-22 | 2019-08-16 | 长江存储科技有限责任公司 | 半导体器件的形成方法 |
| CN111540824B (zh) * | 2020-05-09 | 2023-04-18 | 中国科学院微电子研究所 | 热电堆及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075554A (zh) * | 2006-05-19 | 2007-11-21 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101295643A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法及通孔掩膜 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846746B2 (en) * | 2002-05-01 | 2005-01-25 | Applied Materials, Inc. | Method of smoothing a trench sidewall after a deep trench silicon etch process |
| US20050207953A1 (en) * | 2003-07-22 | 2005-09-22 | The Regents Of The University Of California | High aspect ratio chemical microreactor |
| CN101052536A (zh) * | 2004-03-26 | 2007-10-10 | 朗姆研究公司 | 处理具有最小扇贝纹路的衬底的方法 |
| KR101147383B1 (ko) * | 2005-11-01 | 2012-05-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 딥 트렌치 형성 방법 |
| US8344503B2 (en) * | 2008-11-25 | 2013-01-01 | Freescale Semiconductor, Inc. | 3-D circuits with integrated passive devices |
| US8049327B2 (en) * | 2009-01-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with scalloped sidewalls |
| CN101958244A (zh) * | 2009-07-21 | 2011-01-26 | 中微半导体设备(上海)有限公司 | 深反应离子刻蚀方法及其气体流量控制装置 |
| CN101988196B (zh) * | 2009-08-07 | 2013-09-04 | 中微半导体设备(上海)有限公司 | 深反应离子刻蚀方法及其气体流量控制装置 |
| CN101643904B (zh) * | 2009-08-27 | 2011-04-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 深硅刻蚀装置和深硅刻蚀设备的进气系统 |
| CN102031525B (zh) * | 2009-09-29 | 2014-02-12 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
| CN102130045B (zh) * | 2010-12-31 | 2015-12-02 | 上海集成电路研发中心有限公司 | 通孔加工方法 |
| AU2013100685B4 (en) * | 2013-05-21 | 2013-09-12 | Innovia Security Pty Ltd | Optical device including vertical pixels |
-
2011
- 2011-10-17 CN CN201110315405.0A patent/CN103050434B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075554A (zh) * | 2006-05-19 | 2007-11-21 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101295643A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法及通孔掩膜 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103050434A (zh) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103050434B (zh) | 硅通孔的刻蚀方法 | |
| US8071485B2 (en) | Method of semiconductor manufacturing for small features | |
| US8425789B2 (en) | Method and apparatus for anisotropic etching | |
| US10211062B2 (en) | Semiconductor structures and fabrication methods thereof | |
| TW201543537A (zh) | 用以形成具有多膜層的間隔壁之蝕刻方法 | |
| CN103094095A (zh) | 制造半导体器件的方法 | |
| CN103578930A (zh) | 多重图形化的掩膜层的形成方法、半导体结构 | |
| CN108573974B (zh) | 存储器及其形成方法 | |
| CN103578931A (zh) | 多重图形化的掩膜层及其形成方法 | |
| CN104658962A (zh) | 通孔的形成方法 | |
| JP2014107520A (ja) | プラズマエッチング方法 | |
| CN103400935A (zh) | 3d磁传感器的形成方法 | |
| CN105584986B (zh) | 一种硅深孔刻蚀方法 | |
| US9748366B2 (en) | Etching oxide-nitride stacks using C4F6H2 | |
| US9966312B2 (en) | Method for etching a silicon-containing substrate | |
| CN101764081B (zh) | 连接孔的制造方法 | |
| CN105140389A (zh) | 一种三轴磁传感器的制造方法 | |
| CN104078330A (zh) | 自对准三重图形的形成方法 | |
| CN102737984A (zh) | 半导体结构的形成方法 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| CN111312587B (zh) | 刻蚀方法、半导体器件及其制造方法 | |
| US20240112887A1 (en) | In-Situ Adsorbate Formation for Plasma Etch Process | |
| CN103681281A (zh) | 双重图形化膜层的方法 | |
| US20230245890A1 (en) | Pitch Scaling in Microfabrication | |
| US20240112919A1 (en) | Low-Temperature Etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |