CN101052536A - 处理具有最小扇贝纹路的衬底的方法 - Google Patents

处理具有最小扇贝纹路的衬底的方法 Download PDF

Info

Publication number
CN101052536A
CN101052536A CN 200580009789 CN200580009789A CN101052536A CN 101052536 A CN101052536 A CN 101052536A CN 200580009789 CN200580009789 CN 200580009789 CN 200580009789 A CN200580009789 A CN 200580009789A CN 101052536 A CN101052536 A CN 101052536A
Authority
CN
China
Prior art keywords
pressure
etching
gas
feature
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200580009789
Other languages
English (en)
Inventor
塔玛拉克·潘杜姆索波尔恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101052536A publication Critical patent/CN101052536A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种处理具有最小扇贝纹路的衬底的方法。通过处理具有最小扇贝纹路的衬底,可改善特征公差和质量。本发明的实施例提供了一种用于通过以任何顺序交替聚合物沉积和衬底蚀刻步骤通过蚀刻掩模来蚀刻层中特征的方法。为了实现文中描述的优点,工艺步骤之间的工艺气压可基本相等。在一些实施例中,在整个衬底处理期间可维持持续的等离子体流。在另一些实施例中,可通过单个质量流量控制阀来控制工艺气体,以在小于250毫秒内转换工艺气体。

Description

处理具有最小扇贝纹路的衬底的方法
技术领域
本发明涉及一种在受控制的工艺条件下通过蚀刻穿由使用等离子体的掩模所限定的结构来获得半导体晶片上的特征的方法和装置。更具体地,本发明涉及一种用于在等离子体蚀刻期间减小扇贝纹路(scalloping)的方法和装置。
背景技术
已经公开的用于各向异性地蚀刻硅和多晶硅膜材料的各种方法包括:差分(difference)、反应式离子蚀刻(RIE)、三极管、微波、电感耦合等离子体源等。一般来说,蚀刻是通过选择性地去除衬底的一部分来将期望的图样或特征转移到衬底的工艺。可通过化学或物理蚀刻来实现衬底蚀刻。通过使用化学反应和/或具有带电粒子的物理能量种类来实现等离子体蚀刻。即,在结合单一气体或多种气体的气体混合物的真空室中生成离子和其它粒子。可以通过施加偏压来使带正电的离子或带有其它电荷的粒子朝向衬底加速以蚀刻衬底。
衬底蚀刻可以在衬底上显示各向异性或者各向同性的特性。被高能电流帐篷(tent)增强的定向离子与聚合体侧壁保护一起趋向于在衬底上提供各向异性更强的蚀刻轮廓。此外,在等离子状态下的气体电离通常包括在等离子体蚀刻期间出现的非通常数量的伴随离子(incident ion)。伴随离子导致各向同性蚀刻,其特征在于,或多或少地在所有方向上均匀地蚀刻。
表示期望图样的负像的掩模覆盖衬底,以限定通过蚀刻去除的区域。掩蔽可以通过本领域技术人员所知的任何一种方法来实现,例如包括:硬掩蔽、抗蚀剂掩蔽、或氧化物掩蔽。例如,硬掩模可包括具有介电材料(例如,氧化硅、氮化硅、和碳化硅)和金属材料(例如,铝金属)的许多材料中的任意一种。正和负抗蚀剂掩模可被用于蚀刻晶体硅、多晶硅、和非晶硅。值得注意地,当选择适当的蚀刻气体时必须考虑掩模侵蚀特性,以实现最小的掩模侵蚀,同时还实现最大的衬底蚀刻。
在图1A至图1C中示出蚀刻轮廓的实例。图1A至图1C示出具有在显示各向同性和各向异性蚀刻特性的衬底上图样化的掩模材料的传统衬底蚀刻的截面图。参照图1A,在截面图中示出具有掩模104的衬底108。图仅是为了示意的目的,并不用于表示刻度比例。在该实例中,可使用本领域公知的许多衬底材料以及本领域公知的许多掩模材料。图1B示出在蚀刻工艺期间的中间步骤的实例。在该实例中,衬底108已经被蚀刻或部分地蚀刻。定向离予112决定主要的蚀刻图样和方向。通常,定向离子112在与衬底基本垂直的方向上蚀刻衬底。如上所述,该特性通常被称为各向异性蚀刻。此外,如上所述,非通常浓度的伴随离子116可存在于电离气体中,其导致了一些各向同性蚀刻。这些伴随离子在不垂直的方向上撞击衬底,导致由扇贝纹路状轮廓118所示的侧壁侵蚀。图1C示出在将掩模层从衬底剥离之后,使用传统方法的蚀刻衬底的一部分的轮廓实例。
在其它实施例中,在硅蚀刻中观察具有氯气的低感光抗蚀剂掩模的选择性。掩模侵蚀率通常依赖于几个因素,包括:气体类型、离子和其它蚀刻剂粒子的反应、温度、以及操作压力。包括氟化氢的气体混合物可减小掩模侵蚀,并提供较好的侧壁保护。使用具有氧气或氮气的蚀刻气体SF6,具有一些限制地对形成侧壁保护的聚合物或钝化层沉积进行了研究。由在表面上生成的SiOX或SiNX形成的介电层通常只有原子层的厚度,并且未覆盖全部区域。该限制使得更加难以控制工艺。当与没有氢气的氟气比较时,氯、溴、和碘类型的气体通常提供更低的蚀刻速度,这些气体还表现出比氟气更小的侧面蚀刻(lateral etching)。已经测试了这些气体的混合物,并提供各种程度的有效的各向异向蚀刻。
沿着蚀刻轮廓(etch profile)侧壁的扇贝纹路是广泛研究的现象。由于扇贝纹路,蚀刻特征的侧壁代替相对的平滑和/或平坦呈现出扇贝状的外观。这种扇贝纹路对合成装置的电和/或物理特性产生负面影响。在其它的优点中,下面描述的本发明的实施例强调扇贝纹路的问题。
根据以上所述,这里提供一种处理具有最小扇贝纹路的衬底的方法。
发明内容
本发明提供了一种处理具有最小扇贝纹路的衬底的方法。通过处理具有最小扇贝纹路的衬底,可以改善特征公差(featuretolerance)和质量。
本发明的一个实施例提供了一种用于通过蚀刻掩模来蚀刻层中特征(feature)的方法,该方法包括以下步骤:在第一压力下提供聚合物沉积气体;由聚合物沉积气体形成第一等离子体;以及在蚀刻掩模和层的所有露出表面上形成钝化层。该方法还包括以下步骤:在第二压力下提供蚀刻气体;由蚀刻气体形成第二等离子体;以及在一蚀刻速度下将由蚀刻掩模限定的特征蚀刻成为层。该方法还包括以下步骤:提供控制阀,使得在选取的时间参数内转换聚合物沉积气体和蚀刻气体,以使得第一压力和第二压力基本相等,以重复聚合物沉积和衬底蚀刻,直至实现期望的特征。
在一些实施例中,工艺压力被维持在彼此10%的范围内。在其它实施例中,工艺压力基本相等。在优选实施例中,压力范围为5mTorr到300mTorr,而在又一实施例中,压力维持在大约50mTorr。
在一些实施例中,维持连续的等离子体场。在其它实施例中,在小于大约250毫秒内发生工艺气体切换。
本发明的另一实施例提供了一种用于通过蚀刻掩模来蚀刻层中特征的方法,该方法包括以下步骤:在第一压力下提供蚀刻气体;由蚀刻气体形成第一等离子体;以及以一蚀刻速度将由蚀刻掩模限定的特征蚀刻成为层。该方法还包括以下步骤:在第二压力下提供等离子体沉积气体;由等离子体沉积气体形成第二等离子体;以及在蚀刻掩模和层的所有露出表面上形成钝化层。该方法还包括以下步骤:提供控制阀,使得在选取的时间参数内切换蚀刻气体和聚合物沉积气体,以使第一压力和第二压力基本相等,以重复衬底蚀刻和聚合物沉积,直至实现期望的特征。
在一些实施例中,工艺压力被维持在彼此10%的范围内。在其它实施例中,工艺压力基本相等。在优选实施例中,压力范围为5mTorr到300mTorr,而在又一实施例中,压力维持在大约50mTorr。
在一些实施例中,维持连续的等离子体场。在又一实施例中,在小于大约250毫秒内发生工艺气体切换。
附图说明
参照下面结合附图的描述,将更好地理解本发明的实施例,其中:
图1A至图1C示出具有在显示各向同性和各向异性蚀刻特性的衬底上图样化的掩模材料的传统衬底蚀刻的截面图;
图2是根据本发明的实施例的用于确定衬底的最优蚀刻速度的工艺流程图;
图3A至图3F示出根据本发明的实施例的衬底蚀刻的截面图;
图4是根据本发明的实施例的用于最优蚀刻衬底的工艺流程图;以及
图5是可以用于实现本发明的实施例的实例装置的示意图。
具体实施方式
本方法实现了蚀刻衬底的侧壁轮廓中的优点。具体地,在蚀刻晶体硅衬底、外延硅、多晶硅、非晶硅、及其它适当的层期间使扇贝纹路最小化。
方法:确定最优工艺参数
一般来说,整个蚀刻工艺可包括沉积子工艺和蚀刻子工艺(sub-process)的多重循环(例如,几十个、几百个、或更多个)。应当相信,沉积子工艺和蚀刻子工艺之间的快速切换有助于避免或大体上减小在生成的蚀刻轮廓中的扇贝纹路。此外,应当相信,调整整个蚀刻工艺,使得在蚀刻子工艺和沉积子工艺期间的室压基本相等或尽可能的相近,这非常有助于避免或大体上减小在生成的蚀刻轮廓中的扇贝纹路。
在以下实例中,采用加州弗里蒙特的Lam Research Corporation的TCP9400RTX等离子体处理型系统。本发明考虑到使用兼容的装置来实现上述方法。在此描述的方法提供衬底上的硅层中的令人满意的蚀刻,同时维持相对较高的生产量和所有者相对较低的成本。
参照图2,图2是根据本发明实施例的用于确定衬底的最优蚀刻速度的实例工艺流程图。应当注意,将结合图2论述示出根据本发明实施例的衬底蚀刻的截面图的图3A至图3F。因此,根据图2,可处理至少一个包括光刻胶掩膜304和衬底308的晶片300,以确定在用于聚合物沉积子工艺和蚀刻子工艺的工厂环境中的最优控制参数,其不仅满足传统的要求(例如,具有所有者最低成本的满意蚀刻),而且提供彼此接近的聚合物沉积子工艺压力和蚀刻子工艺压力(优选地为尽可能的接近,以及最优地为基本相等)。虽然聚合物沉积子工艺压力与蚀刻子工艺压力彼此接近的附加要求将导致一些其它方面的妥协,但是应当相信,在实施例中,这种方法仍然是值得的,因为,这种方法可生成非常有利的蚀刻轮廓,尤其是对于避免用于深度蚀刻或涉及精确特征的蚀刻的扇贝纹路的能力。
尽管不希望被理论束缚,应当相信,由于需要平衡每个工艺状态所需的时间,子工艺之间的压力差可经常导致能够降低整个工艺速度的负面时间因素。此外,子工艺之间的压力差可使蚀刻轮廓变得各向异性较弱,这通常是不期望看到的。
因而,在步骤202中提供用于P1和P2的操作压力。压力P1表示在此压力下可发生钝化层的聚合物沉积的压力(参见步骤208)。相似地,P2表示在此压力下可发生蚀刻的压力(参见步骤210)。值得注意地,在所有的实施例中,P1和P2的操作压力基本相同。即,在一个实施例中,压力P1和P2在彼此10%的范围内。在另一实施例中,压力P1和P2在彼此5%的范围内。在又一实施例中,压力P1和P2在彼此2%的范围内。在再一实施例中,压力P1和P2在彼此1%的范围内。在其它实施例中,压力P1和P2基本相等。此外,只要在任一给定的操作压力下,就可使用多个操作压力,P1和P2基本相同。因此,操作压力可在几毫托(mTorr)到几百mTorr的范围内。
在步骤202中选定用于P1和P2的操作压力之后,在步骤204中提供工艺参数组。在工厂环境中,工艺工程师通常采用工艺参数的不同组合,以获得提供满意结果(例如,由诸如装置制造商指定的蚀刻轮廓)的配方(recipe),同时使工具所有者(即,拥有和/或操作等离子体处理装置的实体)的所有者成本最小化。通常,该工艺包括可在具有在工厂环境中改变以提供满意蚀刻的工艺参数(温度、气流速度、顶部功率(top power)、底部功率(bottom power)、偏压、氦冷却流速度等)的工艺窗口中选取蚀刻配方,同时要求尽可能少的经过处理时间、维持/清除负荷、工具损坏等。同样地,在工艺参数(例如,温度、气流速度、顶部功率、底部功率、偏压、氦冷却流速度等)可改变以提供满意蚀刻的工艺窗口中可实现聚合物沉积子工艺。
一旦确定了操作参数,在步骤206中,将包括其上具有掩模304的衬底308的晶片300(图3)放入等离子体室500(图5)。如上所述,可使用本领域技术人员已知的许多衬底,其包括例如,硅、多晶硅、或非晶硅膜。此外,可使用本领域技术人员已知的许多掩模,例如,其包括但不背离本发明的硬掩模、抗蚀剂掩模、或氧化物掩模。掩模的目的是对在工艺室中生成的离子流形成阻挡物。掩模允许选择性地蚀刻下面的衬底。图3A示出包括衬底308和掩模304的晶片300的截面部分,在步骤204中,该晶片被放入工艺室500(图5)中。
在图5中示出工艺室500的实例,并将在下面进行进一步的论述。为了论述的目的,尽管本领域技术人员公认的系统可以是单室或多室设计,但工艺室500包括单室。可以以本领域技术人员公知的任何方式(包括例如真空辅助卡盘和/或静电卡盘)将晶片300固定在工艺室500中。在一个示例性实施例中,晶片300被放置在具有作为传热介质的背面氦气的底部电极的表面上。可通过再循环冷却器实现制冷,其将温度保持在冷凝点之上。通常,设定的温度可为大约15℃。冷却晶片300以不会阻止聚合物沉积步骤。
下面两个步骤(208/210)表示由形成钝化层的聚合物沉积(子工艺)与蚀刻(子工艺)衬底交替定义的循环处理。这里描述的工艺不限于步骤208至210的任一顺序。在步骤208中,在图3B和图3D中示出使用例如八氟环丁烷(C4F8)的聚合物沉积(子处理)。对于聚合物沉积步骤,可将C4F8气流设置为从30标准立方厘米每分钟(sccm)至200sccm。确定C4F8气体的初始聚合物沉积压力,并通过具有预置阀位置的节流阀控制气流速度。如图3B所示,钝化层312形成在掩模304和衬底308层所露出的表面上。在蚀刻步骤之后,图3D示出形成在蚀刻沟道316的侧壁318上的钝化层312。钝化层312的一个目的在于在蚀刻步骤期间提供对掩模304和侧壁318的保护。
图3C和图3E中示出了蚀刻步骤210的结果。使用六氟化硫(SF6)的硅蚀刻步骤(子工艺)可在沉积步骤(子工艺)之前或之后执行。对于蚀刻步骤,SF6气流可设置为从30sccm至300sccm。可确定SF6气体的初始蚀刻压力,并通过具有预置阀位置的节流阀(使用计算机控制模块)来控制气流速度。注意到,可将沉积和蚀刻工艺压力设定为具有相同的预置阀位置,或具有不同但基本相似的预置阀位置。此外,能够将沉积和蚀刻步骤的重叠时间设定为在开始每个预置沉积和蚀刻时间的循环之后几秒钟至大约20秒。该重叠时间还可在单独的步骤中设置。图3C示出由循环蚀刻步骤210生成的蚀刻沟道316。应当注意,在蚀刻期间去除在步骤208中形成的钝化层312的一部分。在优选实施例中,在聚合物沉积步骤208期间在掩模304上形成的部分钝化层312保留在掩模304上。可以从图3C中看出,在循环蚀刻步骤210期间,通过钝化层312防止掩模304被侵蚀。图3E示出在循环工艺中进一步的蚀刻步骤210。
一旦完成蚀刻步骤210,在步骤212中该方法确定是否需要更多蚀刻。该确定可基于用户所选取的许多参数(包括,例如,期望的蚀刻深度),或可响应于任何其它端点技术(endpoint technique)。如果需要更多蚀刻,则过程返回到步骤208并继续循环,直至不再需要蚀刻。在该实例中,在整个沉积和蚀刻步骤中保持为沉积和蚀刻步骤而生成的等离子体场。此外,在一些实施例中,可通过质量流(mass flow)控制阀(MFC阀)来控制沉积步骤和蚀刻步骤之间的气体转换。优选地,两个步骤之间的转换时间间隔小于250毫秒。在一些实施例中,MFC阀同时控制对应于两个循环步骤的气体,使得一次只向处理室提供一种气体。
过程终止在步骤212,然后该方法确定是否需要研究用于当前压力P1和P2的其它工艺参数组。如果期望其它工艺参数组,则方法返回到步骤204,以提供新的工艺参数组(同时维持当前压力P1和P2),因此该方法基于此继续执行上述步骤。在一个实施例中,具有基本相同配置和成分的晶片可放置在室中。以这种方式,可记录和分析工艺轮廓,以确定最优工艺参数组。在另一个实施例中,可将具有不同成分和/或结构的晶片放置在使用相同或不同工艺参数组的室中。一旦使用了全部工艺参数组,该方法随后进行至步骤216,以确定是否研究另一组操作压力P1和P2。如上所述,工艺压力P1和P2基本相同,但范围可从几mTorr至几百mTorr。然后,方法结束。
因此,例如,用于确定用于给定晶片成分的最优蚀刻的方法可概括为:
1.P1=50mTorr,其中,P2基本等于P1
a.工艺参数组1.1
i.沉积/蚀刻循环
b.工艺参数组1.2
i.沉积/蚀刻循环
c.工艺参数组1.3
i.沉积/蚀刻循环
2.P1=100mTorr,其中,P2基本等于P1
d.工艺参数组2.1
i.沉积/蚀刻循环
e.工艺参数组2.2
i.沉积/蚀刻循环
f.工艺参数组2.3
i.沉积/蚀刻循环
3.P1=xmTorr,其中,P2基本等于P1
g.工艺参数组3.1
i.沉积/蚀刻循环
可以从上述实例看出,该重复过程可无限地继续,直至测试完所有工艺参数组和所有压力。结果将生成数据,该数据可被分析,以确定对于给定生产标准的最佳蚀刻工艺。方法:使用所选取的工艺参数
应当注意,下文仅是为了示出使用示例性配方在示例性等离子体处理系统中的示例性蚀刻。不是所有的蚀刻配方都需要所有的这些步骤。在其它配方中,可采用其它的传统步骤。
本发明预定几个特定的控制参数,以最优化蚀刻速度、蚀刻轮廓、和蚀刻满意度。例如,贯穿沉积步骤和蚀刻步骤的室压可相对保持尽可能地接近。即,对于给定的所选取的操作压力,优选地,将沉积步骤操作压力和蚀刻步骤操作压力之间的差值保持最小。因为系统不需要如传统系统一样的等待间隔来平衡,所以贯穿整个沉积/蚀刻循环维持恒定的操作压力可减少处理时间。在实施例中,沉积和蚀刻工艺压力保持在大约50mTorr。操作压力范围可确定为从几mTorr到几百mTorr。
此外,例如,还可以期望在整个沉积和蚀刻步骤中维持等离子体场。为了维持等离子体场,相对于室压和气体体积,系统必须尽可能地保持平衡。因为系统不需要如在传统系统中一样的等待间隔来达到平衡,所以贯穿整个沉积/蚀刻循环维持等离子场可减少处理时间。这里示出的实例使用TCP(变压器耦合等离子体)等离子体源。然而,在不背离本发明的情况下,可使用诸如ICP(感应耦合等离子体)、ECR(电子回旋加速器谐振)、和RIE(反应式离子蚀刻)等的其它源。
参照图4,图4是根据本发明实施例的用于最优地蚀刻衬底的工艺流程图。图4所示的工艺将在生产环境中实现。在步骤402中,提供用于P1和P2的操作压力。一般来说,使用例如图2所示的过程来预定这些工艺压力。为了说明的目的,在示例性实施例中,设定如上所述50mTorr的压力。由控制器535(图5)来维持压力。下面将参照图5进一步详细论述控制器535及其相关结构和功能。
在步骤404中提供工艺参数。因此,例如,在实施例中,C4F8气体用于沉积。通过使气体遭受来自顶部TCP等离子体源和底部电极大约13.56MHz的射频,从沉积气体中生成等离子体。在沉积期间,将TCP(顶部)功率维持在大约400W,以及将偏压维持在大约50V。利用来自顶部TCP等离子体源和底部电极大约13.56MHz的射频,通过释放氟基(fluorine radical)可将SF6气体用于蚀刻。在蚀刻期间,将TCP(顶部)功率维持在大约400W,以及将偏压维持在大约100V。在一些实施例中,在蚀刻和聚合物沉积期间,不能与SF6和C4F8气体一起引入氩气。如上所述,在等离子体状态下的气体电离通常包括在等离子体蚀刻期间呈现的非通常数量的伴随离子。这些离子可撞击侧壁并去除一部分钝化层,或底切(undercut)侧壁而导致扇贝形轮廓。从而,在优选实施例中,每一个沉积和蚀刻步骤的持续时间可维持小于大约12秒。可将其它工艺参数设置为通过上述最优化方法所确定的。
蚀刻/沉积循环408/410以基本类似于上面图2所述的蚀刻/沉积循环208/210的方式进行。因此,在图3B和3D中示出了使用例如C4F8的聚合物沉积(子工艺)的步骤408的结果。对于聚合物沉积子工艺,C4F8气流可设置为从30sccm至200sccm。可确定C4F8气体的初始聚合物沉积压力,在此可通过具有预置阀位置的节流阀来控制气流速度。如图3B所示,钝化层312形成在掩模304和衬底308层所露出的表面上。在蚀刻步骤之后,图3D示出形成在蚀刻沟道316的侧壁318上的钝化层312。钝化层312的目的在于在蚀刻步骤期间提供对掩模304和侧壁318的保护。
在图3C和图3E中示出蚀刻步骤410的结果。使用SF6的硅蚀刻步骤(子工艺)可在沉积步骤(子工艺)之前或之后执行。对于蚀刻步骤,SF6气流可设置为从30sccm至300sccm。可确定SF6气体的初始蚀刻压力,在此可通过具有预置阀位置的节流阀(使用控制器535)来控制气流速度。注意到,可将沉积和蚀刻工艺压力设定为具有相同的预置阀位置,或具有不同但基本相似的预置阀位置。此外,能够将沉积和蚀刻步骤的重叠时间设定为在每个预置沉积和蚀刻的循环开始之后几秒至大约20秒。该重叠时间还可在单独的步骤中设置。图3C示出由蚀刻步骤410生成的蚀刻沟道316。应当注意,在蚀刻期间可去除在步骤408中形成的钝化层312的一部分。在优选实施例中,在聚合物沉积步骤408期间在掩模304上形成的部分钝化层312保留在掩模304上。可以从图3C中看出,在蚀刻步骤410期间,通过钝化层312防止掩模304被侵蚀。图3E示出在循环工艺中进一步的蚀刻步骤410。
在所述的实施例中,可以期望贯穿循环409维持等离子体场和转换时间间隔。如上所述,因为系统不需要如在传统系统中的等待间隔来达到平衡,所以维持等离子体场和气体之间的转换时间间隔有利于稳定平衡状态,这可以减少处理时间。如上所述,优选地,转换时间间隔小于250毫秒。在一些实施例中,可使用质量流控制阀来在工艺气体之间进行转换。单气阀确保一次只有一种类型的气体释放到等离子体室500中。继续该方法直至实现理想的蚀刻,因此该方法确定在步骤412中不需要其它处理。然后,方法结束。装置
参照图5,图5是可在本发明的实施例中使用的工艺室500的概括示意图。在示出的实施例中,等离子体处理室500包括变压器线圈等离予体(TCP)线圈502、上部电极504、下部电极508、气体源510、至少一个RF源548/544、排气泵520、以及控制器535。其中设置有TCP线圈502、上部电极504、和下部电极508的室壁552限定等离子体外壳(enclosure)。电极504/508和TCP线圈502限定封闭的等离子体体积540。至少一个RF源548/544与上部电极504和下部电极508电连接。RF源548/544可包括单个RF或RF的不同组合,以向如上所述的上部电极504和下部电极508供电。在等离子体处理室500中,包括衬底层和掩模层的晶片580位于下部电极508之上。下部电极508结合有用于支撑晶片580的合适的衬底卡盘机构(例如,静电、机械夹具等)。等离子体反应器顶部528结合有与下部电极508直接相对设置的上部电极504。
气体可通过气体源510穿过进气口543提供给封闭的等离子体体积540,并可通过排气泵520从封闭的等离子体体积540中排出。气体源510还包括钝化层气体源512、蚀刻剂气体源514、以及其它气体源516。通过阀537、539、和541实现对各种气体的气流调节。在可选实施例中,可通过单个质量流量控制阀(未示出)来实现对各种气体的气流调节。换句话说,可将分离的气体输送到公用的多点阀,使得可通过控制器535在单个过程点来控制气体之间的转换。排气阀520形成用于封闭的等离子体体积540的排气口。
控制器535可与系统的各个组件电连接,以调节等离子体工艺组件,组件包括例如,RF源544/548、排气阀520、与钝化层气体源512连接的控制阀537、与蚀刻剂气体源514连接的控制阀539、以及与其它气体源516连接的控制阀54l。如上所述,单个质量流量控制阀(未示出)也可与控制器535电连接,使得可在单个过程点控制气体之间的转换。控制器535也可用于控制:晶片区域中的气压、晶片背面He冷却压力、偏压、以及与阀控制同步的各个温度。
尽管根据几个优选实施例描述了本发明,但对其所作的改变、置换、修改、及各种等同替换等均应包含在本发明的范围之内。例如,尽管在图2和图4中示出蚀刻子步骤在沉积子步骤之前,但是如果需要,可将这些子步骤反过来。还要注意,存在很多实现本发明的方法和装置的替换方式。因此,这意味着,下面所附的权利要求应被解释为包括所有落入本发明的真正精神和范围内的改变、置换、修改、及各种等同替换。
权利要求书
(按照条约第19条的修改)
1.一种用于通过蚀刻掩模来蚀刻层中的特征的方法,包括以下步骤:
a)在第一压力下提供聚合物沉积气体;
由所述聚合物沉积气体形成第一等离子体;
在所述蚀刻掩模和所述层的所有露出的表面上形成钝化层;
b)在第二压力下提供蚀刻气体;
由所述蚀刻气体形成第二等离子体;
将由所述蚀刻掩模限定的所述特征蚀刻成为所述层;以及
c)提供用于在选取的时间参数内在所述聚合物沉积气体和所述蚀刻气体之间进行转换的控制阀,其中,所述第一压力和所述第二压力在恒定压力下基本相等,并且其中,重复所述步骤a)和b),直至实现所述特征,当在所述形成所述钝化层与所述蚀刻所述特征之间转换时,也将维持所述恒定压力和等离子体流。
2.根据权利要求1所述的方法,其中,所述第一压力和所述第二压力之间的差小于10%。
3.根据权利要求1所述的方法,其中,选取所述第一压力和所述第二压力,以在形成所述特征时使蚀刻速度最优化。
4.根据权利要求1所述的方法,其中,所述第一压力和所述第二压力维持在大约3mTorr至大约300mTorr。
5.根据权利要求1所述的方法,其中,所述第一压力和所述第二压力维持在大约50mTorr。
6.根据权利要求1所述的方法,其中,步骤a)和b)时间上重叠,以维持连续的等离子体场。
7.根据权利要求6所述的方法,其中,在持续时间中,所述重叠小于大约20秒。
8.根据权利要求1所述的方法,其中,所述选取的时间参数小于大约250毫秒。
9.根据权利要求1所述的方法,其中,在公共的室中执行沉积所述钝化层和蚀刻所述特征。
10.根据权利要求1所述的方法,其中,所述层是基于硅的基板。
11.一种用于通过蚀刻掩模来蚀刻层中的特征的方法,包括以下步骤:
a)在第一压力下提供蚀刻气体;
由所述蚀刻气体形成第一等离子体;以及将由所述蚀刻掩模限定的特征蚀刻成为所述层;
b)在第二压力下提供聚合物沉积气体;
由所述聚合物沉积气体形成第二等离子体;
在所述蚀刻掩模和所述层的所有露出的表面上形成钝化层;以及
c)提供用于在选取的时间参数内在所述聚合物沉积气体和所述蚀刻气体之间进行转换的控制阀,其中,所述第一压力和所述第二压力在恒定压力下基本相等,并且其中,重复所述步骤a)和b),直至实现所述特征,当在所述形成所述钝化层与所述蚀刻所述特征之间转换时,也将维持所述恒定压力和等离子体流。
12.根据权利要求11所述的方法,其中,所述第一压力和所述第二压力之间的差小于10%。
13.根据权利要求11所述的方法,其中,选取所述第一压力和所述第二压力,以在形成所述特征时使蚀刻速度最优化。
14.根据权利要求11所述的方法,其中,所述第一压力和所述第二压力维持在大约3mTorr至大约300mTorr。
15.根据权利要求11所述的方法,其中,所述第一压力和所述第二压力维持在大约50mTorr。
16.根据权利要求11所述的方法,其中,步骤a)和b)在时间上重叠,以维持连续的等离子体场。
17.根据权利要求16所述的方法,其中,在持续时间中,所述重叠小于大约20秒。
18.根据权利要求11所述的方法,其中,所述选取的时间参数小于大约250毫秒。
19.根据权利要求11所述的方法,其中,在公共的室中执行沉积所述钝化层和蚀刻所述特征。

Claims (20)

1.一种用于通过蚀刻掩模来蚀刻层中的特征的方法,包括以下步骤:
a)在第一压力下提供聚合物沉积气体;
由所述聚合物沉积气体形成第一等离子体;
在所述蚀刻掩模和所述层的所有露出的表面上形成钝化层;
b)在第二压力下提供蚀刻气体;
由所述蚀刻气体形成第二等离子体;
将由所述蚀刻掩模限定的所述特征蚀刻成为所述层;
以及
c)提供用于在选取的时间参数内在所述聚合物沉积气体和所述蚀刻气体之间进行转换的控制阀,其中,所述第一压力和所述第二压力基本相等,并且其中,重复所述步骤a)和b),直至实现所述特征。
2.根据权利要求1所述的方法,其中,所述第一压力和所述第二压力之间的差小于10%。
3.根据权利要求1所述的方法,其中,选取所述第一压力和所述第二压力,以在形成所述特征时使蚀刻速度最优化。
4.根据权利要求1所述的方法,其中,所述第一压力和所述第二压力维持在大约3mTorr至大约300mTorr。
5.根据权利要求1所述的方法,其中,所述第一压力和所述第二压力维持在大约50mTorr。
6.根据权利要求1所述的方法,其中,步骤a)和b)时间上重叠,以维持持续的等离子体场。
7.根据权利要求6所述的方法,其中,在持续时间中,所述重叠小于大约20秒。
8.根据权利要求1所述的方法,其中,所述选取的时间参数小于大约250毫秒。
9.根据权利要求1所述的方法,其中,在公共室中执行沉积所述钝化层和蚀刻所述特征。
10.根据权利要求1所述的方法,其中,所述层是基于硅的衬底。
11.一种用于通过蚀刻掩模来蚀刻层中的特征的方法,其包括:
a)在第一压力下提供蚀刻气体;
由所述蚀刻气体形成第一等离子体;以及
将由所述蚀刻掩模限定的特征蚀刻成为所述层;
b)在第二压力下提供聚合物沉积气体;
由所述聚合物沉积气体形成第二等离子体;
在所述蚀刻掩模和所述层的所有露出的表面上形成钝化层;以及
c)提供用于在选取的时间参数内在所述聚合物沉积气体和所述蚀刻气体之间进行转换的控制阀,其中,所述第一压力和所述第二压力基本相等,并且,其中,重复所述步骤a)和b),直至实现所述特征。
12.根据权利要求11所述的方法,其中,所述第一压力和所述第二压力之间的差小于10%。
13.根据权利要求11所述的方法,其中,选取所述第一压力和所述第二压力,以在形成所述特征时使蚀刻速度最优化。
14.根据权利要求11所述的方法,其中,所述第一压力和所述第二压力维持在大约3mTorr至大约300mTorr。
15.根据权利要求11所述的方法,其中,所述第一压力和所述第二压力维持在大约50mTorr。
16.根据权利要求11所述的方法,其中,步骤a)和b)时间上重叠,以维持持续的等离子体场。
17.根据权利要求16所述的方法,其中,在持续时间中,所述重叠小于大约20秒。
18.根据权利要求11所述的方法,其中,所述选取的时间参数小于大约250毫秒。
19.根据权利要求11所述的方法,其中,在公共的室中执行沉积所述钝化层和蚀刻所述特征。
20.根据权利要求11所述的方法,其中,所述层是基于硅的衬底。
CN 200580009789 2004-03-26 2005-03-23 处理具有最小扇贝纹路的衬底的方法 Pending CN101052536A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55670704P 2004-03-26 2004-03-26
US60/556,707 2004-03-26
US10/882,036 2004-06-29

Publications (1)

Publication Number Publication Date
CN101052536A true CN101052536A (zh) 2007-10-10

Family

ID=38783460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200580009789 Pending CN101052536A (zh) 2004-03-26 2005-03-23 处理具有最小扇贝纹路的衬底的方法

Country Status (1)

Country Link
CN (1) CN101052536A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484066A (zh) * 2010-01-26 2012-05-30 株式会社爱发科 干式蚀刻法
CN103050434A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 硅通孔的刻蚀方法
CN106898561A (zh) * 2015-12-21 2017-06-27 中微半导体设备(上海)有限公司 改善刻蚀工艺终点监测准确性的方法、刻蚀方法
CN112928070A (zh) * 2021-03-19 2021-06-08 长鑫存储技术有限公司 存储器的制作方法及存储器
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484066A (zh) * 2010-01-26 2012-05-30 株式会社爱发科 干式蚀刻法
CN103050434A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 硅通孔的刻蚀方法
CN106898561A (zh) * 2015-12-21 2017-06-27 中微半导体设备(上海)有限公司 改善刻蚀工艺终点监测准确性的方法、刻蚀方法
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
CN112928070A (zh) * 2021-03-19 2021-06-08 长鑫存储技术有限公司 存储器的制作方法及存储器
CN112928070B (zh) * 2021-03-19 2023-06-06 长鑫存储技术有限公司 存储器的制作方法及存储器
US12082394B2 (en) 2021-03-19 2024-09-03 Changxin Memory Technologies, Inc. Method for manufacturing memory and memory

Similar Documents

Publication Publication Date Title
US10727073B2 (en) Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10559475B2 (en) Control of directionality in atomic layer etching
CN110289233B (zh) 用于蚀刻低k及其它介电质膜的制程腔室
US11380551B2 (en) Method of processing target object
KR100443118B1 (ko) 다중성분의 합금을 에칭하기 위한 플라즈마 처리방법
EP1070342B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
CN101076456A (zh) 用于调整一组等离子体处理步骤的方法和装置
CN1524287A (zh) 用于蚀刻有机低k材料的特殊化学工艺
US11450513B2 (en) Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials
JP2007531280A (ja) 最少スカラップ基板の処理方法
Oehrlein et al. Plasma-based dry etching techniques in the silicon integrated circuit technology
CN1520609A (zh) 蚀刻用的高压无晶片自动清洗
CN1802730A (zh) 用于利用气体化学剂周期调制的等离子体蚀刻的方法
CN101052536A (zh) 处理具有最小扇贝纹路的衬底的方法
TW201818465A (zh) 被處理體之處理方法
CN1839218A (zh) 用于沉积具有可调节的性质的材料的方法和装置
CN1276479C (zh) Si蚀刻方法及蚀刻装置
CN113498442A (zh) 清洁处理腔室的方法
JPH06338479A (ja) エッチング方法
US20070034604A1 (en) Method and apparatus for tuning a set of plasma processing steps
US7604750B2 (en) Method for fabricating semiconductor device
US20220293430A1 (en) Isotropic silicon nitride removal
KR20210146792A (ko) 보잉을 억제하기 위한 보호 측벽층을 형성하는 방법 및 장치
US20220344158A1 (en) Method and device for controlling a thickness of a protective film on a substrate
WO1999013489A2 (en) Apparatus for improving etch uniformity and methods therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071010