CN113808929A - 一种半导体结构的形成方法 - Google Patents

一种半导体结构的形成方法 Download PDF

Info

Publication number
CN113808929A
CN113808929A CN202010535906.9A CN202010535906A CN113808929A CN 113808929 A CN113808929 A CN 113808929A CN 202010535906 A CN202010535906 A CN 202010535906A CN 113808929 A CN113808929 A CN 113808929A
Authority
CN
China
Prior art keywords
layer
opening
forming
mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010535906.9A
Other languages
English (en)
Inventor
李洋
邓世琪
严利均
刘志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Advanced Micro Fabrication Equipment Inc
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN202010535906.9A priority Critical patent/CN113808929A/zh
Publication of CN113808929A publication Critical patent/CN113808929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体结构的形成方法，包括提供衬底，衬底表面具有掩膜层，掩膜层表面具有图形层，图形层内具有图形开口，图形开口底部暴露出掩膜层的顶部表面；以图形层为掩膜，刻蚀图形开口底部的部分掩膜层，在掩膜层内形成第一开口；形成第一开口之后，在第一开口顶角的周围形成保护层；以保护层为掩膜，刻蚀第一开口底部的掩膜层，直至暴露出衬底的顶部表面，在掩膜层内形成第二开口。此发明解决了传统刻蚀半导体结构形成过程中掩膜层的顶角处被刻蚀磨损的问题，通过在刻蚀过程中添加一层保护层，保证在刻蚀过程中掩膜层的顶角不会被破损，提升了图形转移的准确性。

Description

一种半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构的形成方法。
背景技术
在半导体技术领域中，半导体结构的形成主要通过光刻、蚀刻和平坦化等一系列的工艺形成的；其中，半导体的刻蚀工艺是将光刻工艺的图形层上图案(pattern)刻蚀转移至基底材料上。该刻蚀工艺需要在等离子体反应腔内部，调控刻蚀的气体、温度、功率源以及刻蚀时间等参数，来控制其刻蚀半导体结构的形状。
随着半导体行业的发展，新型的3D NAND存储器中包括衬底，所述衬底包括基底(Substrate)和位于基底上交替堆叠的氧化硅和氮化硅。随着半导体技术的发展，对3DNAND存储器的存储容量提出了更高的要求，即：要求3D NAND存储器的存储量较高，这将使氧化硅和氮化硅的堆叠层数增多，相应的，所需的掩膜层的厚度也相应增厚。
然而，对所述掩膜层进行图形化形成掩膜开口时，由于所述掩膜层的厚度较厚，这将使掩膜层顶角被磨损破坏，即：所形成的掩膜开口的形状与预设图形不一致，那么后续再以掩膜层为掩膜刻蚀，在所述氧化硅和氮化硅内形成的开口的形状也与预定的图形不一致，因此，需要提供一种可以保证掩膜层的顶角不被刻蚀磨损的刻蚀方法，来提高图形转移的准确性。
发明内容
本发明的目的是提供一种半导体结构的形成方法。此方法旨在解决传统刻蚀半导体结构形成过程中掩膜层的顶角处被刻蚀磨损的问题，通过在刻蚀过程中添加一层保护层，保证在刻蚀过程中掩膜层的顶角不会被破损，提高图形转移的准确性。
为达到上述目的，本发明提供了一种半导体结构的形成方法，包括：
提供衬底，所述衬底表面具有掩膜层，所述掩膜层表面具有图形层，所述图形层内具有图形开口，所述图形开口底部暴露出所述掩膜层的顶部表面；
以所述图形层为掩膜，刻蚀所述图形开口底部的部分掩膜层，在所述掩膜层内形成第一开口；
形成所述第一开口之后，在所述第一开口顶角的周围形成保护层；
以所述保护层为掩膜，刻蚀所述第一开口底部的掩膜层，直至暴露出所述衬底的顶部表面，在所述掩膜层内形成第二开口。
上述的半导体结构的形成方法，其中，所述衬底包括基底和位于基底上交替堆叠的氧化层和氮化层；所述氧化层的材料包括：氧化硅；所述氮化层的材料包括：氮化硅。
上述的半导体结构的形成方法，其中，所述保护层的材料与掩膜层的材料相同。
上述的半导体结构的形成方法，其中，所述保护层的材料与掩膜层的材料不同。
上述的半导体结构的形成方法，其中，所述掩膜层的材料包括：无定形碳；所述保护层的材料包括：氧化硅、氮化硅或有机聚合物。
上述的半导体结构的形成方法，其中，所述保护层的厚度与所述第一开口底部的掩膜层的厚度成正比。
上述的半导体结构的形成方法，其中，所述保护层的形成方法包括：等离子体喷涂工艺。
上述的半导体结构的形成方法，其中，所述等离子体喷涂采用的压力值小于30毫托。
上述的半导体结构的形成方法，其中，所述图形层包括：位于所述掩膜层表面的介质抗反射涂层、位于介质抗反射涂层上的底部抗反射涂层以及位于底部抗反射涂层表面的光刻胶层。
上述的半导体结构的形成方法，其中，所述衬底与所述掩膜层之间具有停止层，所述第二开口底部暴露出所述停止层的表面。
上述的半导体结构的形成方法，其中，形成所述第二开口之后，还包括：去除所述保护层。
上述的半导体结构的形成方法，其中，形成所述第二开口之后，还包括：以所述掩膜层为掩膜，刻蚀所述第二开口底部交替堆叠的氧化层和氮化层，直至暴露出所述基底的顶部表面，在交替堆叠的氧化层和氮化层内形成通孔。
运用此发明，解决了传统刻蚀半导体结构形成过程中掩膜层的顶角处被刻蚀磨损的问题，通过在刻蚀过程中添加一层保护层，保证在刻蚀过程中掩膜层的顶角不会被破损，提升了图形转移的准确性。
相对于现有技术，本发明具有以下有益效果：
本发明提供的半导体结构的形成方法中，通过两步刻蚀工艺对掩膜层进行刻蚀，首先刻蚀部分掩模层，形成所述第一开口。在形成所述第一开口的过程中，由于刻蚀时间较短，所述图形层能够对掩膜层进行较好的防护，能够防止第一开口的顶角侧壁被磨损而发生倾斜，即：所述第一开口的顶角的形貌较好。形成所述第一开口之后，在所述第一开口顶角的周围形成保护层，所述保护层在后续刻蚀所述第一开口底部的掩膜层的过程中能够对顶角周围进行保护，防止所形成的第二开口的顶角被磨损，因此，所形成的第二开口的形貌良好，那么，后续以第二开口为掩膜，刻蚀所述衬底所形成的图形与预设的图形一致性较好。
附图说明
图1至图4为本发明一种形成半导体结构各步骤的结构示意图；
图5为本发明另一种形成半导体结构的结构示意图；
图6为本发明半导体结构的扫描电镜图。
具体实施方式
以下结合附图通过具体实施例对本发明作进一步的描述，这些实施例仅用于说明本发明，并不是对本发明保护范围的限制。
本发明是一种半导体结构的形成方法，该半导体结构的形成是在等离子体处理装置中刻蚀完成的，包括：
请参考图1，提供衬底10，衬底10表面具有掩膜层30，掩膜层30表面具有图形层40，图形层40内具有图形开口5，图形开口5底部暴露出掩膜层30的顶部表面，形成半导体的掩膜版。
在本实施例中，衬底10包括基底101(Substrate)和位于基底101(Substrate)上交替堆叠的氧化层102和氮化层103；衬底10中氧化层102和氮化层103交替堆叠的层数越来越多，对应的3D NAND存储器的容量会越来越大。随着半导体技术的发展，要求3D NAND存储器的存储量越来越大，因此，需要氧化层102和氮化层103堆叠的层数越来越多，例如：需要氧化层102和氮化层103堆叠的层数为64层、128层或者256层。为了对交替堆叠的层数较多的氧化层102和氮化层103的表面有更好的保护，使掩膜层30的厚度也较厚。
在本实施例中，所述基底101(Substrate)的材料包括硅；氧化层102的材料包括氧化硅；氮化层103的材料包括氮化硅；掩膜层30的材料包括无定形碳(Carbon)，则对应的掩膜版为碳掩膜版。
其中，图形层40包括：位于掩膜层30表面的介质抗反射(DARC)涂层401、位于DARC涂层401上的底部抗反射(BARC)涂层402以及位于BARC涂层表面402的光刻胶(PR)层403。
所述衬底10与掩膜层30之间具有停止层20，形成第二开口8时，直至暴露出停止层20的表面；停止层20的材料包括氧化硅。所述停止层20用于后续形成第二开口时的停止层。
所述图形开口5用于定义后续形成第一开口的位置和尺寸。
请参考图2，以图形层40为掩膜，刻蚀图形开口5底部的部分掩膜层30，在掩膜层30内形成第一开口600。
以图形层40为掩膜，刻蚀图形开口5底部的部分掩膜层30的工艺包括各向异性干法刻蚀工艺，选择所述各向异性干法刻蚀的意义在于：所述各向异性干法刻蚀是指在垂直方向上的刻蚀速率远远大于水平方向上的刻蚀速率，使得所形成的第一开口600侧壁与底部的垂直度较好，有利于提高细小图形的保真性。
以PR层403、BARC涂层402和DARC涂层401为掩膜，将图形开口5的图案刻蚀转移到掩膜层30内部，形成所述第一开口600。尽管高存储量的3D NAND存储器需要所述掩膜层30的厚度较厚，但是并不是一次性刻穿所述掩膜层30，而是仅仅刻蚀图形开口5底部的部分掩膜层30形成所述第一开口600。
在形成所述第一开口600的过程中，由于刻蚀时间较短，所述图形层40对掩膜层30的保护能力较好，使所形成的第一开口600的顶角没有被磨损，即：所述图形开口5的图形很好地转移给了第一开口600，减小了图形转移的差异。
同时，在形成所述第一开口600的过程中，所述图形层40也被刻薄，尽管选择的气体是刻蚀掩膜层30，但是这种刻蚀气体对图形层40也会有一些刻蚀，只是刻蚀的速率没有刻掩模层30那么快。
在本实施例中，参考图2所示，形成所述第一开口600之后，PR层403和BARC涂层402被刻蚀去除，还剩余部分的DARC涂层401。
请参考图3，形成第一开口600之后，在第一开口600顶角的周围形成保护层700。
在本实施例中，保护层700覆盖第一开口600顶角的周围包括：覆盖第一开口600的顶部侧壁、第一开口600的顶角处和剩余部分DARC涂层401的上表面，从而充分保护掩膜层30的顶角302位置。
保护层700的形成是在等离子体处理装置内部，无需取出等离子体处理装置，直接通过该等离子体处理装置内置的射频源功率源，进行等离子体喷涂。
其中，等离子体喷涂采用的射频源功率源的输出频率为13MHz-60MHZ；等离子体喷涂采用的压力值小于30毫托，超过30毫托压力值会出现喷涂不均匀的现象；在本实施例中，等离子体喷涂的压力为10毫托。
保护层700的厚度与所述第一开口600底部的掩膜层30的厚度成正比；当所述第一开口600底部的掩膜层30厚度越厚时，刻蚀过程中掩膜层30的边角处302越容易被刻蚀，则相应的喷涂的保护层700也应该越厚；在本实施例中，保护层700的材料与掩膜层30的材料不同，则所述保护层700与掩膜层30具有不同的刻蚀选择比，使得后续去除所述保护层700时，所述掩膜层30难以被去除，则有利于确保掩膜层30的图形形状。所述保护层700的材料包括：氧化硅、氮化硅或有机聚合物。
请参考图4，以保护层700为掩膜，刻蚀第一开口600底部的掩膜层30，直至暴露出衬底10的顶部表面，在掩膜层30内形成第二开口8。
形成第二开口8的工艺包括各向异性干法刻蚀工艺，，选择所述各向异性干法刻蚀的意义在于：所述各向异性干法刻蚀是指在垂直方向上的刻蚀速率远远大于水平方向上的刻蚀速率，使得所形成的第二开口800侧壁与底部的垂直度较好，有利于提高细小图形的保真性。
在形成第二开口8的过程中，由于所述第一开口600底部掩膜层30的厚度较薄，使得形成第二开口8的时间较短，因此，所述保护层700对第一开口600顶角的位置保护较好，因此，所形成的第二开口8的顶角未被磨损，图形转移较好，所述第二开口8的形貌与预设图案的一致性较高，则后续以所述掩膜层30为掩膜，在交替堆叠的氧化层和氮化层内形成通孔的形貌与其预设的图案形貌一致性较高，有利于提高器件性能的可控性。
在本实施例中，形成第二开口8之后，还包括：去除保护层700；去除保护层700的工艺包括湿法刻蚀工艺或者干法刻蚀工艺。
形成第二开口8之后，还包括：以掩膜层30为掩膜，刻蚀第二开口8底部交替堆叠的氧化层102和氮化层103，直至暴露出基底101的顶部表面，在交替堆叠的氧化层102和氮化层103内形成通孔。
图5为本发明另一种形成半导体结构的结构示意图。
本实施例形成第一开口的方法与上述实施例相同，在此不作赘述。
请参考图5，形成所述第一开口601之后，在所述第一开口601的内侧壁和掩膜层30上形成保护层701。
在本实施例中，所述保护层701覆盖第一开口601顶角的周围包括：覆盖第一开口601的所有侧壁、第一开口601的顶角处和剩余部分DARC涂层401的上表面。
形成保护层701之后，以所述保护层701为掩膜，刻蚀所述第一开口601底部的掩膜层30，直至暴露出所述衬底10的顶部表面，在所述掩膜层30内形成第二开口8。
以所述保护层701为掩膜，刻蚀所述第一开口601底部的掩膜层30的工艺包括：干法刻蚀工艺。在本实施例中，所述保护层701的材料与掩膜层30的材料不同，则所述保护层701与掩膜层30具有不同的刻蚀选择比，使得后续去除所述保护层701时，所述掩膜层30难以被去除，则有利于确保掩膜层30的图形形状。
本实施例形成第二开口8和刻蚀第二开口8底部交替堆叠的氧化层102和氮化层103的方法与上述实施例相同，在此不作赘述。
在本实施例中，保护层701覆盖第一开口601顶角的周围，继而以保护层701为掩膜继续刻蚀，会出现第二开口8变小的情况(实验中也可以观察到)。
因此，采用本实施例中保护层701的覆盖方法，需要利用多次氧化沉积来形成保护层701和多次刻蚀相结合。其中，每次氧化沉积生成保护层701需要通过调节沉积的时间来控制沉积保护层701的厚度，既保证达到保护效果，也减少对后续刻蚀第二开口8尺寸的影响。需要保证保护层701的第一开口601侧壁垂直，没有倾斜的形貌出现，在后续多次氧化沉积时，只沉积在保护层701顶部，而减少每次在转角302处的沉积量和侧壁处沉积量。
图6为本发明半导体结构的扫描电镜图。
在本发明提供的实施例中，参照如图6所示，展现了电镜下刻蚀半导体结构刻蚀完成后，掩膜层30的顶角302的俯视图，从俯视图中能够清晰的看出掩膜版的顶角处302光滑，表明了该半导体结构形成方法能够有效地保护掩膜层30的顶角302，不会在刻蚀工艺中被破坏，解决了传统刻蚀半导体结构形成过程中掩膜层30的顶角处302被刻蚀磨损的问题，同时，提升了半导体结构的刻蚀选择比，降低了刻蚀成本。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有掩膜层，所述掩膜层表面具有图形层，所述图形层内具有图形开口，所述图形开口底部暴露出所述掩膜层的顶部表面；
以所述图形层为掩膜，刻蚀所述图形开口底部的部分掩膜层，在所述掩膜层内形成第一开口；
形成所述第一开口之后，在所述第一开口顶角的周围形成保护层；
以所述保护层为掩膜，刻蚀所述第一开口底部的掩膜层，直至暴露出所述衬底的顶部表面，在所述掩膜层内形成第二开口。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底和位于基底上交替堆叠的氧化层和氮化层；所述氧化层的材料包括：氧化硅；所述氮化层的材料包括：氮化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料与掩膜层的材料相同。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料与掩膜层的材料不同。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料包括：无定形碳；所述保护层的材料包括：氧化硅、氮化硅或有机聚合物。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度与所述第一开口底部的掩膜层的厚度成正比。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的形成方法包括：等离子体喷涂工艺。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述等离子体喷涂采用的压力值小于30毫托。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形层包括：位于所述掩膜层表面的介质抗反射涂层、位于介质抗反射涂层上的底部抗反射涂层以及位于底部抗反射涂层表面的光刻胶层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底与所述掩膜层之间具有停止层，所述第二开口底部暴露出所述停止层的表面。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二开口之后，还包括：去除所述保护层。
12.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二开口之后，还包括：以所述掩膜层为掩膜，刻蚀所述第二开口底部交替堆叠的氧化层和氮化层，直至暴露出所述基底的顶部表面，在交替堆叠的氧化层和氮化层内形成通孔。
CN202010535906.9A 2020-06-12 2020-06-12 一种半导体结构的形成方法 Pending CN113808929A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010535906.9A CN113808929A (zh) 2020-06-12 2020-06-12 一种半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010535906.9A CN113808929A (zh) 2020-06-12 2020-06-12 一种半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN113808929A true CN113808929A (zh) 2021-12-17

Family

ID=78892101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010535906.9A Pending CN113808929A (zh) 2020-06-12 2020-06-12 一种半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113808929A (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
CN101052536A (zh) * 2004-03-26 2007-10-10 朗姆研究公司 处理具有最小扇贝纹路的衬底的方法
KR20090091523A (ko) * 2008-02-25 2009-08-28 주식회사 하이닉스반도체 반도체 소자의 콘택홀 제조방법
CN102737983A (zh) * 2012-07-05 2012-10-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
US20140295636A1 (en) * 2013-04-01 2014-10-02 SanDisk Technologies, Inc. Spacer passivation for high aspect ratio etching of multilayer stacks for three dimensional nand device
US9184060B1 (en) * 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US20170178920A1 (en) * 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
CN107611026A (zh) * 2016-07-11 2018-01-19 北京北方华创微电子装备有限公司 一种深硅刻蚀工艺
CN107968050A (zh) * 2017-11-24 2018-04-27 长江存储科技有限责任公司 沟道孔的底部刻蚀方法
TW201832286A (zh) * 2016-11-30 2018-09-01 日商東京威力科創股份有限公司 電漿蝕刻方法
KR20180101204A (ko) * 2017-03-03 2018-09-12 램 리써치 코포레이션 고종횡비 실린더 에칭을 위해 측벽 패시베이션 증착 컨포멀성을 튜닝하는 기법
CN108565264A (zh) * 2018-04-13 2018-09-21 长江存储科技有限责任公司 存储串的制备方法及半导体结构刻蚀方法
CN108573974A (zh) * 2017-03-14 2018-09-25 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN109545790A (zh) * 2018-11-02 2019-03-29 长江存储科技有限责任公司 三维存储器的沟道孔的形成方法
US20190131140A1 (en) * 2017-10-31 2019-05-02 American Air Liquide, Inc. Hydrofluorocarbons containing –nh2 functional group for 3d nand and dram applications
US20190284697A1 (en) * 2016-12-14 2019-09-19 Ulvac, Inc. Deposition apparatus and deposition method
CN110517983A (zh) * 2018-05-21 2019-11-29 东京毅力科创株式会社 用于蚀刻期间的低k沟槽保护的原子层沉积
US20200035505A1 (en) * 2018-07-27 2020-01-30 Applied Materials, Inc. 3D NAND Etch

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
CN101052536A (zh) * 2004-03-26 2007-10-10 朗姆研究公司 处理具有最小扇贝纹路的衬底的方法
KR20090091523A (ko) * 2008-02-25 2009-08-28 주식회사 하이닉스반도체 반도체 소자의 콘택홀 제조방법
CN102737983A (zh) * 2012-07-05 2012-10-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
US20140295636A1 (en) * 2013-04-01 2014-10-02 SanDisk Technologies, Inc. Spacer passivation for high aspect ratio etching of multilayer stacks for three dimensional nand device
US9184060B1 (en) * 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
US20170178920A1 (en) * 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
CN107611026A (zh) * 2016-07-11 2018-01-19 北京北方华创微电子装备有限公司 一种深硅刻蚀工艺
TW201832286A (zh) * 2016-11-30 2018-09-01 日商東京威力科創股份有限公司 電漿蝕刻方法
US20190284697A1 (en) * 2016-12-14 2019-09-19 Ulvac, Inc. Deposition apparatus and deposition method
KR20180101204A (ko) * 2017-03-03 2018-09-12 램 리써치 코포레이션 고종횡비 실린더 에칭을 위해 측벽 패시베이션 증착 컨포멀성을 튜닝하는 기법
CN108573974A (zh) * 2017-03-14 2018-09-25 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
US20190131140A1 (en) * 2017-10-31 2019-05-02 American Air Liquide, Inc. Hydrofluorocarbons containing –nh2 functional group for 3d nand and dram applications
CN107968050A (zh) * 2017-11-24 2018-04-27 长江存储科技有限责任公司 沟道孔的底部刻蚀方法
CN108565264A (zh) * 2018-04-13 2018-09-21 长江存储科技有限责任公司 存储串的制备方法及半导体结构刻蚀方法
CN110517983A (zh) * 2018-05-21 2019-11-29 东京毅力科创株式会社 用于蚀刻期间的低k沟槽保护的原子层沉积
US20200035505A1 (en) * 2018-07-27 2020-01-30 Applied Materials, Inc. 3D NAND Etch
CN109545790A (zh) * 2018-11-02 2019-03-29 长江存储科技有限责任公司 三维存储器的沟道孔的形成方法

Similar Documents

Publication Publication Date Title
US8119535B2 (en) Pitch reduced patterns relative to photolithography features
US10211062B2 (en) Semiconductor structures and fabrication methods thereof
CN105336571B (zh) 自对准多重图形掩膜的形成方法
US11309182B2 (en) Semiconductor structure and method for forming the same
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
CN109545790B (zh) 三维存储器的沟道孔的形成方法
JPH05136105A (ja) 構造面を選択的にエツチングする方法
CN108574010B (zh) 半导体结构及其形成方法
US20200279748A1 (en) Semiconductor structure and formation method thereof
CN113808929A (zh) 一种半导体结构的形成方法
CN108550522B (zh) 一种多次图形化的方法
CN108257910B (zh) 浅沟槽隔离沟槽的制作方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
CN110391133A (zh) 图案化方法
CN210837709U (zh) 浅沟槽隔离结构和掩膜结构
JP2009032872A (ja) 半導体装置の製造方法
CN112928057B (zh) 半导体结构及其形成方法
KR101120184B1 (ko) 반도체 소자의 패턴 형성 방법
CN112735947A (zh) 半导体结构及其形成方法
KR20040055346A (ko) 반도체 소자의 트렌치 형성 방법
CN112563122A (zh) 半导体结构及其形成方法
CN113851376B (zh) 半导体结构的形成方法
CN210607186U (zh) 半导体结构
KR20090119228A (ko) 반도체 소자의 제조 방법
CN116994950A (zh) 半导体结构的刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination