CN102737983A - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供基底，在所述基底上形成介质层；在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口；以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。成通孔时，重复刻蚀步骤和聚合物的形成步骤，使得聚合物能保持一定的厚度，从而在整个刻蚀过程中，保护掩膜层不会受到损伤或损伤的速率减小，提高介质层相对于掩膜层的刻蚀选择比。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。

背景技术

随着集成电路向亚微米尺寸发展，器件的密集程度和工艺的复杂程度不断增加，对工艺过程的严格控制变得更为重要。其中，通孔作为多层金属层间互连以及器件有源区与外界电路之间的连接的通道，由于其在器件结构组成中具有的重要作用，使得通孔的形成工艺历来为本领域技术人员所重视。

图1~图3为现有通孔形成过程的结构示意图。

参考图1，提供半导体衬底100，在所述半导体衬底上形成介质层101，所述介质层101为单层结构或多层堆叠结构，例如：所述介质层101为氧化硅层的单层结构；在所述介质层101表面形成掩膜层102，所述掩膜层102具有暴露介质层101表面的开口103，所述掩膜层102的材料为光刻胶。

参考图2，采用等离子体刻蚀工艺，沿开口103刻蚀所述介质层101，形成通孔104，所述通孔104暴露半导体衬底100的表面，等离子体刻蚀采用的气体为CF₄或C₄F₈。

然而，在实际的生产中发现，随着器件的尺寸的缩小，通孔的尺寸也随之缩小，尤其是采用现有的等离子体刻蚀工艺在形成具有高的深宽比的通孔时，随着刻蚀的进行，通孔内的气体交换越来越慢，因此需要加强偏置功率来增强气体的交换和通孔内的反应速率，偏置功率的增加，使得刻蚀时的高能量离子的物理轰击作用变强，掩膜层102会变薄或者损伤（参考图3），掩膜层的变薄或损伤，会降低介质层相对于掩膜层的刻蚀选择比，会造成刻蚀形成的通孔的变形或者相邻通孔之间的桥接。

更多关于通孔的形成方法，请参考公开号为US2009/0224405A1的美国专利。

发明内容

本发明解决的问题是提高介质层相对于掩膜层的刻蚀选择比。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：

提供基底，在所述基底上形成介质层；

在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口，所述掩膜层材料为光刻胶或无定形碳；

以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。

可选的，所述介质层为氧化硅层、氮化硅层、碳化硅层的单层或多层的堆叠结构。

可选的，所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CO中的一种或几种。

可选的，所述等离子体刻蚀采用的气体还包括O2和Ar。

可选的，所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~200毫托。

可选的，所述偏置功率源输出的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比保持不变。

可选的，所述第一占空比的范围为10%~90%。

可选的，所述偏置功率源输出的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比逐渐减小，每个脉冲周期内第一时间和第二时间之和保持不变。

可选的，所述第一占空比从90%逐渐减小到10%。

可选的，所述射频功率源以脉冲的方式输出射频功率。

可选的，所述偏置功率源输出脉冲的频率等于射频功率源输出脉冲的频率。

可选的，所述偏置功率源和射频功率源输出脉冲的频率小于等于50千赫兹。

可选的，所述射频功率源输出的一个脉冲周期内，所述射频功率源打开的时间为第三时间，所述射频功率源关闭的时间为第四时间，第三时间与第三时间和第四时间之和的比为第二占空比，所述第二占空比等于第一占空比。

可选的，所述第二占空比为10%~90%。

可选的，所述射频功率源输出的一个脉冲周期内，所述射频功率源打开的时间为第三时间，所述射频功率源关闭的时间为第四时间，第三时间与第三时间和第四时间之和的比为第二占空比，所述第一占空比小于第二占空比。

可选的，所述第一占空比为第二占空比的40%~90%。

可选的，所述第二占空比为30%~90%，第一占空比为10%~80%。

可选的，所述形成的通孔的深宽比大于等于10:1。

与现有技术相比，本发明技术方案具有以下优点：

采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀形成通孔时，偏置功率源以脉冲的方式输出偏置功率，重复刻蚀步骤和聚合物的形成步骤，使得聚合物能保持一定的厚度，从而在整个刻蚀过程中，保护掩膜层不会受到损伤或损伤的速率减小，提高介质层相对于掩膜层的刻蚀选择比。

进一步，采用偏置功率的第一占空比不断减小的等离子体刻蚀，随着刻蚀过程的进行，由于第一占空比的不断减小，一个刻蚀周期内，射频功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而在刻蚀形成通孔的同时，在掩膜层表面形成足量的聚合物。

更进一步，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比等于射频功率源输出脉冲的第二占空比，即在聚合物形成时，偏置功率源和射频功率源均关闭，腔体中刻蚀步骤残余的正离子受到的加速电场为0，形成的聚合物不会受到正离子的轰击而产生损耗，聚合物始终维持在一定的厚度，均匀性较好，从而保护掩膜层不会受到损害或被损害的速率减小。

再进一步，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，使得在每个刻蚀周期的刻蚀步骤的后部分，由于偏置功率源的关闭，在刻蚀步骤中部分聚合物沉积在掩膜层表面，刻蚀步骤后，射频功率源和偏置功率源均关闭，进行聚合物沉积步骤，能沉积更多的聚合物，从而保护掩膜层不会受到损害或被损害的速率减小。所述第一占空比为第二占空比的40%~90%，所述第二占空比为30%~90%，第一占空比为10%~80%，提高刻蚀效率同时，又能在掩膜层表面形成足够的聚合物。

附图说明

图1~图3为现有通孔形成过程的结构示意图；

图4为本发明第一实施例半导体结构的形成方法的流程示意图；

图5~图8为本发明第一实施例半导体结构的形成过程的剖面结构示意图；

图9为本发明第一实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图；

图10为本发明第二实施例半导体结构的形成方法的流程示意图；

图11~图14为本发明第二实施例半导体结构的形成过程的剖面结构示意图；

图15为本发明第二实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图；

图16为第一占空比与刻蚀时间或刻蚀深度的关系示意图；

图17为本发明第三实施例半导体结构的形成方法的流程示意图；

图18~图21为本发明第三实施例半导体结构的形成过程的剖面结构示意图；

图22为本发明第三实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图；

图23为本发明第四实施例半导体结构的形成方法的流程示意图；

图24~图27为本发明第四实施例半导体结构的形成过程的剖面结构示意图；

图28为本发明第四实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图。

具体实施方式

发明人在采用现有的等离子体刻蚀工艺刻蚀介质层的过程中发现，随着在介质层中形成的通孔的深宽比的增加，通孔内的气体的交换速率越来越慢，影响刻蚀速率和通孔形成的侧壁形貌，为了提高通孔内的气体的交换速率，需要增加等离子体刻蚀时的偏置功率，而偏置功率的增加会使得刻蚀时正离子的轰击作用变强，使得掩膜层变薄或发生损伤，降低了介质层对于掩膜层的刻蚀选择比，小于4:1，继续以变薄或发生损伤的掩膜层为掩膜刻蚀介质层时，会使得介质层中形成的通孔发生变形或者相邻通孔直接的桥接，后续在通孔中形成互连结构时，影响器件的稳定性。

为解决上述问题，发明人提出一种半导体结构的形成方法，参考图4，图4为本发明第一实施例半导体结构的形成方法的流程示意图，包括：

步骤S21，提供基底，在所述基底上形成介质层；

步骤S22，在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口；

步骤S23，以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，射频功率源以连续的方式输出射频功率，偏置功率源以脉冲的方式输出偏置功率，偏置功率源输出脉冲的第一占空比保持不变，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复上述过程，直至形成通孔。

图5~图8为本发明第一实施例半导体结构的形成过程的剖面结构示意图；图9为本发明第一实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图。

参考图5，提供基底200，在所述基底200上形成介质层202；在所述介质层202上形成掩膜层203，所述掩膜层203具有暴露介质层202表面的开口205。

所述基底200为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底200内形成有离子掺杂区、硅通孔等（图中未示出）；所述基底200上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底200上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述介质层202为氧化硅层、氮化硅层或碳化硅层的单层结构；所述介质层202可以为氧化硅层和氮化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层202可以为氧化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层202可以为氮化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层202可以为氧化硅层、氮化硅层、碳化硅层的三层结构或者三层结构的多层堆叠结构。所述介质层202中后续形成通孔，通孔用于填充金属形成插塞。

本实施例中所述介质层202为氧化硅层的单层结构。

所述掩膜层203材料为光刻胶或者无定形碳，作为后续刻蚀介质层202时的掩膜，所述掩膜层的厚度为200~600纳米，通过图形化所述掩膜层203形成开口205，所述开口205暴露介质层202的表面，开口205的位置与后续刻蚀的通孔的位置相对应。

参考图6和图7，以所述掩膜层203为掩膜，对所述介质层进行等离子体刻蚀，射频功率源以连续的方式输出射频功率，偏置功率源以脉冲的方式输出偏置功率，偏置功率源输出脉冲的第一占空比保持不变，所述等离子体刻蚀的一个刻蚀周期包括刻蚀步骤和聚合物形成步骤，当偏置功率源打开时，进行刻蚀步骤，刻蚀部分所述介质层202，形成刻蚀孔206；当偏置功率源关闭时，进行聚合物形成步骤，在掩膜层203表面形成聚合物204。

需要说明的是，本实施例以及后续实施例中进行等离子体刻蚀采用的刻蚀装置可以是电感耦合等离子体刻蚀装置（ICP）也可以是电容耦合等离子体刻蚀装置（CCP），电感耦合等离子体刻蚀装置和电容耦合等离子体刻蚀装置提供的射频功率源频率大于等于27兆赫兹，偏置功率源频率小于等于15兆赫兹。当所述刻蚀装置为电容耦合等离子体刻蚀装置时，射频功率源可以施加在上电极上或者施加在上下电极上，用于产生射频功率，电离刻蚀气体，产生等离子体，并控制等离子体的密度；偏置功率源施加在下电极，用于产生偏置功率，影响鞘层特性（鞘层电压或加速电压），并控制等离子体的能量分布。当所述刻蚀装置为电感耦合等离子体刻蚀装置时，射频功率源可以施加在电感线圈，用于产生射频功率，电离刻蚀气体，产生等离子体，并控制等离子体的密度；偏置功率源施加在下电极，用于产生偏置功率，影响鞘层特性（鞘层电压或加速电压），并控制等离子体的能量分布。

等离子体刻蚀时，偏置功率源以脉冲的方式周期性的输出偏置功率，即偏置功率源间隔的打开或关闭，偏置功率源打开时有偏置功率输出，偏置功率源关闭时没有偏置功率输出，参考图9，图9为射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图，射频功率源持续的输出射频功率，射频功率始终为“高”时（射频功率源打开），射频功率用于电离刻蚀气体，形成等离子体，偏置功率源以脉冲的方式输出偏置功率，偏置功率源输出的偏置功率的一个脉冲周期C1内，所述偏置功率源打开的时间为第一时间T1，所述偏置功率源关闭的时间为第二时间T2，第一时间T1与第一时间T1和第二时间T2之和的比值为第一占空比，偏置功率打开时，进行刻蚀步骤，偏置功率关闭时，进行聚合物形成步骤，本实施例中，等离子体刻蚀过程中，偏置功率的每一个脉冲周期中所述占空比保持不变，所述第一占空比的范围为10%~90％，较佳的，所述第一占空比的范围为40%~60%，使得刻蚀步骤和聚合物形成步骤保持一定的时间，在进行等离子体刻蚀时，在提高刻蚀效率的同时，在掩膜层表面形成足量的聚合物，使得掩膜层不会被损伤或损伤很小，提高介质层相对于掩膜层的刻蚀选择比。

继续参考图6和图7，在等离子体刻蚀的一个脉冲周期内，射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，射频功率电离刻蚀气体，激发形成等离子体，偏置功率提供加速电场，刻蚀部分所述介质层202，形成刻蚀孔206；接着射频功率源保持打开，而偏置功率源关闭时，加速电场不存在或很小，进行聚合物形成步骤，在掩膜层203的表面形成聚合物204，所述聚合物204在后续沿刻蚀孔206刻蚀介质层202时保护掩膜层203不会受到损害或被损害的速率减小，从而提高介质层202相对于掩膜层203的刻蚀选择比。在聚合物形成步骤，所述刻蚀孔206的侧壁也会形成部分聚合物（图中未示出），在下一个脉冲周期的刻蚀步骤中，保护刻蚀孔206的侧壁不会过刻蚀。

所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~200毫托，所述偏置功率源打开和关闭的频率小于等于50千赫兹，在进行等离子体刻蚀时，在提高刻蚀效率的同时，在掩膜层203表面形成足量的聚合物，使得掩膜层203不会被损伤或损伤很小，提高介质层202相对于掩膜层203的刻蚀选择比。

所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CO中的一种或几种，C₄F₈、C₄F₆用于提供氟碳反应物，所述刻蚀采用的气体还包括O₂和Ar，CHF₃、CH₂F₂用于提高聚合物的浓度，O₂用于控制聚合物的量，CO用于控制碳氟的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、O2、CO和Ar的混合气体，以保证等离子体刻蚀过程中，在掩膜层203表面形成足够的聚合物。当射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，C₄F₈、C₄F₆、CHF₃、CH₂F₂等会在射频功率的作用下电离生成F自由基、中性的CF₂等分子碎片，同时也会生成一些正离子如：CF₃ ⁺等，Ar也会失去电子生成Ar⁺正离子，正离子经过等离子体鞘层（plasma sheath）和偏置功率的加速，会轰击介质层材料去除部分介质层，同时F自由基也会和介质层材料发生化学反应，去除部分介质层材料；当射频功率源打开，而偏置功率源关闭时，进行聚合物形成步骤，此时腔室内具有刻蚀步骤残留的部分活性基团和新电离形成的活性基团，而中性的活性成分如CF₂等会复合生成氟碳聚合物沉积在掩膜层203的表面，由于偏置功率源关闭，不存在加速电场或加速电场很小，正离子不会轰击形成的聚合物204或轰击作用很小，使形成的聚合物204全部或部分得以保存，后续继续刻蚀时，由于存在一定厚度的聚合物204，从而保护掩膜层不会受到损害或被损害的速率减小。

参考图8，重复上述刻蚀步骤和聚合物的形成步骤，沿刻蚀孔206刻蚀所述介质层204，直至形成通孔。

所述通孔的深宽比为大于等于10:1，采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀形成高的深宽比的通孔时，偏置功率源以脉冲的方式输出偏置功率，偏置功率源输出脉冲的第一占空比保持不变，重复刻蚀步骤和聚合物的形成步骤，使得聚合物204始终能保持一定的厚度，从而在整个刻蚀过程中，保护掩膜层203的不会受到损伤或损伤的速率减小，提高介质层202相对于掩膜层203的刻蚀选择比，使得介质层202相对于掩膜层203的刻蚀选择比大于10:1。

第二实施例

参考图10，图10为本发明第二实施例半导体结构的形成方法的流程示意图，包括：

步骤S31，提供基底，在所述基底上形成介质层；

步骤S32，在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口；

步骤S33，以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，射频功率源以连续的方式输出射频功率，偏置功率源以脉冲的方式输出偏置功率，偏置功率源输出脉冲的第一占空比不断减小，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复上述过程，直至形成通孔。

图11~图14为本发明第二实施例半导体结构的形成过程的剖面结构示意图；图15为本发明第二实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图；图16为第一占空比与刻蚀时间或刻蚀深度的关系示意图。

参考图11，提供基底300，在所述基底300上形成介质层302；在所述介质层302上形成掩膜层303，所述掩膜层303具有暴露介质层302表面的开口305。

所述基底300为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底300内形成有离子掺杂区、硅通孔等（图中未示出）；所述基底300上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底300上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述介质层302为氧化硅层、氮化硅层或碳化硅层的单层结构；所述介质层302可以为氧化硅层和氮化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层302可以为氧化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层302可以为氮化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层302可以为氧化硅层、氮化硅层、碳化硅层的三层结构或者三层结构的多层堆叠结构。所述介质层302中后续形成通孔，通孔用于填充金属形成插塞。

本实施例中所述介质层302为氧化硅层的单层结构。

所述掩膜层303材料为光刻胶或者无定形碳，作为后续刻蚀介质层302时的掩膜，通过图形化所述掩膜层303形成开口305，所述开口305暴露介质层302的表面，开口305的位置与后续刻蚀的通孔的位置相对应。

参考图12和图13，以所述掩膜层303为掩膜，对所述介质层进行等离子体刻蚀，射频功率源以连续的方式输出射频功率，偏置功率源以脉冲的方式输出偏置功率，偏置功率源输出脉冲的第一占空比不断减小，所述等离子体刻蚀的一个刻蚀周期包括刻蚀步骤和聚合物形成步骤，当偏置功率源打开时，进行刻蚀步骤，刻蚀部分所述介质层302，形成刻蚀孔306；当偏置功率源关闭时，进行聚合物形成步骤，在掩膜层303表面形成聚合物304。

采用第一实施例的射频功率的第一占空比不变的等离子体刻蚀方法形成通孔时，发明人发现，随着刻蚀孔深度的增加或者刻蚀时间的加长，由于刻蚀时的损耗，掩膜层表面留有的聚合物的量会逐渐减小，对掩膜层的保护会减弱，因此本实施例中，采用偏置功率的第一占空比不断减小的等离子体刻蚀，随着刻蚀过程的进行，由于第一占空比的不断减小，偏置功率的一个脉冲周期内，偏置功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而在刻蚀形成通孔的同时，在掩膜层表面形成足量的聚合物。

参考图15，图15为射频功率源输出的射频功率和偏置功率源输出的偏置功率的信号图，射频功率源持续的输出射频功率，射频功率始终为“高”时（射频功率源打开），射频功率用于电离刻蚀气体，形成等离子体，偏置功率源以脉冲的方式输出偏置功率，偏置功率源输出的偏置功率的一个脉冲周期C1内，所述偏置功率源打开的时间为第一时间T1，所述偏置功率源关闭的时间为第二时间T2，第一时间T1与第一时间T1和第二时间T2之和的比值为第一占空比，在等离子体刻蚀过程中，每个脉冲周期的时间相等，所述第一占空比不断减小，图15中射频功率后一脉冲周期C2中的第一占空比小于前一脉冲周期C1中的第一占空比，在本发明的其他实施例中，可以隔一段时间后或至少两个脉冲周期后占空比再减小，即同一占空比保持一段时间，以简化控制过程，提高刻蚀效率，所述每段时间间隔大于等于2倍的脉冲周期。

所述第一占空比从90%逐渐减小到10％，较佳的，所述第一占空比从70%逐渐减小到20%，使得刻蚀时间和聚合物沉积时间保持在合理的状态，提高刻蚀效率同时，又能在掩膜层表面形成足够的聚合物。

所述第一占空比不断减小的方式为随着刻蚀时间或刻蚀深度阶梯式减小，参考图16，图16为第一占空比与刻蚀时间或刻蚀深度的关系示意图，所述第一占空比随着刻蚀时间的增长或刻蚀深度的增加呈阶梯式不断减小，使得控制过程简化，相邻阶梯间第一占空比的减小幅度可以相等也可以不相等，使得控制过程多样化。

继续参考图12和图13，在等离子体刻蚀的一个脉冲周期内，射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，射频功率电离刻蚀气体，激发形成等离子体，偏置功率提供加速电场，刻蚀部分所述介质层302，形成刻蚀孔306；接着射频源功率源保持打开，偏置功率源关闭时，进行聚合物形成步骤，在掩膜层303的表面形成聚合物304，所述聚合物304在后续沿刻蚀孔306刻蚀介质层302时保护掩膜层303不会受到损害或被损害的速率减小，从而提高介质层302相对于掩膜层303的刻蚀选择比。在聚合物形成步骤中，所述刻蚀孔306的侧壁也会形成部分聚合物（图中未示出），在下一个脉冲周期的刻蚀步骤中，保护刻蚀孔306的侧壁不会过刻蚀。

所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~200毫托，所述偏置功率源打开和关闭的频率小于等于50千赫兹，在进行等离子体刻蚀时，在提高刻蚀效率的同时，在掩膜层303表面形成足量的聚合物，使得掩膜层303不会被损伤或损伤很小，提高介质层302相对于掩膜层303的刻蚀选择比。

所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CO中的一种或几种，C₄F₈、C₄F₆用于提供氟碳反应物，所述刻蚀采用的气体还包括O₂和Ar，CHF₃、CH₂F₂用于提高聚合物的浓度，O₂用于控制聚合物的量，CO用于控制碳氟的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、O₂、CO和Ar的混合气体，以保证等离子体刻蚀过程中，在掩膜层303表面形成足够的聚合物。当射频功率源打开时，偏置功率源也打开时，进行刻蚀步骤，C₄F₈、C₄F₆、CHF₃、CH₂F₂等会在射频功率的作用下电离生成F自由基、中性的CF₂等分子碎片，同时也会生成一些正离子，如：CF₃ ⁺等，Ar也会失去电子生成Ar⁺正离子，正离子经过等离子体鞘层（plasma sheath）和偏置功率的加速，会轰击介质层材料，去除部分介质层，同时F自由基也会和介质层材料发生化学反应，去除部分介质层材料；当射频功率源打开，而偏置功率源关闭时，进行聚合物形成步骤，此时腔室内具有刻蚀步骤残留的部分活性基团和新电离形成的活性基团，而中性的活性成分如CF₂等会复合生成氟碳聚合物沉积在掩膜层303的表面，由于偏置功率源关闭，不存在加速电场或加速电场减小，正离子不会轰击形成的聚合物304或轰击作用很小，使形成的聚合物304全部或部分得以保存，后续继续刻蚀时，由于存在一定厚度的聚合物304，从而保护掩膜层不会受到损害或被损害的速率减小。在刻蚀的过程中，由于偏置功率的第一占空比不断减小，每个脉冲周期内，刻蚀时间不断减小，聚合物形成的时间不断增加，随着通孔刻蚀深度的增加或者刻蚀时间的增长，掩膜层303上形成聚合物304的量在消耗的同时，得到更多量的补充，从而在刻蚀过程中，掩膜层303上形成聚合物304始终保持足够的量，保护掩膜层303始终不会受到损害或被损害的速率减小。

参考图14，重复上述刻蚀步骤和聚合物的形成步骤，沿刻蚀孔306刻蚀所述介质层304，直至形成通孔。

所述通孔的深宽比为大于等于10:1，采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀形成高的深宽比的通孔时，重复刻蚀步骤和聚合物的形成步骤，偏置功率的第一占空比不断减小，每个脉冲周期内，刻蚀时间不断减小，聚合物形成的时间不断增加，随着通孔刻蚀深度的增加或者刻蚀时间的增长，掩膜层303上形成聚合物304的量在消耗的同时，得到更多量的补充，从而在刻蚀过程中，掩膜层303上形成聚合物304始终保持足够的量，保护掩膜层303始终不会受到损害或被损害的速率减小，提高介质层302相对于掩膜层303的刻蚀选择比，使得介质层302相对于掩膜层303的刻蚀选择比大于15:1。

第三实施例

参考图17，图17为本发明第三实施例半导体结构的形成方法的流程示意图，包括：

步骤S41，提供基底，在所述基底上形成介质层；

步骤S42，在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口；

步骤S43，以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源脉冲的输出频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比等于射频功率源输出脉冲的第二占空比，当射频功率源打开，偏置功率源也打开时，刻蚀部分所述介质层，形成刻蚀孔，当射频功率源关闭，偏置功率源也关闭时，在掩膜层表面形成聚合物，重复上述过程，直至形成通孔。

图18~图21为本发明第三实施例半导体结构的形成过程的剖面结构示意图；图22为本发明第三实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图。

参考图18，提供基底400，在所述基底400上形成介质层402；在所述介质层402上形成掩膜层403，所述掩膜层403具有暴露介质层402表面的开口405。

所述基底400为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底400内形成有离子掺杂区、硅通孔等（图中未示出）；所述基底400上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底400上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述介质层402为氧化硅层、氮化硅层或碳化硅层的单层结构；所述介质层402可以为氧化硅层和氮化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层402可以为氧化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层402可以为氮化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层402可以为氧化硅层、氮化硅层、碳化硅层的三层结构或者三层结构的多层堆叠结构。所述介质层402中后续形成通孔，通孔用于填充金属形成插塞。

本实施例中所述介质层402为氧化硅层的单层结构。

所述掩膜层403材料为光刻胶或者无定形碳，作为后续刻蚀介质层402时的掩膜，通过图形化所述掩膜层403形成开口405，所述开口405暴露介质层402的表面，开口405的位置与后续刻蚀的通孔的位置相对应。

参考图19和图20，以所述掩膜层403为掩膜，对所述介质层进行等离子体刻蚀，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，相位相同，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比等于射频功率源输出脉冲的第二占空比，等离子体刻蚀的一个刻蚀周期包括刻蚀步骤和聚合物形成步骤，当射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，激发等离子体，刻蚀部分所述介质层402，形成刻蚀孔406；当射频功率源关闭，偏置功率源也关闭时，进行聚合物形成步骤，在掩膜层403表面形成聚合物404。

本实施例中，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比等于射频功率源输出脉冲的第二占空比，即在聚合物形成时，射频功率源不输出射频功率，偏置功率源不输出偏置功率，不会受到射频功率新电离的等离子体中正离子比例较大等因素的影响，使得聚合物始终维持在一定的厚度，并具有较好的均匀性，并且，射频功率和偏置功率均关闭，正离子受到的加速电场为0，不会对形成的聚合物产生任何轰击，从而更好的保护掩膜层不会受到损害或被损害的速率减小。

参考图22，图22为射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图，上面的曲线为射频功率源输出的脉冲射频功率，下面的曲线为偏置功率源输出的脉冲偏置功率，射频功率源和偏置功率源输出脉冲的频率相等，即射频功率的一个脉冲周期的时间等于偏置功率的一个脉冲周期的时间，射频功率源输出的射频功率和偏置功率源输出的偏置功率同相位。

在偏置功率的一个脉冲周期内，所述偏置功率源打开的时间为第一时间T1，所述偏置功率源关闭的时间为第二时间T2，第一时间T1与第一时间T1和第二时间T2之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比保持不变，每个射频功率的脉冲周期的时间相等。射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，刻蚀所述介质层，射频功率源关闭，偏置功率源也关闭时，进行聚合物沉积步骤，在掩膜层表面形成聚合物。

在射频功率的一个脉冲周期内，所述射频功率源打开的时间为第三时间T3，所述射频功率源关闭的时间为第四时间T4，第三时间T3与第三时间T3和第四时间T4之和的比值为第二占空比，在等离子体刻蚀过程中，所述第二占空比等于第一占空比，偏置功率源的打开和关闭与射频功率源的打开和关闭相对应，即在聚合物形成时，射频功率源不输出射频功率，偏置功率源也不输出偏置功率，腔体中刻蚀步骤中残余的正离子受到的加速电场为0，形成的聚合物不会受到正离子的轰击而产生损耗，使得聚合物形成时，聚合物的维持一定厚度并具有较好的均匀性，后续随着刻蚀过程的进行，更好的保护掩膜层不会受到损害或被损害的速率减小。

所述第一占空比和第二占空比的范围为10%~90%，偏置功率源和射频功率源输出脉冲的频率小于等于50千赫兹，提高刻蚀效率同时，又能在掩膜层表面形成足够的聚合物。

继续参考图19和图20，在等离子体刻蚀的一个刻蚀周期内，射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，射频功率电离刻蚀气体，激发形成等离子体，刻蚀部分所述介质层402，形成刻蚀孔406；接着射频功率源关闭，偏置功率源也关闭，进行聚合物形成步骤，在掩膜层403的表面形成聚合物404，所述聚合物404在后续沿刻蚀孔406刻蚀介质层402时保护掩膜层403不会受到损害或被损害的速率减小，从而提高介质层402相对于掩膜层403的刻蚀选择比。在聚合物形成步骤，所述刻蚀孔406的侧壁也会形成部分聚合物（图中未示出），在下一个脉冲周期的刻蚀步骤中，保护刻蚀孔406的侧壁不会过刻蚀。

所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~200毫托，所述射频功率源打开和关闭的频率小于等于50千赫兹，射频功率源打开和关闭的频率小于等于50千赫兹，在进行等离子体刻蚀时，在提高刻蚀效率的同时，在掩膜层403表面形成足量的聚合物，使得掩膜层403不会被损伤或损伤很小，提高介质层402相对于掩膜层403的刻蚀选择比。

所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CO中的一种或几种，C₄F₈、C₄F₆用于提供氟碳反应物，所述刻蚀采用的气体还包括O₂和Ar，CHF₃、CH₂F₂用于提高聚合物的浓度，O₂用于控制聚合物的量，CO用于控制碳氟的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、O₂、CO和Ar的混合气体，以保证等离子体刻蚀过程中，在掩膜层403表面形成足够的聚合物。当射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，C₄F₈、C₄F₆、CHF₃、CH₂F₂等会在射频功率的作用下电离生成F自由基、中性的CF₂等分子碎片，同时也会生成一些正离子如：CF₃ ⁺等，Ar也会失去电子生成Ar⁺正离子，正离子经过等离子体鞘层（plasma sheath）和偏置功率的加速，会轰击介质层材料，去除部分介质层，同时F自由基也会和介质层材料发生化学反应，去除部分介质层材料；当射频功率源关闭，偏置功率源关闭时，进行聚合物形成步骤，此时腔室内具有刻蚀步骤残留的部分活性基团，而中性的活性成分如CF₂等会复合生成氟碳聚合物沉积在掩膜层403的表面，由于射频功率源和偏置功率源均关闭，不存在加速电场，正离子不会轰击形成的聚合物，使形成的聚合物404全部得以保存，并具有较好的均匀性，后续继续刻蚀时，由于存在一定厚度的聚合物404，从而保护掩膜层不会受到损害或被损害的速率减小。由于偏置功率和射频功率均是以脉冲的方式输出。

参考图21，重复上述刻蚀步骤和聚合物的形成步骤，沿刻蚀孔406刻蚀所述介质层404，直至形成通孔。

所述通孔的深宽比为大于等于10:1，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比等于射频功率源输出脉冲的第二占空比，即在聚合物形成时，偏置功率源不输出偏置功率，腔体中刻蚀步骤残余的正离子受到的加速电场为0，形成的聚合物404不会受到正离子的轰击而产生损耗，随着刻蚀过程的进行，聚合物404始终维持在一定的厚度，从而保护掩膜层403不会受到损害或被损害的速率减小，提高介质层402相对于掩膜层403的刻蚀选择比，使得介质层402相对于掩膜层403的刻蚀选择比大于15:1。

第四实施例

参考图23，图23为本发明第四实施例半导体结构的形成方法的流程示意图，包括：

步骤S51，提供基底，在所述基底上形成介质层；

步骤S52，在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口；

步骤S53，以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源脉冲的输出频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，当射频功率源打开，偏置功率也打开时，刻蚀部分所述介质层，形成刻蚀孔，当射频功率源打开或关闭时，偏置功率关闭时，在掩膜层表面形成聚合物，重复上述过程，直至形成通孔。

图24~图27为本发明第四实施例半导体结构的形成过程的剖面结构示意图；图28为本发明第四实施例射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图。

参考图24，提供基底500，在所述基底500上形成介质层502；在所述介质层502上形成掩膜层503，所述掩膜层503具有暴露介质层502表面的开口505。

所述基底500为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底500内形成有离子掺杂区、硅通孔等（图中未示出）；所述基底500上还可以形成晶体管、电阻、电容、存储器等半导体器件（图中未示出）。

在本发明的其他实施例中，所述基底500上还形成有一层或多层层间介质层（图中未示出），所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。

所述介质层502为氧化硅层、氮化硅层或碳化硅层的单层结构；所述介质层502可以为氧化硅层和氮化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层502可以为氧化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层502可以为氮化硅层和碳化硅层的双层结构或者双层结构的多层堆叠结构；所述介质层502可以为氧化硅层、氮化硅层、碳化硅层的三层结构或者三层结构的多层堆叠结构。所述介质层502中后续形成通孔，通孔用于填充金属形成插塞。

本实施例中所述介质层502为氧化硅层的单层结构。

所述掩膜层503材料为光刻胶或者无定形碳，作为后续刻蚀介质层502时的掩膜，通过图形化所述掩膜层503形成开口505，所述开口505暴露介质层502的表面，开口505的位置与后续刻蚀的通孔的位置相对应。

参考图25和图26，以所述掩膜层503为掩膜，对所述介质层进行等离子体刻蚀，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，相位相同，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，等离子体刻蚀的一个刻蚀周期包括刻蚀步骤和聚合物形成步骤，当射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，激发等离子体，刻蚀部分所述介质层502，形成刻蚀孔506；当射频功率源打开或关闭，偏置功率源关闭时，进行聚合物形成步骤，在掩膜层503表面形成聚合物504。

射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，相位相同，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，使得在刻蚀步骤中射频功率源打开的后部分，由于偏置功率源的关闭，在刻蚀步骤中部分聚合物沉积在掩膜层表面，刻蚀步骤后，射频功率源和偏置功率源均关闭，进行聚合物沉积步骤，能沉积更多的聚合物，从而保护掩膜层不会受到损害或被损害的速率减小。参考图28，图28为射频功率源输出的射频功率和偏置功率源输出的偏置功率信号图，上面的曲线为射频功率源的输出的脉冲射频功率，下面的曲线为偏置功率源的输出的脉冲偏置功率，射频功率源和偏置功率源输出脉冲的频率相等，即射频功率的一个脉冲周期的时间等于偏置功率的一个脉冲周期的时间，射频功率源输出的射频功率和偏置功率源输出的偏置功率同相位，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比。

在射频功率的一个脉冲周期内，所述射频功率源打开的时间为第三时间T3，所述射频功率源关闭的时间为第四时间T4，第三时间T3与第三时间T3和第四时间T4之和的比值为第二占空比，等离子体刻蚀过程中，所述第二占空比保持不变，每个射频功率的脉冲周期的时间相等。

在偏置功率的一个脉冲周期内，所述偏置功率源打开的时间为第一时间T1，所述偏置功率源关闭的时间为第二时间T2，第一时间T1与第一时间T1和第二时间T2之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比小于第二占空比，在偏置功率源打开的后部分，偏置功率源会先于射频功率源关闭，由于偏置功率源的关闭，在刻蚀步骤中会有部分聚合物沉积在掩膜层表面，加上聚合物形成步骤形成的聚合物，使得聚合物的总量增加，而在聚合物形成步骤中，射频功率源不输出射频功率，偏置功率源也不输出偏置功率，腔体中刻蚀步骤中残余的正离子受到的加速电场为0，形成的聚合物不会受到正离子的轰击而产生损耗，后续随着刻蚀过程的进行，聚合物始终维持在一定的厚度，从而保护掩膜层不会受到损害或被损害的速率减小。

所述第一占空比为第二占空比的40%~90%，所述第二占空比为30%~90%，第一占空比为10%~80%，比如：第二占空比为80%，第一占空比可以为60%，提高刻蚀效率同时，又能在掩膜层表面形成足够的聚合物。

继续参考图25和图26，在等离子体刻蚀的一个刻蚀周期内，当射频功率源打开，偏置功率源也打开时，进行刻蚀步骤，射频功率电离刻蚀气体，激发形成等离子体，刻蚀部分所述介质层502，形成刻蚀孔506，在刻蚀步骤后部分，由于偏置功率源提前关闭，会有部分聚合物形成在掩膜层503表面；接着射频功率源关闭，偏置功率源也关闭，进行聚合物形成步骤，在掩膜层503的表面形成聚合物504，所述聚合物504在后续沿刻蚀孔506刻蚀介质层502时保护掩膜层503不会受到损害或被损害的速率减小，从而提高介质层502相对于掩膜层503的刻蚀选择比。在聚合物形成步骤，所述刻蚀孔506的侧壁也会形成部分聚合物（图中未未示出），在下一个脉冲周期的刻蚀步骤中，保护刻蚀孔506的侧壁不会过刻蚀。

所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~200毫托，所述射频功率源打开和关闭的频率小于等于50千赫兹，在进行等离子体刻蚀时，在提高刻蚀效率的同时，在掩膜层503表面形成足量的聚合物，使得掩膜层503不会被损伤或损伤很小，提高介质层502相对于掩膜层503的刻蚀选择比。

所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CO中的一种或几种，C₄F₈、C₄F₆用于提供氟碳反应物，所述刻蚀采用的气体还包括O₂和Ar，CHF₃、CH₂F₂用于提高聚合物的浓度，O₂用于控制聚合物的量，CO用于控制碳氟的比例，Ar用于形成正离子，提供反应的能量。

本实施例中所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、O₂、CO和Ar的混合气体，以保证等离子体刻蚀过程中，在掩膜层503表面形成足够的聚合物。射频功率源打开，偏置功率也打开时，进行刻蚀步骤，C₄F₈、C₄F₆、CHF₃、CH₂F₂等会在射频功率的作用下电离生成生成F自由基、中性的CF₂等分子碎片，同时也会生成一些正离子，如：CF₃ ⁺等，Ar也会失去电子生成Ar⁺正离子，正离子经过等离子体鞘层（plasma sheath）和偏置功率的加速，会轰击介质层材料，去除部分介质层，同时F自由基也会和介质层材料发生化学反应，去除部分介质层材料，在刻蚀步骤的后部分，由于偏置功率源的关闭，在刻蚀步骤中部分聚合物会沉积在掩膜层表面；当射频功率源关闭，射频功率源关闭时，进行聚合物形成步骤，此时腔室内还存在活性基团，而中性的活性成分如CF₂等会复合生成氟碳聚合物沉积在掩膜层503的表面，由于射频功率源不输出射频功率，偏置功率源也不输出偏置功率，加速电场不存在，正离子不会轰击形成的聚合物504使形成的聚合物504全部得以保存，加上刻蚀步骤形成的部分聚合物，使得总的聚合物的量增大，后续继续刻蚀时，聚合物不会因为刻蚀过程的进行而产生大的损耗或损耗很小，使聚合物504始终保持一定厚度，从而保护掩膜层不会受到损害或被损害的速率减小。

参考图27，重复上述刻蚀步骤和聚合物的形成步骤，沿刻蚀孔506刻蚀所述介质层504，直至形成通孔。

所述通孔的深宽比为大于等于10:1，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，使得在每个脉冲周期的刻蚀步骤的后部分，由于偏置功率源的关闭，在刻蚀步骤中部分聚合物沉积在掩膜层表面，刻蚀步骤后，射频功率源和偏置功率源均关闭，进行聚合物沉积步骤，能沉积更多的聚合物，随着刻蚀过程的进行，聚合物504始终维持在一定的厚度，从而保护掩膜层502不会受到损害或被损害的速率减小，提高介质层502相对于掩膜层504的刻蚀选择比，使得介质层502相对于掩膜层504的刻蚀选择比大于15:1。

综上，本发明实施例提供的半导体结构的形成方法，采用偏置功率源以脉冲的方式输出偏置功率的等离子体刻蚀形成通孔时，偏置功率源以脉冲的方式输出偏置功率，重复刻蚀步骤和聚合物的形成步骤，使得聚合物能保持一定的厚度，从而在整个刻蚀过程中，保护掩膜层不会受到损伤或损伤的速率减小，提高介质层相对于掩膜层的刻蚀选择比。

进一步，采用偏置功率的第一占空比不断减小的等离子体刻蚀，随着刻蚀过程的进行，由于第一占空比不断减小，一个刻蚀周期内，射频功率源打开的时间变短，即刻蚀步骤的时间在减少，聚合物形成步骤的时间在增加，从而在刻蚀形成通孔的同时，在掩膜层表面形成足量的聚合物。

更进一步，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比等于射频功率源输出脉冲的第二占空比，即在聚合物形成时，偏置功率源和射频功率源均关闭，腔体中刻蚀步骤残余的正离子受到的加速电场为0，形成的聚合物不会受到正离子的轰击而产生损耗，聚合物始终维持在一定的厚度，均匀性较好，从而保护掩膜层不会受到损害或被损害的速率减小。

再进一步，射频功率源和偏置功率源均以脉冲的方式输出射频功率，射频功率源和偏置功率源输出脉冲的频率相等，射频功率源输出脉冲的第二占空比保持不变，偏置功率源输出脉冲的第一占空比小于射频功率源输出脉冲的第二占空比，使得在每个刻蚀周期的刻蚀步骤的后部分，由于偏置功率源的关闭，在刻蚀步骤中部分聚合物沉积在掩膜层表面，刻蚀步骤后，射频功率源和偏置功率源均关闭，进行聚合物沉积步骤，能沉积更多的聚合物，从而保护掩膜层不会受到损害或被损害的速率减小。所述第一占空比为第二占空比的40%~90%，所述第二占空比为30%~90%，第一占空比为10%~80%，提高刻蚀效率同时，又能在掩膜层表面形成足够的聚合物。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，在所述基底上形成介质层；

在所述介质层上形成掩膜层，所述掩膜层具有暴露介质层表面的开口，所述掩膜层材料为光刻胶或无定形碳；

以所述掩膜层为掩膜，对所述介质层进行等离子体刻蚀，偏置功率源以脉冲的方式输出偏置功率，当偏置功率源打开时，刻蚀部分所述介质层，形成刻蚀孔，当偏置功率源关闭时，在掩膜层表面形成聚合物，重复偏置功率源打开和偏置功率源关闭的过程，直至形成通孔。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层为氧化硅层、氮化硅层、碳化硅层的单层或多层的堆叠结构。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀采用的气体为C₄F₈、C₄F₆、CHF₃、CH₂F₂、CO中的一种或几种。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀采用的气体还包括O₂和Ar。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀的射频功率源功率为500~4000瓦，射频频率为60~120兆赫兹，偏置功率源功率为2000~8000瓦，偏置频率为2~15兆赫兹，刻蚀腔压力为20~200毫托。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述偏置功率源输出的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比保持不变。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一占空比的范围为10%~90%。

8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述偏置功率源输出的一个脉冲周期内，所述偏置功率源打开的时间为第一时间，所述偏置功率源关闭的时间为第二时间，第一时间与第一时间和第二时间之和的比值为第一占空比，等离子体刻蚀过程中，所述第一占空比逐渐减小，每个脉冲周期内第一时间和第二时间之和保持不变。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一占空比从90%逐渐减小到10％。

10.如权利要求6所述的半导体结构的形成方法，其特征在于，所述射频功率源以脉冲的方式输出射频功率。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述偏置功率源输出脉冲的频率等于射频功率源输出脉冲的频率。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述偏置功率源和射频功率源输出脉冲的频率小于等于50千赫兹。

13.如权利要求10所述的半导体结构的形成方法，其特征在于，所述射频功率源输出的一个脉冲周期内，所述射频功率源打开的时间为第三时间，所述射频功率源关闭的时间为第四时间，第三时间与第三时间和第四时间之和的比为第二占空比，所述第二占空比等于第一占空比。

14.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二占空比为10%~90%。

15.如权利要求10所述的半导体结构的形成方法，其特征在于，所述射频功率源输出的一个脉冲周期内，所述射频功率源打开的时间为第三时间，所述射频功率源关闭的时间为第四时间，第三时间与第三时间和第四时间之和的比为第二占空比，所述第一占空比小于第二占空比。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一占空比为第二占空比的40%~90%。

17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二占空比为30%~90%，第一占空比为10%~80%。

18.如权利要求15所述的半导体结构的形成方法，其特征在于，所述形成的通孔的深宽比大于等于10:1。

Images