CN103700622A - 硅通孔的形成方法 - Google Patents

硅通孔的形成方法 Download PDF

Info

Publication number
CN103700622A
CN103700622A CN201310743028.XA CN201310743028A CN103700622A CN 103700622 A CN103700622 A CN 103700622A CN 201310743028 A CN201310743028 A CN 201310743028A CN 103700622 A CN103700622 A CN 103700622A
Authority
CN
China
Prior art keywords
hole
etching
silicon
etch step
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310743028.XA
Other languages
English (en)
Other versions
CN103700622B (zh
Inventor
梁洁
丁冬平
罗伟义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201310743028.XA priority Critical patent/CN103700622B/zh
Publication of CN103700622A publication Critical patent/CN103700622A/zh
Application granted granted Critical
Publication of CN103700622B publication Critical patent/CN103700622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种硅通孔的形成方法，包括：提供半导体衬底；进行第一刻蚀步骤，刻蚀半导体衬底，在半导体衬底中形成第一刻蚀孔，进行第一刻蚀步骤时，采用第一偏置频率；进行第二刻蚀步骤，沿第一刻蚀孔继续刻蚀半导体衬底，在第一刻蚀孔底部形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成硅通孔，进行第二刻蚀步骤时，采用第二偏置频率，第二偏置频率小于第一偏置频率，且第二偏置频率小于1MHz。本发明的方法进行第二刻蚀步骤时的第二偏置频率小于第一刻蚀步骤时的第一偏置频率，第二偏置频率对等离子体的加速时间增长、加速作用增强，使得更多的等离子体到达第一刻蚀孔的底部，继续对第一刻蚀孔底部的半导体衬底进行刻蚀，提高了刻蚀的效率和稳定性。

Description

硅通孔的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种硅通孔的形成方法。
背景技术
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠（Die Stacking）、封装堆叠（Package Stacking）和基于硅通孔（Through Silicon Via，TSV）的三维（3D）堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：（1）高密度集成；（2）大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SOC）技术中的信号延迟等问题；（3）利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。
在硅通孔技术应用中，通常要对硅等材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。在大多数情况下，硅通孔制作都需要打通不同的材料层，而由此形成的通孔必须满足轮廓控制要求（如侧壁垂直度和粗糙度等），因此硅通孔刻蚀工艺成为硅通孔制作技术的关键。
但是现有的硅通孔刻蚀工艺的稳定性仍有待提高。
发明内容
本发明解决的问题是怎样提高硅通孔刻蚀工艺的稳定性。
为解决上述问题，本发明提供一种硅通孔的形成方法，包括：
提供半导体衬底；
进行第一刻蚀步骤，刻蚀所述半导体衬底，在所述半导体衬底中形成第一刻蚀孔，进行第一刻蚀步骤时，采用第一偏置频率；
进行第二刻蚀步骤，沿第一刻蚀孔继续刻蚀所述半导体衬底，在第一刻蚀孔底部形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成硅通孔，进行第二刻蚀步骤时，采用第二偏置频率，第二偏置频率小于第一偏置频率，且第二偏置频率小于1MHz。
可选的，所述第一偏置频率大于等于13MHz。
可选的，所述第二偏置频率为400KHz～600KHz。
可选的，进行第一刻蚀步骤和第二刻蚀步骤时的工艺为Bosch刻蚀工艺，所述Bosch刻蚀工艺包括交替进行的刻蚀步骤和沉积步骤。
可选的，在进行第一刻蚀步骤和第二刻蚀步骤时，通入处理腔室的气体包括刻蚀气体和沉积气体，所述刻蚀气体为SF6，所述沉积气体为CF4、C4F8或CHF3，刻蚀气体的流速范围60～600ml/min，沉积气体的流速范围50～400ml/min，处理腔室的压力范围为10毫托～1.5托，源射频源的功率为800～3000瓦，处理腔室的温度范围为300～700摄氏度。
可选的，所述硅通孔的深度为30～100微米。
可选的，进行第一刻蚀步骤时，刻蚀形成的第一刻蚀孔的深度大于硅通孔深度的80%。
可选的，所述半导体衬底上还形成有掩膜层，所述掩膜层中具有暴露半导体衬底表面的开口。
可选的，刻蚀时采用的刻蚀系统为双频刻蚀系统，所述双频刻蚀系统包括第一偏置射频源和第二偏置射频源，所述第一偏置射频源用于提供第一偏置频率，第二偏置射频源用于提供第二偏置频率，第一偏置射频源和第二偏置射频源通过匹配隔离单元连接至刻蚀腔内的基座上。
可选的，所述刻蚀系统还包括源射频源，所述源射频源为容性耦合射频源或感性耦合射频源。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的硅通孔的刻蚀方法，进行第一刻蚀步骤，刻蚀所述半导体衬底，在所述半导体衬底中形成第一刻蚀孔，进行第一刻蚀步骤时，采用第一偏置频率；进行第二刻蚀步骤，沿第一刻蚀孔继续刻蚀所述半导体衬底，在第一刻蚀孔底部形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成硅通孔，进行第二刻蚀步骤时，采用第二偏置频率，第二偏置频率小于第一偏置频率，且第二偏置频率小于1MHz。随着第一刻蚀孔深度的增加，在第一偏置频率的作用下，到达第一刻蚀孔底部的等离子体会逐渐减少，在第一刻蚀步骤后，进行第二刻蚀步骤，进行第二刻蚀步骤时的第二偏置频率小于第一刻蚀步骤时的第一偏置频率，且第二偏置频率小于1MHz，第二偏置频率对等离子体的加速时间增长、加速作用增强，使得更多的等离子体沿着第一刻蚀孔运动到第一刻蚀孔的底部，继续对第一刻蚀孔底部的半导体衬底进行化学反应刻蚀，使得形成的硅通孔达到预定的深度，并提高了刻蚀的效率和稳定性。
进一步，所述第二偏置频率为400KHz～600KHz，在进行第二刻蚀步骤时采用Bosch刻蚀工艺，所述Bosch刻蚀工艺包括交替进行的刻蚀步骤和沉积步骤，通入处理腔室的气体包括刻蚀气体和沉积气体，所述刻蚀气体为SF6，所述沉积气体为CF4、C4F8或CHF3，刻蚀气体的流速范围60～600ml/min，沉积气体的流速范围50～400ml/min，处理腔室的压力范围为10毫托～1.5托，源射频源的功率为800～3000瓦，处理腔室的温度范围为300～700摄氏度，第二偏置频率很小，从而对刻蚀腔内产生的等离子体的加速时间加长，等离子体获得的能量更大，使得处理腔室中产生的等离子体能获得更大的能量，使得更多的等离子体能到达第一刻蚀孔的底部，继续对第一刻蚀孔底部的半导体衬底进行化学反应刻蚀，使得形成的硅通孔达到预定的深度，防止最终形成的硅通孔的底部底角（notch）缺陷的产生，刻蚀的效率和稳定性更佳。
附图说明
图1为本发明实施例硅通孔形成方法的流程示意图；
图2～图4为本发明实施例的硅通孔形成过程的剖面结构示意图。
具体实施方式
现有技术进行硅通孔刻蚀时采用等离子体刻蚀工艺，在硅通孔的刻蚀过程中，一般情况下等离子刻蚀工艺的刻蚀参数是（比如刻蚀过程中的源射频频率和偏置射频频率）不会发生改变或者变化很小，但是在深硅通孔的刻蚀过程中，随着刻蚀过程的进行，硅通孔深度的不断增加，进入硅通孔底部的等离子体会越来越小，使得刻蚀的速率越来越慢，刻蚀的时间不断的增长，硅通孔底部的形貌变差（比如会产生底角（notch）缺陷），甚至硅通孔的深度不能满足工艺的要求，硅通孔刻蚀工艺的稳定性受到严重的影响。
为此，本发明提供了一种硅通孔的刻蚀方法，进行第一刻蚀步骤，刻蚀所述半导体衬底，在所述半导体衬底中形成第一刻蚀孔，然后进行第二刻蚀步骤，沿第一刻蚀孔继续刻蚀所述半导体衬底，在第一刻蚀孔底部形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成硅通孔，进行第二刻蚀步骤时，采用的较小的第二偏置频率，且第二偏置功率小于1MHz，因而刻蚀过程中的等离子体被加速的时间加长，使得更多的等离子体被加速到达第一刻蚀孔的底部，继续对第一刻蚀孔底部的半导体衬底进行刻蚀，从而使形成的硅通孔的深度和形貌满足工艺的要求，提高了硅通孔刻蚀供应的稳定性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1为本发明实施的例硅通孔形成方法的流程示意图，所述硅通孔的形成方法，包括：
步骤S101，提供半导体衬底，在所述半导体衬底上形成掩膜层，所述掩膜层中具有暴露半导体衬底表面的开口；
步骤S102，进行第一刻蚀步骤，刻蚀所述半导体衬底，在所述半导体衬底中形成第一刻蚀孔，进行第一刻蚀步骤时，采用第一偏置频率；
步骤S103，进行第二刻蚀步骤，沿第一刻蚀孔继续刻蚀所述半导体衬底，在第一刻蚀孔底部形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成硅通孔，进行第二刻蚀步骤时，采用第二偏置频率，第二偏置频率小于第一偏置频率，且第二偏置频率小于1MHz。
下面将结合附图2～图4对上述方法进行详细的说明。
首先，请参考图2，提供半导体衬底200，在所述半导体衬底200上形成掩膜层201，所述掩膜层201中具有暴露半导体衬底200表面的开口204。
本实施例中，所述半导体衬底200的材料为单晶硅，后续在半导体衬底200中形成硅通孔。
所述掩膜层201作为后续刻蚀半导体衬底时的掩膜，本实施例中所述掩膜层201包括位于半导体衬底200上的硬掩膜层202和位于硬掩膜层202上的图形化的光刻胶层203。
所述硬掩膜层202的材料为氧化硅或氮化硅等。
所述硬掩膜层202可以为单层或多层堆叠结构。硬掩膜层202为多层堆叠结构时，比如，所述硬掩膜层202可以包括氧化硅层和位于氧化硅层表面的氮化硅层。
在本发明的其他实施例中，为了提高刻蚀时的选择比，所述硬掩膜层还可以为金属硬掩膜，所述金属硬掩膜的材料为金属氧化物或金属氮化物，比如：氮化钛、氧化钛、氮化钨等。
接着，请参考图3，进行第一刻蚀步骤，以所述掩膜层201为掩膜，沿开口204刻蚀所述半导体衬底200，在所述半导体衬底200中形成第一刻蚀孔205，进行第一刻蚀步骤时，采用第一偏置频率。
本发明实施例中，刻蚀过程包括第一刻蚀步骤和后续进行的第二刻蚀步骤，第一刻蚀步骤时采用的第一偏置频率大于第二刻蚀步骤时的第二偏置频率，刻蚀过程中，第一偏置频率和第二偏置频率会发生转变，为了保证刻蚀工艺的稳定性，进行第一刻蚀步骤和第二刻蚀步骤时采用的刻蚀系统为双频刻蚀系统，所述双频刻蚀系统包括第一偏置射频源和第二偏置射频源，所述第一偏置射频源用于提供第一偏置频率，第二偏置射频源用于提供第二偏置频率，第一偏置射频源和第二偏置射频源通过匹配隔离单元连接至刻蚀腔内的基座上。本发明实施例中，采用双频刻蚀系统时，当第一偏置频率切换为第二偏置频率时，切换时间很短，对刻蚀过程的干扰很小，提高了刻蚀工艺的稳定性。
刻蚀系统还包括源射频源，所述源射频源用于产生源射频功率和源射频频率，使得供入处理腔室的气体在射频能量的作用下形成等离子体。所述源射频源可以为容性耦合射频源（Capacitively Coupled Plasmas，CCP）或感性耦合射频源（Inductive Couple Plasmas，ICP）。
进行第一刻蚀步骤时，可以采用Bosch（博世）刻蚀工艺，所述Bosch刻蚀工艺包括交替进行的刻蚀步骤和沉积步骤，进行刻蚀步骤时，其具体过程为：进行刻蚀步骤，向刻蚀腔室中通入刻蚀气体（比如：SF6），刻蚀气体被解离为等离子体，对所述半导体衬底进行刻蚀，形成刻蚀孔；进行沉积步骤，向刻蚀腔室中通入沉积气体（比如：CF4、C4F8或CHF3），沉积气体被解离为等离子体，在刻蚀孔的侧壁形成聚合物，所述聚合物在下一刻蚀步骤时保护已形成的刻蚀孔的侧壁不会被刻蚀到，从而保证整个Bosch（博世）刻蚀过程的各向异性；重复上述刻蚀步骤和沉积步骤，直至在半导体衬底中形成第一刻蚀孔。
进行第一刻蚀步骤时，所述第一偏置频率大于等于13MHz，通入处理腔室的气体包括刻蚀气体和沉积气体，所述刻蚀气体为SF6，所述沉积气体为CF4、C4F8或CHF3，刻蚀气体的流速范围60～600ml/min，沉积气体的流速范围50～400ml/min，处理腔室的压力范围为10毫托～1.5托，源射频源的功率为800～3000瓦，处理腔室的温度范围为300～700摄氏度，刻蚀步骤时间为0.3～30秒，沉积步骤的时间为0.3～30秒，使得刻蚀的速率较快，刻蚀形成的第一刻蚀孔205的形貌较高。
本实施例中，最终形成的硅通孔的深度为30～100微米，进行第一刻蚀步骤时，刻蚀形成的第一刻蚀孔205的深度大于硅通孔深度的80%，第一刻蚀孔205的深度达到硅通孔的深度的80%后，第一偏置频率对等离子体的加速作用明显减弱，使得到达第一刻蚀孔205底部和吸附在第一刻蚀孔205的底部的半导体衬底上进行化学反应的等离子体数量显著减小，对半导体衬底的刻蚀速率明显降低，若继续采用第一偏置功率的第一刻蚀步骤刻蚀时，容易使得最终形成的硅通孔的底部产生底角（notch）缺陷，刻蚀工艺的稳定性受到严重的影响，因而，在硅通孔在进行第一刻蚀步骤后，需要进行第二刻蚀步骤。
参考图4，进行第二刻蚀步骤，沿第一刻蚀孔205继续刻蚀所述半导体衬底200，在第一刻蚀孔205底部形成第二刻蚀孔206，第一刻蚀孔205和第二刻蚀孔206构成硅通孔207，进行第二刻蚀步骤时，采用第二偏置频率，第二偏置频率小于第一偏置频率，且第二偏置频率小于1MHz。
所述形成的硅通孔207的深度为30～100微米。
进行第二刻蚀步骤时的第二偏置频率小于第一刻蚀步骤时的第一偏置频率，且第二偏置频率小于1MHz，第二偏置频率对等离子体的加速时间增长、加速作用增强，使得更多的等离子体沿着第一刻蚀孔205运动到第一刻蚀孔205的底部，继续对第一刻蚀孔205底部的半导体衬底进行化学反应刻蚀，使得形成的硅通孔207达到预定的深度，防止最终形成的硅通孔的底部底角（notch）缺陷的产生，并提高了刻蚀的效率和稳定性。
在进行第二刻蚀步骤时采用Bosch刻蚀工艺，所述Bosch刻蚀工艺包括交替进行的刻蚀步骤和沉积步骤，在具体的工艺过程中，所述第二偏置频率400KHz～600KHz，通入处理腔室的气体包括刻蚀气体和沉积气体，所述刻蚀气体为SF6，所述沉积气体为CF4、C4F8或CHF3，刻蚀气体的流速范围60～600ml/min，沉积气体的流速范围50～400ml/min，处理腔室的压力范围为10毫托～1.5托，源射频源的功率为800～3000瓦，处理腔室的温度范围为300～700摄氏度，第二刻蚀步骤中的第二偏置功率远小于第一刻蚀步骤中的第一偏置工艺，从而对刻蚀腔内产生的等离子体的加速时间加长，等离子体获得的能量更大，使得更多的等离子体能到达第一刻蚀孔的底部，刻蚀的效率和稳定性更佳，最终形成的硅通孔的底部的形貌更好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种硅通孔的形成方法，其特征在于，包括：
提供半导体衬底；
进行第一刻蚀步骤，刻蚀所述半导体衬底，在所述半导体衬底中形成第一刻蚀孔，进行第一刻蚀步骤时，采用第一偏置频率；
进行第二刻蚀步骤，沿第一刻蚀孔继续刻蚀所述半导体衬底，在第一刻蚀孔底部形成第二刻蚀孔，第一刻蚀孔和第二刻蚀孔构成硅通孔，进行第二刻蚀步骤时，采用第二偏置频率，第二偏置频率小于第一偏置频率，且第二偏置频率小于1MHz。
2.如权利要求1所述的硅通孔的形成方法，其特征在于，所述第一偏置频率大于等于13MHz。
3.如权利要求2所述的硅通孔的形成方法，其特征在于，所述第二偏置频率为400KHz～600KHz。
4.如权利要求1所述的硅通孔的形成方法，其特征在于，进行第一刻蚀步骤和第二刻蚀步骤时的工艺为Bosch刻蚀工艺，所述Bosch刻蚀工艺包括交替进行的刻蚀步骤和沉积步骤。
5.如权利要求1或4所述的硅通孔的形成方法，其特征在于，在进行第一刻蚀步骤和第二刻蚀步骤时，通入处理腔室的气体包括刻蚀气体和沉积气体，所述刻蚀气体为SF6，所述沉积气体为CF4、C4F8或CHF3，刻蚀气体的流速范围60～600ml/min，沉积气体的流速范围50～400ml/min，处理腔室的压力范围为10毫托～1.5托，源射频源的功率为800～3000瓦，处理腔室的温度范围为300～700摄氏度。
6.如权利要求1所述的硅通孔的形成方法，其特征在于，所述硅通孔的深度为30～100微米。
7.如权利要求6所述的硅通孔的形成方法，其特征在于，进行第一刻蚀步骤时，刻蚀形成的第一刻蚀孔的深度大于硅通孔深度的80%。
8.如权利要求1所述的硅通孔的形成方法，其特征在于，所述半导体衬底上还形成有掩膜层，所述掩膜层中具有暴露半导体衬底表面的开口。
9.如权利要求1所述的硅通孔的形成方法，其特征在于，刻蚀时采用的刻蚀系统为双频刻蚀系统，所述双频刻蚀系统包括第一偏置射频源和第二偏置射频源，所述第一偏置射频源用于提供第一偏置频率，第二偏置射频源用于提供第二偏置频率，第一偏置射频源和第二偏置射频源通过匹配隔离单元连接至刻蚀腔内的基座上。
10.如权利要求9所述的硅通孔的形成方法，其特征在于，所述刻蚀系统还包括源射频源，所述源射频源为容性耦合射频源或感性耦合射频源。
CN201310743028.XA 2013-12-27 2013-12-27 硅通孔的形成方法 Active CN103700622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310743028.XA CN103700622B (zh) 2013-12-27 2013-12-27 硅通孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310743028.XA CN103700622B (zh) 2013-12-27 2013-12-27 硅通孔的形成方法

Publications (2)

Publication Number Publication Date
CN103700622A true CN103700622A (zh) 2014-04-02
CN103700622B CN103700622B (zh) 2016-11-02

Family

ID=50362109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310743028.XA Active CN103700622B (zh) 2013-12-27 2013-12-27 硅通孔的形成方法

Country Status (1)

Country Link
CN (1) CN103700622B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489482A (zh) * 2014-09-17 2016-04-13 北大方正集团有限公司 Vdmos沟槽刻蚀方法及vdmos
CN109427551A (zh) * 2017-09-04 2019-03-05 中微半导体设备(上海)有限公司 一种基片刻蚀方法及相应的处理装置
CN110190025A (zh) * 2019-05-08 2019-08-30 北京航天控制仪器研究所 一种单层硅衬底的通孔刻蚀方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658368A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置的制造方法
CN1710703A (zh) * 2004-06-16 2005-12-21 东京毅力科创株式会社 半导体装置的制造方法
CN101076219A (zh) * 2007-06-20 2007-11-21 中微半导体设备(上海)有限公司 包含多个处理平台的去耦合反应离子刻蚀室
CN102117738A (zh) * 2010-12-31 2011-07-06 中微半导体设备(上海)有限公司 使用含碳氟化合物的聚合物使硅片顶角圆化的方法
CN102157369A (zh) * 2006-11-21 2011-08-17 朗姆研究公司 在基板上的电介质层中刻蚀特征的方法
CN103400800A (zh) * 2013-08-14 2013-11-20 中微半导体设备(上海)有限公司 Bosch刻蚀方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658368A (zh) * 2004-02-17 2005-08-24 三洋电机株式会社 半导体装置的制造方法
CN1710703A (zh) * 2004-06-16 2005-12-21 东京毅力科创株式会社 半导体装置的制造方法
CN102157369A (zh) * 2006-11-21 2011-08-17 朗姆研究公司 在基板上的电介质层中刻蚀特征的方法
CN101076219A (zh) * 2007-06-20 2007-11-21 中微半导体设备(上海)有限公司 包含多个处理平台的去耦合反应离子刻蚀室
CN102117738A (zh) * 2010-12-31 2011-07-06 中微半导体设备(上海)有限公司 使用含碳氟化合物的聚合物使硅片顶角圆化的方法
CN103400800A (zh) * 2013-08-14 2013-11-20 中微半导体设备(上海)有限公司 Bosch刻蚀方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489482A (zh) * 2014-09-17 2016-04-13 北大方正集团有限公司 Vdmos沟槽刻蚀方法及vdmos
CN109427551A (zh) * 2017-09-04 2019-03-05 中微半导体设备(上海)有限公司 一种基片刻蚀方法及相应的处理装置
CN109427551B (zh) * 2017-09-04 2021-05-25 中微半导体设备(上海)股份有限公司 一种基片刻蚀方法及相应的处理装置
CN110190025A (zh) * 2019-05-08 2019-08-30 北京航天控制仪器研究所 一种单层硅衬底的通孔刻蚀方法
CN110190025B (zh) * 2019-05-08 2022-05-24 北京航天控制仪器研究所 一种单层硅衬底的通孔刻蚀方法

Also Published As

Publication number Publication date
CN103700622B (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
CN103400800B (zh) Bosch刻蚀方法
JP6423534B2 (ja) 二酸化ケイ素基板のエッチング方法およびエッチング装置
CN102738074A (zh) 半导体结构的形成方法
CN104658962B (zh) 通孔的形成方法
CN104576506A (zh) 一种刻蚀硅通孔的方法
CN102751160B (zh) 刻蚀装置及对应的刻蚀方法
US20220301879A1 (en) High aspect ratio bosch deep etch
CN103021912A (zh) 半导体刻蚀装置及半导体结构的刻蚀方法
CN103928396A (zh) 扩大沟槽开口的方法
CN108206131A (zh) 半导体结构以及半导体结构的形成方法
CN103633014A (zh) 半导体器件制造方法
CN103606534B (zh) 半导体结构的形成方法
CN103700622A (zh) 硅通孔的形成方法
CN102610560B (zh) 通孔侧壁形貌修饰方法
CN104952788B (zh) 一种斜孔刻蚀方法
CN104733304A (zh) 一种在衬底中刻蚀特征的方法
CN103646918B (zh) 硅通孔的形成方法
CN103413779B (zh) 硅通孔刻蚀方法
US11011601B2 (en) Narrow gap device with parallel releasing structure
Lin et al. Deep dry etching of fused silica using C 4 F 8/Ar inductively coupled plasmas
CN102054746B (zh) 硅通孔互连结构形成方法
CN105679700A (zh) 硅深孔刻蚀方法
CN102737984A (zh) 半导体结构的形成方法
CN108573867A (zh) 硅深孔刻蚀方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.