JP6423534B2 - 二酸化ケイ素基板のエッチング方法およびエッチング装置 - Google Patents
二酸化ケイ素基板のエッチング方法およびエッチング装置 Download PDFInfo
- Publication number
- JP6423534B2 JP6423534B2 JP2017528933A JP2017528933A JP6423534B2 JP 6423534 B2 JP6423534 B2 JP 6423534B2 JP 2017528933 A JP2017528933 A JP 2017528933A JP 2017528933 A JP2017528933 A JP 2017528933A JP 6423534 B2 JP6423534 B2 JP 6423534B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- gas
- etching
- dioxide substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims description 168
- 238000005530 etching Methods 0.000 title claims description 96
- 238000000034 method Methods 0.000 title claims description 91
- 239000000758 substrate Substances 0.000 title claims description 85
- 235000012239 silicon dioxide Nutrition 0.000 title claims description 84
- 239000000377 silicon dioxide Substances 0.000 title claims description 84
- 239000007789 gas Substances 0.000 claims description 105
- 230000008569 process Effects 0.000 claims description 50
- 238000002161 passivation Methods 0.000 claims description 31
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 25
- 238000005137 deposition process Methods 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005019 vapor deposition process Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229920002313 fluoropolymer Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
発明の分野
本発明は、半導体製造分野に関し、特に、二酸化ケイ素基板をエッチングする方法およびこの方法を実施するためのエッチング装置に関する。
本発明は、半導体製造分野に関し、特に、二酸化ケイ素基板をエッチングする方法およびこの方法を実施するためのエッチング装置に関する。
背景
現在、３次元スタック型集積回路のスルーシリコンビア（ＴＳＶ）に基づくパッケージング技術は主流のパッケージング技術であり、ＴＳＶ技術を用いてパッケージングされた集積回路は、小型、軽量、寄生効果の効果的低減、チップ速度の改善、消費電力の低減などの特性を有する。スルーガラスビア（ＴＧＶ）技術も上記の特徴を有しており、ＴＳＶ技術と比較して、ＴＧＶ技術はより有利であり、なぜならば、その中で使用されるガラス材料（二酸化ケイ素）は、優れたマイクロマシニング、電気的および熱機械的特性ならびに低コストを有し、ＴＳＶ技術の後で最も有望な三次元パッケージング技術として知られているからである。ＴＧＶを実施するためのキーポイントは、深さ対幅比が高く、サイズが小さいビア構造を形成するよう、二酸化ケイ素ガラス基板（以下、短縮して「二酸化ケイ素基板」という）をエッチングすることであり、深さ対幅比は、ビアの深さの、ビアの直径に対する比を意味する。
現在、３次元スタック型集積回路のスルーシリコンビア（ＴＳＶ）に基づくパッケージング技術は主流のパッケージング技術であり、ＴＳＶ技術を用いてパッケージングされた集積回路は、小型、軽量、寄生効果の効果的低減、チップ速度の改善、消費電力の低減などの特性を有する。スルーガラスビア（ＴＧＶ）技術も上記の特徴を有しており、ＴＳＶ技術と比較して、ＴＧＶ技術はより有利であり、なぜならば、その中で使用されるガラス材料（二酸化ケイ素）は、優れたマイクロマシニング、電気的および熱機械的特性ならびに低コストを有し、ＴＳＶ技術の後で最も有望な三次元パッケージング技術として知られているからである。ＴＧＶを実施するためのキーポイントは、深さ対幅比が高く、サイズが小さいビア構造を形成するよう、二酸化ケイ素ガラス基板（以下、短縮して「二酸化ケイ素基板」という）をエッチングすることであり、深さ対幅比は、ビアの深さの、ビアの直径に対する比を意味する。
公開番号ＣＮ１０３７００６２１の「深さ対幅比が高い垂直ガラススルーホールをエッチングする方法」と題された中国特許出願は、二酸化ケイ素基板をエッチングする方法を開示しており、以下のステップ：
Ｓ１．二酸化ケイ素基板上にマスク層を形成するステップと、
Ｓ２．マスク層の全動作領域に亘ってマスク層を貫通するビアを形成するステップと、
Ｓ３．上記マスクパターンが上に形成された二酸化ケイ素基板上にマスク層のビアを介してプラズマエッチングを行い、二酸化ケイ素基板のエッチング速度をマスク層のエッチング速度よりもはるかに高くすることによって二酸化ケイ素基板上に溝を形成するステップと、
Ｓ４．マスクパターンおよび二酸化ケイ素基板上にアルミナパッシベーション層を気相蒸着により蒸着するステップと、
Ｓ５．ビアの側壁上にパッシベーション層を形成した後、パッシベーション層が上に形成された二酸化ケイ素基板を反応ガスを用いてプラズマエッチングするステップと、
Ｓ６．二酸化ケイ素基板上に溝が所定の深さ対幅比を有するように形成されるまで、ステップＳ４およびＳ５を繰り返すステップとを備える。
Ｓ１．二酸化ケイ素基板上にマスク層を形成するステップと、
Ｓ２．マスク層の全動作領域に亘ってマスク層を貫通するビアを形成するステップと、
Ｓ３．上記マスクパターンが上に形成された二酸化ケイ素基板上にマスク層のビアを介してプラズマエッチングを行い、二酸化ケイ素基板のエッチング速度をマスク層のエッチング速度よりもはるかに高くすることによって二酸化ケイ素基板上に溝を形成するステップと、
Ｓ４．マスクパターンおよび二酸化ケイ素基板上にアルミナパッシベーション層を気相蒸着により蒸着するステップと、
Ｓ５．ビアの側壁上にパッシベーション層を形成した後、パッシベーション層が上に形成された二酸化ケイ素基板を反応ガスを用いてプラズマエッチングするステップと、
Ｓ６．二酸化ケイ素基板上に溝が所定の深さ対幅比を有するように形成されるまで、ステップＳ４およびＳ５を繰り返すステップとを備える。
上記の方法では、ステップＳ４を化学気相蒸着で行い、ステップＳ５をプラズマエッチングで行うので、この方法を実施するためのプロセスチャンバは、化学気相蒸着とプラズマエッチングとの両方の機能を有する必要があり、エッチング装置の構造設計が複雑になり、および高コストが高くなり、ならびにエッチングプロセスの複雑さが増す。
このため、二酸化ケイ素基板のエッチングプロセスおよびエッチングプロセスを行うプロセスチャンバを単純化する方法は、当該技術分野において解決すべき緊急の技術課題となっている。
概要
本発明の目的は、二酸化ケイ素基板のエッチング方法およびその方法を実施するためのエッチング装置を提供することであり、このエッチング装置は構造が簡単で低コストであり、この方法は効率が良い。
本発明の目的は、二酸化ケイ素基板のエッチング方法およびその方法を実施するためのエッチング装置を提供することであり、このエッチング装置は構造が簡単で低コストであり、この方法は効率が良い。
上記目的を達成するために、本発明は、二酸化ケイ素基板をエッチングする方法であって、
Ｓ１．二酸化ケイ素基板の表面に第１の溝を含むマスクパターンを形成することと、
Ｓ２．二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入して、第１の溝の側壁および底部上にパッシベーション層を形成することと、
Ｓ３．二酸化ケイ素基板の温度を上昇させ、主エッチングガスをプロセスチャンバに導入して、第１の溝の底部をエッチングすることと、
二酸化ケイ素基板上の、第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、ステップＳ２およびＳ３を繰り返すこととを備える。
Ｓ１．二酸化ケイ素基板の表面に第１の溝を含むマスクパターンを形成することと、
Ｓ２．二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入して、第１の溝の側壁および底部上にパッシベーション層を形成することと、
Ｓ３．二酸化ケイ素基板の温度を上昇させ、主エッチングガスをプロセスチャンバに導入して、第１の溝の底部をエッチングすることと、
二酸化ケイ素基板上の、第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、ステップＳ２およびＳ３を繰り返すこととを備える。
好ましくは、ステップＳ２において、二酸化ケイ素基板の温度を−２０℃と０℃との間の温度に低下させる。
好ましくは、ステップＳ３において、二酸化ケイ素基板の温度を４０℃と７０℃との間の温度に上昇させる。
好ましくは、ステップＳ２において、蒸着プロセスガスはガス状フルオロカーボンを含み、パッシベーション層はフルオロカーボンポリマー層である。
好ましくは、ステップＳ３において、主エッチングガスは、ステップＳ２におけるガス状フルオロカーボンと同じガス状フルオロカーボンを含む。
好ましくは、ガス状フルオロカーボンは、ＣｘＦｙ化合物および／またはＣＨｘＦｙ化合物を含む。
好ましくは、ガス状フルオロカーボンは、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３およびＣＨ２Ｆ２のいずれか１種または２種以上の組合わせを含む。
好ましくは、ステップＳ２において下部電極の出力は０Ｗ〜１０Ｗの範囲であり、ステップＳ３において下部電極の出力は２００Ｗ〜１０００Ｗの範囲である。
好ましくは、ステップＳ３において、主エッチングガスは、ガス状フルオロカーボン以外のＦ系ガスをさらに含み、Ｆ系ガスは、ＳＦ６を含む。
好ましくは、ステップＳ３において、さらに補助エッチングガスを導入し、補助エッチングガスは、アルゴンガス、ヘリウムガスおよび窒素ガスのうちのいずれか１種または２種以上の混合物を含む。
本発明の別の局面として、二酸化ケイ素基板をエッチングするためのエッチング装置がさらに提供され、エッチング装置は、制御モジュール、温度調節モジュール、ガス選択モジュール、蒸着プロセスガス源、およびエッチングガス源を含み、
制御モジュールは、二酸化ケイ素基板上に第１の溝を含むマスクパターンが形成された後、温度調節モジュールを制御して二酸化ケイ素基板の温度を下げ、ガス選択モジュールを制御して蒸着プロセスガス源をオンにして蒸着プロセスガスをプロセスチャンバに導入し、第１の溝の側壁および底部にパッシベーション層を形成するようにするよう構成され、
制御モジュールは、さらに、温度調節モジュールを制御して二酸化ケイ素基板の温度を上昇させ、ガス選択モジュールを制御してエッチングガス源をオンにしてエッチングガスをプロセスチャンバに導入し、第１の溝の底部がエッチングされるようにするよう構成され、
制御モジュールは、さらに、温度調節モジュールを制御して、二酸化ケイ素基板上の、第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、二酸化ケイ素基板の温度を交互に上下させるよう構成される。
制御モジュールは、二酸化ケイ素基板上に第１の溝を含むマスクパターンが形成された後、温度調節モジュールを制御して二酸化ケイ素基板の温度を下げ、ガス選択モジュールを制御して蒸着プロセスガス源をオンにして蒸着プロセスガスをプロセスチャンバに導入し、第１の溝の側壁および底部にパッシベーション層を形成するようにするよう構成され、
制御モジュールは、さらに、温度調節モジュールを制御して二酸化ケイ素基板の温度を上昇させ、ガス選択モジュールを制御してエッチングガス源をオンにしてエッチングガスをプロセスチャンバに導入し、第１の溝の底部がエッチングされるようにするよう構成され、
制御モジュールは、さらに、温度調節モジュールを制御して、二酸化ケイ素基板上の、第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、二酸化ケイ素基板の温度を交互に上下させるよう構成される。
本発明により提供される二酸化ケイ素基板のエッチング方法においては、パッシベーション層は、ステップＳ２において、第１の溝の側壁および底部上に、エッチング方法を実施するために単に二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入することによって、化学気相蒸着のプロセスなしで、形成することができ、したがって、本発明によって提供される二酸化ケイ素基板のエッチング方法は、化学気相蒸着プロセスに比べて蒸着プロセスガスの温度制御が容易であり、本方法はより効率的である。
本発明のエッチング装置においては、第１の溝の側壁および底部上におけるパッシベーション層の形成を、エッチング方法を実施するために単に二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入することによって、第１の溝の側壁および底部上にパッシベーション層を形成する間に化学気相蒸着のプロセスを伴わずに、行なうことができ、したがって、プロセスチャンバは、化学気相蒸着の機能を有する必要はなく、第１の溝の側壁および底部にパッシベーション層を形成するステップ、および第１の溝の底部をエッチングするステップは、単に既存のエッチング装置を用いて、第１の溝の側壁および底部にパッシベーション層を形成するステップを実行するためのプロセスチャンバの構造をさらに改善する必要なしに、行うことができる。その結果、本発明のエッチング装置は、構造が簡単で低コストである。
図面の簡単な説明
添付の図面は、本明細書の一部を構成し、本発明のさらなる理解のために、および以下の具体的な実現例と共に本発明を説明するために提供されるものであり、本発明を限定するものではない。
添付の図面は、本明細書の一部を構成し、本発明のさらなる理解のために、および以下の具体的な実現例と共に本発明を説明するために提供されるものであり、本発明を限定するものではない。
図面の参照番号
１００．二酸化ケイ素基板；２００．マスクパターン；２００ａ．第１の溝；３００．パッシベーション層；１００ａ．ある深さを有する溝。
１００．二酸化ケイ素基板；２００．マスクパターン；２００ａ．第１の溝；３００．パッシベーション層；１００ａ．ある深さを有する溝。
詳細な記載
以下、本発明の具体的な実施の形態について図面を参照して詳細に説明する。本明細書で説明される実施形態は、本発明を例示し説明することのみを意図しており、本発明を限定するものではないことを理解されたい。
以下、本発明の具体的な実施の形態について図面を参照して詳細に説明する。本明細書で説明される実施形態は、本発明を例示し説明することのみを意図しており、本発明を限定するものではないことを理解されたい。
図１を参照すると、本発明は、二酸化ケイ素基板をエッチングする方法であって、
Ｓ１．二酸化ケイ素基板の表面に第１の溝を含むマスクパターンを形成することと、
Ｓ２．二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入して、第１の溝の側壁および底部上にパッシベーション層を形成することと、
Ｓ３．二酸化ケイ素基板の温度を上昇させ、主エッチングガスをプロセスチャンバに導入して、第１の溝の底部をエッチングすることと、
二酸化ケイ素基板上の、第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、ステップＳ２およびＳ３を繰り返すこととを備える。ステップＳ２およびＳ３は交互に実行される。
Ｓ１．二酸化ケイ素基板の表面に第１の溝を含むマスクパターンを形成することと、
Ｓ２．二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入して、第１の溝の側壁および底部上にパッシベーション層を形成することと、
Ｓ３．二酸化ケイ素基板の温度を上昇させ、主エッチングガスをプロセスチャンバに導入して、第１の溝の底部をエッチングすることと、
二酸化ケイ素基板上の、第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、ステップＳ２およびＳ３を繰り返すこととを備える。ステップＳ２およびＳ３は交互に実行される。
本発明では、二酸化ケイ素基板の温度を低下させることは、蒸着プロセスガスを第１の溝の側壁および底部に蒸着させてパッシベーション層を形成させることを可能にする。さらに、蒸着プロセスガスは、低温条件下で固体層を形成するために蒸着可能なガスであることに留意すべきである。
本発明により提供される二酸化ケイ素基板のエッチング方法においては、パッシベーション層は、ステップＳ２において、第１の溝の側壁および底部上に、エッチング方法を実行するために単に二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入することによって、化学気相蒸着のプロセスなしで、形成することができ、したがって、本発明によって提供される二酸化ケイ素基板のエッチング方法は、化学気相蒸着プロセスに比べて蒸着プロセスガスの温度制御が容易であり、本方法はより効率的である。
図２ａに示すように、ステップＳ２の後、パッシベーション層３００は、マスクパターン２００の上面、第１の溝２００ａの側壁および第１の溝２００ａの底部を覆う。典型的には、第１の溝２００ａは、マスクパターン２００を貫通するビアであるので、第１の溝２００ａの底部は、第１の溝２００ａによって露出され得る二酸化ケイ素基板１００の一部である。
図２ｂに示すように、ステップＳ３において、本方法では異方性エッチングが可能であるため、第１の溝２００ａの底部上のパッシベーション層の一部とマスクパターン２００の上面とが完全に除去され、第１の溝２００ａの側壁上のパッシベーション層の一部が残り、所定のエッチング時間が経過すると、第１の溝２００ａによって露出された二酸化ケイ素基板１００の一部も部分的にエッチングされて、一定の深さの溝１００ａが形成される。ステップＳ３の正常動作を確保するためには、ステップＳ３で、二酸化ケイ素基板の温度を上げ、プロセスチャンバ内の冷却器の温度を４０℃と７０℃との間に設定することが好ましい。ステップＳ３において、二酸化ケイ素基板の温度を好ましくは上昇させる理由は、二酸化ケイ素のエッチングは吸熱反応であるため、温度が高いほどエッチング速度が早く、高温はエッチングの異方性を維持しやすくするからである。
ステップＳ３の継続時間が長すぎると、ある深さを有する形成された溝１００ａの側壁がエッチングされやすくなり、所定の深さ対幅比を有する溝を形成することとは逆になるであろうことがわかる。したがって、図２ｃに示すように、二酸化ケイ素基板１００上にある深さの溝１００ａを形成した後、ステップＳ２に進み、マスクパターン２００を覆い、ある深さを有し二酸化ケイ素基板１００上に形成される溝１００ａの底部および側壁を覆うように、パッシベーション層３００を形成する。ステップＳ２の後、方法はステップＳ３に進み、ある深さを有し二酸化ケイ素基板１００上に形成される溝１００ａをさらに深くする。ステップＳ２およびＳ３は、二酸化ケイ素基板１００上に所定の深さ対幅比を有する第２の溝が形成されるまで繰り返し行われる。
本発明において、二酸化ケイ素基板１００の表面上のマスクパターン２００は、フォトレジストで形成されてもよい。この目的のため、ステップＳ１は、
Ｓ１１．二酸化ケイ素基板１００上にフォトレジスト層をコーティングすることと、
Ｓ１２．フォトリソグラフィプロセスを利用してフォトレジスト層を露光および現像してマスクパターン２００を形成することとを含んでもよい。
Ｓ１１．二酸化ケイ素基板１００上にフォトレジスト層をコーティングすることと、
Ｓ１２．フォトリソグラフィプロセスを利用してフォトレジスト層を露光および現像してマスクパターン２００を形成することとを含んでもよい。
本発明において、パッシベーション層３００の具体的な組成は、低温でプラズマ物理蒸着法を用いて蒸着プロセスガスを蒸着させてパッシベーション層３００を形成することが可能であれば特に限定されない。パッシベーション層３００が蒸着プロセスガスを蒸着させることによって確実に形成され得るためには、ステップＳ２において二酸化ケイ素基板の温度を下げ、プロセスチャンバ内の冷却器の温度を−２０℃と０℃との間に設定することが好ましい。
本発明の具体的な実施形態として、ステップＳ２において、ガス状フルオロカーボンをエッチングプロセスが行われるプロセスチャンバに導入し、ガス状フルオロカーボンを蒸着させて、フルオロカーボンポリマー層、すなわちパッシベーション層３００を形成するようにする。二酸化ケイ素基板１００の温度を下げることにより、二酸化ケイ素基板１００上にガス状フルオロカーボンが蒸着すると、重合反応が起こりやすくなり、フルオロカーボンポリマーが生成され、パッシベーション層３００が形成される。反応温度が低いほど、ガス状フルオロカーボンが重合されてフルオロカーボンポリマー層を形成する可能性が高くなり、それによって安定したパッシベーション層３００の形成が容易になり、そして、重合反応は、それが低温環境にあり、かつ高温または高圧環境を必要としないかぎり、起き得るので、重合反応はプロセス条件の要求が少なくなり、本エッチング方法のコストをさらに低減する。
ステップＳ２の継続時間は、ステップＳ２のプラズマ物理蒸着で使用される蒸着プロセスガスの組成に依存して決定されてもよい。同様に、ステップＳ３の継続時間は、ステップＳ３のエッチングガスの組成に応じて決定されてもよい。
本発明においては、ガス状フルオロカーボンの具体的な組成に対する要件は特になく、たとえばガス状フルオロカーボンは、ＣｘＦｙ化合物および／またはＣＨｘＦｙ化合物を含み、好ましくは、ガス状フルオロカーボンは、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３およびＣＨ２Ｆ２のいずれか１種または２種以上の組合わせを含むことが好ましい。典型的には、ガス中の炭素含有量が高ければ高いほど、フルオロカーボンポリマーをより容易に形成することができる。
本発明の特定の実施形態として、ステップＳ２において、ガス状フルオロカーボンの流量は、２０ｓｃｃｍ〜２００ｓｃｃｍの範囲内である。この場合、ステップＳ２の継続時間は、１００秒〜２００秒の範囲内であることが好ましい。
ステップＳ２では、下部電極の出力を強くしすぎるべきではなく、それによって、ガス状フルオロカーボンの蒸着を促進し、好ましくは下部電極の出力を０Ｗ〜１０Ｗの範囲とする。
本発明において、主エッチングガスの組成は特に限定されない。好ましくは、主エッチングガスはフッ素含有ガスであり、本発明の具体的な実施形態として、ステップＳ３の主エッチングガスは、ステップＳ２と同一のガス状フルオロカーボンを含んでもよい。ステップＳ３の主エッチングガスがステップＳ２と同じガス状フルオロカーボンを含む場合には、（蒸着プロセスガスおよび主エッチングガスを含む）プロセスガスの導入を制御することが容易であり、エッチング方法のコストがさらに削減される。
加えて、主エッチングガスは、ガス状フルオロカーボン以外にフッ素系ガスを含んでもよく、たとえば、Ｆ系ガスはＳＦ６を含んでもよい。言うまでもなく、主エッチングガスは、さらに、ＳＦ６とパッシベーション層３００の形成のためのガス状フルオロカーボンとの混合ガスであってもよい。
より低いガス圧では、プラズマはより大きな平均自由行程を有し、粒子の動きは垂直方向においてより指向性があるので、二酸化ケイ素基板１００上に深さ対幅比が高い溝を形成することについて、より有利である。したがって、エッチングの間に、プラズマの移動方向の制御を容易にするために、プロセスチャンバ内に低いガス圧が典型的には維持される。好ましくは、プロセスチャンバ内の圧力は、ステップＳ３において２．５ｍＴから１５ｍＴの範囲内である。さらに好ましくは、ステップＳ３において、プロセスチャンバ内の圧力は２．５ｍＴ〜７ｍＴの範囲内である。
好ましくは、ステップＳ３において、主エッチングガスの流量は、２０ｓｃｃｍ〜２００ｓｃｃｍの範囲内であってもよい。この場合、ステップＳ３の継続時間は、２００秒から４００秒の範囲である。
ステップＳ３では、長手方向のエッチング速度を高くするために、プラズマ衝撃の指向性とエネルギーとが確保されるように、下部電極の高出力化を図ることが好ましい。好ましくは、ステップＳ３において、下部電極の出力は、２００Ｗ〜１０００Ｗの範囲である。さらに好ましくは、ステップＳ３において、下部電極の出力は、４００Ｗ〜８５０Ｗの範囲内である。
また、二酸化ケイ素基板１００のケイ素−酸素結合の切断を早めるために、プラズマに励起された後二酸化ケイ素基板１００と反応しないガスである補助エッチングガスがさらにステップＳ３において用いられることが好ましい。補助エッチングガスが二酸化ケイ素基板１００に及ぼす影響は、二酸化ケイ素基板１００内のケイ素−酸素結合の破壊を容易にし得、それによってエッチング速度を増加させ得る。
好ましくは、補助エッチングガスは、アルゴンガス、ヘリウムガスおよび窒素ガスのうちのいずれか１種または２種以上の混合物を含む。アルゴンガスは、分子量が大きいためにプラズマに励起された後に大きな衝撃力を有するため、補助エッチングガスは、アルゴンガスであることがさらに好ましい。
以下、本発明の好ましい実施形態について説明する。ステップＳ２では、プロセスチャンバ内の圧力は２０ｍＴであり、上部電極の出力は２５００Ｗであり、下部電極の出力は０Ｗであり、プラズマ物理蒸着のためのプロセスガスは１００ｓｃｃｍの流量のガス状Ｃ４Ｆ８であり、冷却器の温度は０℃であり、ステップＳ２の継続時間は１２０ｓである。ステップＳ３では、プロセスチャンバ内の圧力を５ｍＴ、上部電極の出力を２５００Ｗ、下部電極の出力を５００Ｗ、主エッチングガスを１００ｓｃｃｍの流量のＣ４Ｆ８、補助エッチングガスを流量１００ｓｃｃｍのアルゴンガス、冷却器の温度を４０℃、ステップＳ３の継続時間を３００ｓとする。
上記好ましい実施形態によれば、二酸化ケイ素基板１００上に、３：１より大きな深さ対幅比を有する第２の溝を得ることができる。
本発明の別の局面として、二酸化ケイ素基板１００をエッチングするための上記エッチング方法を実施するためのエッチング装置がさらに提供され、エッチング装置は、制御モジュール、温度調節モジュール、ガス選択モジュール、蒸着プロセスガス源、およびエッチングガス源を含む。
二酸化ケイ素基板１００上に第１の溝２００ａを含むマスクパターン２００が形成されると、制御モジュールは、温度調節モジュールを制御して二酸化ケイ素基板１００の温度を下げ、ガス選択モジュールを制御して蒸着プロセスガス源をオンにして蒸着プロセスガスをプロセスチャンバに導入し、第１の溝２００ａの側壁および底部にパッシベーション層３００を形成するようにする。
制御モジュールは、温度調節モジュールを制御して二酸化ケイ素基板１００の温度を上昇させ、ガス選択モジュールを制御してエッチングガス源をオンにしてエッチングガスをプロセスチャンバに導入し、第１の溝２００ａの底部がエッチングされるようにする。
制御モジュールは、温度調節モジュールを制御して、二酸化ケイ素基板１００上の、第１の溝２００ａに対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、二酸化ケイ素基板１００の温度を交互に上下させるようにする。
温度調節モジュールはプロセスチャンバにおける冷却器と接続されてもよい。ステップＳ２において、温度調節モジュールは、制御モジュールからの信号に従って、冷却器の温度を−２０℃と０℃との間の温度に調節し；ステップＳ３において、温度調節モジュールは、制御モジュールからの信号に従って、冷却器の温度を４０℃と７０℃との間の温度に調節する。
蒸着プロセスガス源およびエッチングガス源は、それぞれ異なる２種類のガスを提供する別々のガス源であってもよく；または、ガス状フルオロカーボンを提供することができる同じガス源であってもよい。
エッチングガス源は、補助エッチングガスを提供する補助エッチングガス源と、主エッチングガスを提供する主エッチングガス源とを含んでもよい。
先行技術のプラズマエッチングプロセスを行うエッチング装置と比較して、本発明のエッチング装置のプロセスチャンバ内では、第１の溝の側壁および底部上におけるパッシベーション層の形成を、ステップＳ２において、エッチング方法を実行するために単に二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入することによって、化学気相蒸着のプロセスなしに、行なうことができ、したがって、プロセスチャンバに化学気相蒸着を行うための構造を必要としないので、ステップＳ２を行うためのプロセスチャンバの構造をさらに改善することなく、単に既存のエッチング装置を用いるだけで、上記ステップＳ２およびＳ３を行うことができる。その結果、本発明により提供されるエッチング装置は、構造が単純で低コストである。
以上の実現例は、本発明の原理を説明するための例示的な実現例にすぎず、本発明はこれに限定されるものではない。当業者であれば、本発明の趣旨および本質から逸脱することなく様々な変形および改良を行うことができ、これらの変形および改良も本発明の保護範囲に入るものとする。
Claims (11)
- 二酸化ケイ素基板をエッチングするための方法であって、
Ｓ１．前記二酸化ケイ素基板の表面上に、第１の溝を含むマスクパターンを形成するステップと、
Ｓ２．前記二酸化ケイ素基板の温度を下げ、蒸着プロセスガスをプロセスチャンバに導入して、前記第１の溝の側壁および底部上にパッシベーション層を形成するステップと、
Ｓ３．前記二酸化ケイ素基板の温度を上昇させ、主エッチングガスを前記プロセスチャンバに導入して、前記第１の溝の前記底部をエッチングするステップと、
前記二酸化ケイ素基板上の、前記第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、ステップＳ２およびＳ３を繰り返すステップとを備え、
前記ステップＳ１の次に前記ステップＳ２が実行され、前記ステップＳ２の次に前記ステップＳ３が実行され、前記繰り返すステップは、前記ステップＳ２、前記ステップＳ３の順に前記ステップＳ２および前記ステップＳ３を繰り返すステップである、二酸化ケイ素基板をエッチングするための方法。 - ステップＳ２において、前記二酸化ケイ素基板の温度を−２０℃と０℃との間の温度に低下させる、請求項１に記載の方法。
- ステップＳ３において、前記二酸化ケイ素基板の温度を４０℃と７０℃との間の温度に上昇させる、請求項１に記載の方法。
- ステップＳ２において、前記蒸着プロセスガスはガス状フルオロカーボンを含み、前記パッシベーション層はフルオロカーボンポリマー層である、請求項１に記載の方法。
- ステップＳ３において、前記主エッチングガスは、ステップＳ２における前記ガス状フルオロカーボンと同じガス状フルオロカーボンを含む、請求項４に記載の方法。
- 前記ガス状フルオロカーボンは、ＣｘＦｙ化合物および／またはＣＨｘＦｙ化合物を含む、請求項４または請求項５に記載の方法。
- 前記ガス状フルオロカーボンは、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３およびＣＨ２Ｆ２のいずれか１種または２種以上の組合わせを含む、請求項６に記載の方法。
- ステップＳ２において、前記プロセスチャンバの下部電極の出力は０Ｗ〜１０Ｗの範囲であり、ステップＳ３において前記下部電極の出力は２００Ｗ〜１０００Ｗの範囲である、請求項５に記載の方法。
- ステップＳ３において、前記主エッチングガスは、前記ガス状フルオロカーボン以外のＦ系ガスをさらに含み、前記Ｆ系ガスは、ＳＦ６を含む、請求項５に記載の方法。
- ステップＳ３において、さらに補助エッチングガスを導入し、前記補助エッチングガスは、アルゴンガス、ヘリウムガスおよび窒素ガスのうちのいずれか１種または２種以上の混合物を含む、請求項５に記載の方法。
- 二酸化ケイ素基板をエッチングするためのエッチング装置であって、前記エッチング装置は、制御モジュール、温度調節モジュール、ガス選択モジュール、蒸着プロセスガス源、およびエッチングガス源を備え、
前記制御モジュールは、前記二酸化ケイ素基板上に第１の溝を含むマスクパターンが形成された後、前記温度調節モジュールを制御して前記二酸化ケイ素基板の温度を下げ、前記ガス選択モジュールを制御して前記蒸着プロセスガス源をオンにして蒸着プロセスガスをプロセスチャンバに導入し、前記第１の溝の側壁および底部にパッシベーション層を形成するようにするよう構成され、
前記制御モジュールは、さらに、前記温度調節モジュールを制御して前記二酸化ケイ素基板の温度を上昇させ、前記ガス選択モジュールを制御して前記エッチングガス源をオンにしてエッチングガスを前記プロセスチャンバに導入し、前記第１の溝の前記底部がエッチングされるようにするよう構成され、
前記制御モジュールは、さらに、前記温度調節モジュールを制御して、前記二酸化ケイ素基板上の、前記第１の溝に対応する位置に、所定の深さ対幅比を有する第２の溝が形成されるまで、前記二酸化ケイ素基板の温度を交互に上下させるよう構成される、二酸化ケイ素基板をエッチングするためのエッチング装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410742698.4A CN105719965A (zh) | 2014-12-04 | 2014-12-04 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
| CN201410742698.4 | 2014-12-04 | ||
| PCT/CN2015/096128 WO2016086841A1 (zh) | 2014-12-04 | 2015-12-01 | 二氧化硅基片的刻蚀方法和刻蚀设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017536701A JP2017536701A (ja) | 2017-12-07 |
| JP6423534B2 true JP6423534B2 (ja) | 2018-11-14 |
Family
ID=56091024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017528933A Active JP6423534B2 (ja) | 2014-12-04 | 2015-12-01 | 二酸化ケイ素基板のエッチング方法およびエッチング装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6423534B2 (ja) |
| KR (1) | KR102082803B1 (ja) |
| CN (1) | CN105719965A (ja) |
| SG (1) | SG11201704068YA (ja) |
| WO (1) | WO2016086841A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102483A (ja) * | 2017-11-28 | 2019-06-24 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| US11171011B2 (en) * | 2018-08-21 | 2021-11-09 | Lam Research Corporation | Method for etching an etch layer |
| KR20200116855A (ko) * | 2019-04-01 | 2020-10-13 | 에이에스엠 아이피 홀딩 비.브이. | 반도체 소자를 제조하는 방법 |
| TW202117847A (zh) * | 2019-07-17 | 2021-05-01 | 美商得昇科技股份有限公司 | 使用沉積製程和蝕刻製程的工件處理 |
| JP7382578B2 (ja) * | 2019-12-27 | 2023-11-17 | パナソニックＩｐマネジメント株式会社 | プラズマ処理方法および素子チップの製造方法 |
| CN111952169B (zh) * | 2020-08-21 | 2024-07-23 | 北京北方华创微电子装备有限公司 | 聚酰亚胺刻蚀方法 |
| CN113451126B (zh) * | 2021-07-07 | 2024-02-27 | 北京北方华创微电子装备有限公司 | 晶圆刻蚀方法 |
| CN114685057A (zh) * | 2022-03-30 | 2022-07-01 | 广东佛智芯微电子技术研究有限公司 | 一种玻璃基板的纳米金属诱导蚀刻方法 |
| CN114664649B (zh) * | 2022-05-19 | 2022-09-20 | 浙江大学杭州国际科创中心 | 碳化硅高深宽比槽刻蚀工艺优化方法 |
| CN115036218A (zh) * | 2022-07-22 | 2022-09-09 | 北京北方华创微电子装备有限公司 | 铜互连结构的制备方法 |
| CN117092881B (zh) * | 2023-08-29 | 2024-06-21 | 上海铭锟半导体有限公司 | 一种纳米压印母版的制备方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612767B2 (ja) * | 1984-01-25 | 1994-02-16 | 株式会社日立製作所 | 溝およびそのエッチング方法 |
| JP3208596B2 (ja) * | 1992-04-01 | 2001-09-17 | ソニー株式会社 | ドライエッチング方法 |
| DE4241045C1 (de) * | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
| JPH09232281A (ja) * | 1996-02-26 | 1997-09-05 | Sony Corp | ドライエッチング処理方法 |
| JP4153606B2 (ja) * | 1998-10-22 | 2008-09-24 | 東京エレクトロン株式会社 | プラズマエッチング方法およびプラズマエッチング装置 |
| JP2000156367A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | ドライエッチング方法 |
| JP2000164571A (ja) * | 1998-11-27 | 2000-06-16 | Sony Corp | コンタクトホール形成方法およびプラズマエッチング方法 |
| JP4221859B2 (ja) * | 1999-02-12 | 2009-02-12 | 株式会社デンソー | 半導体装置の製造方法 |
| KR100327346B1 (ko) * | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3773785B2 (ja) * | 2000-11-24 | 2006-05-10 | 株式会社東芝 | 半導体装置の製造方法 |
| US7169695B2 (en) * | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
| GB0401622D0 (en) * | 2004-01-26 | 2004-02-25 | Oxford Instr Plasma Technology | Plasma etching process |
| US7273815B2 (en) * | 2005-08-18 | 2007-09-25 | Lam Research Corporation | Etch features with reduced line edge roughness |
| EP1804281B1 (en) * | 2005-12-28 | 2011-12-14 | STMicroelectronics Srl | Process for digging a deep trench in a semiconductor body and semiconductor body so obtained |
| JP2009525604A (ja) * | 2006-02-01 | 2009-07-09 | アルカテル−ルーセント | 異方性エッチングの方法 |
| JP2008244224A (ja) * | 2007-03-28 | 2008-10-09 | Sumitomo Precision Prod Co Ltd | プラズマ処理装置 |
| WO2008153674A1 (en) * | 2007-06-09 | 2008-12-18 | Boris Kobrin | Method and apparatus for anisotropic etching |
| CN101800175B (zh) * | 2010-02-11 | 2011-07-20 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| JP5981106B2 (ja) * | 2011-07-12 | 2016-08-31 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| CN103700621B (zh) * | 2013-12-27 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | 一种高深宽比垂直玻璃通孔的刻蚀方法 |
| GB201611652D0 (en) * | 2016-07-04 | 2016-08-17 | Spts Technologies Ltd | Method of detecting a condition |
-
2014
- 2014-12-04 CN CN201410742698.4A patent/CN105719965A/zh active Pending
-
2015
- 2015-12-01 JP JP2017528933A patent/JP6423534B2/ja active Active
- 2015-12-01 WO PCT/CN2015/096128 patent/WO2016086841A1/zh active Application Filing
- 2015-12-01 KR KR1020177018336A patent/KR102082803B1/ko active IP Right Grant
- 2015-12-01 SG SG11201704068YA patent/SG11201704068YA/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR102082803B1 (ko) | 2020-02-28 |
| SG11201704068YA (en) | 2017-06-29 |
| CN105719965A (zh) | 2016-06-29 |
| JP2017536701A (ja) | 2017-12-07 |
| KR20170092645A (ko) | 2017-08-11 |
| WO2016086841A1 (zh) | 2016-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6423534B2 (ja) | 二酸化ケイ素基板のエッチング方法およびエッチング装置 | |
| Wu et al. | High aspect ratio silicon etch: A review | |
| US8658541B2 (en) | Method of controlling trench microloading using plasma pulsing | |
| JP5762491B2 (ja) | エッチング方法 | |
| US20130224960A1 (en) | Methods for etching oxide layers using process gas pulsing | |
| TW201543537A (zh) | 用以形成具有多膜層的間隔壁之蝕刻方法 | |
| JP2006514783A (ja) | プラズマエッチングのパフォーマンスを改善する方法 | |
| JPH04326726A (ja) | ドライエッチング方法 | |
| KR101276258B1 (ko) | 반도체 제조 장치 및 반도체 제조 방법 | |
| JP2008198659A (ja) | プラズマエッチング方法 | |
| CN104925739B (zh) | 二氧化硅的刻蚀方法 | |
| CN102737984A (zh) | 半导体结构的形成方法 | |
| CN105390433A (zh) | 半导体器件制造方法 | |
| JP6579786B2 (ja) | プラズマエッチング方法 | |
| JP2005123550A (ja) | 異方性エッチング方法 | |
| TW201545232A (zh) | 一種深矽蝕刻方法 | |
| JP5065726B2 (ja) | ドライエッチング方法 | |
| JP2007012819A (ja) | ドライエッチング方法 | |
| CN106847689B (zh) | 一种深硅刻蚀工艺 | |
| JP4643916B2 (ja) | 層間絶縁膜のドライエッチング方法及びその装置 | |
| JP2005079191A (ja) | 層間絶縁膜のドライエッチング方法 | |
| TW201442110A (zh) | 一種在矽基底刻蝕通孔的方法 | |
| JP4500023B2 (ja) | 層間絶縁膜のドライエッチング方法 | |
| JP4316322B2 (ja) | 層間絶縁膜のドライエッチング方法 | |
| JP4500029B2 (ja) | 低誘電率層間絶縁膜のドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6423534 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |