JP7382578B2 - プラズマ処理方法および素子チップの製造方法 - Google Patents

プラズマ処理方法および素子チップの製造方法 Download PDF

Info

Publication number
JP7382578B2
JP7382578B2 JP2019239421A JP2019239421A JP7382578B2 JP 7382578 B2 JP7382578 B2 JP 7382578B2 JP 2019239421 A JP2019239421 A JP 2019239421A JP 2019239421 A JP2019239421 A JP 2019239421A JP 7382578 B2 JP7382578 B2 JP 7382578B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon layer
plasma
etching
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019239421A
Other languages
English (en)
Other versions
JP2021108340A (ja
Inventor
篤史 針貝
尚吾 置田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019239421A priority Critical patent/JP7382578B2/ja
Priority to US17/114,679 priority patent/US11361944B2/en
Publication of JP2021108340A publication Critical patent/JP2021108340A/ja
Application granted granted Critical
Publication of JP7382578B2 publication Critical patent/JP7382578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/18—Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明はプラズマ処理方法および素子チップの製造方法に関する。
基板上には、ＭＯＳのゲート膜、層間絶縁膜あるいは保護膜等として、絶縁性であるシリコン酸化膜が形成されている場合がある。シリコン酸化膜を備える基板を分割する方法として、プラズマを用いてエッチングする方法が知られている（特許文献１）。
特開２００２－１９０５３８号公報
特許文献１の方法によれば、シリコン酸化膜の側面がテーパ状になるようにエッチングすることができる。一方、シリコン酸化膜を備える基板を、プラズマにより垂直にエッチングすることは困難な場合がある。特に、シリコン酸化膜が基板の背面に積層されている場合、基板に続いてシリコン酸化膜を垂直にエッチングするには、溝の底部に到達するイオンやラジカルの量や角度を制御する必要があるためである。
本発明の一局面は、底部に酸化膜が露出した溝を有する溝入り基板を準備する溝入り基板の準備工程と、前記溝入り基板をプラズマに晒して、前記酸化膜を除去する酸化膜除去工程と、を備え、前記酸化膜除去工程は、前記酸化膜をエッチングする酸化膜エッチングステップと、前記酸化膜エッチングステップの後、前記溝の内壁に付着した付着物を除去するクリーニングステップと、を含むサイクルを複数回繰り返す、プラズマ処理方法に関する。
本発明の他の一局面は、第１主面および前記第１主面とは反対側の第２主面を備え、シリコンを含むシリコン層と前記シリコン層の前記第２主面側に配置される酸化膜とを有し、複数の素子領域および複数の分割領域に区画された積層基板を準備する積層基板の準備工程と、前記積層基板をプラズマに晒して、前記分割領域における前記シリコン層を、前記第１主面側から前記酸化膜が露出するまで除去して溝を形成するシリコン層除去工程と、前記シリコン層除去工程の後、前記溝をプラズマに晒して、前記溝の底部に露出する前記酸化膜を除去する酸化膜除去工程と、を備え、前記酸化膜除去工程は、前記酸化膜をエッチングする酸化膜エッチングステップと、前記酸化膜エッチングステップの後、前記溝の内壁に付着した付着物を除去するクリーニングステップと、を含むサイクルを複数回繰り返す、素子チップの製造方法に関する。
本発明によれば、酸化膜をプラズマ処理によって垂直に加工することができる。
本実施形態に係るプラズマ処理方法を示すフローチャートである。 本発明の一実施形態に係る積層基板の一部を模式的に示す断面図である。 本発明の一実施形態に係る溝入り基板の要部を模式的に示す断面図である。 本発明の一実施形態に係る酸化膜エッチングステップ後の溝入り基板の要部を模式的に示す断面図である。 本発明の一実施形態に係るクリーニングステップ後の溝入り基板の要部を模式的に示す断面図である。 本発明の一実施形態に係る２サイクル目の酸化膜エッチングステップ後の溝入り基板の要部を模式的に示す断面図である。 本発明の一実施形態に係る２サイクル目のクリーニングステップ後の溝入り基板の要部を模式的に示す断面図である。 本発明の一実施形態に係るプラズマ処理により得られた基板の要部を模式的に示す断面図である。 本発明の一実施形態で使用される搬送キャリアとこれに支持された積層基板とを概略的に示す上面図である。 図９ＡのＡ－Ａ線での断面図である。 本発明の一実施形態で使用されるプラズマ処理装置の構造を概略的に示す断面図である。 本発明の一実施形態で使用されるプラズマ処理装置のブロック図である。 本発明の一実施形態に係る素子チップの製造方法を示すフローチャートである。 本発明の一実施形態に係る保護膜形成工程後の積層基板の一部を模式的に示す断面図である。 本発明の一実施形態に係る開口形成工程後の積層基板の一部を模式的に示す断面図である。 本発明の一実施形態に係る第１のシリコン層除去工程により得られた溝入り基板の一部を模式的に示す断面図である。 本発明の一実施形態に係る酸化膜除去工程後の溝入り基板の一部を模式的に示す断面図である。 本発明の一実施形態に係る製造方法により得られた素子チップを模式的に示す断面図である。 本発明の一実施形態に係る保護膜除去工程後の素子チップを模式的に示す断面図である。 実施例１で得られた素子チップの要部の断面におけるＳＥＭ画像（倍率３０００倍）である。 比較例１で得られた素子チップの要部の断面におけるＳＥＭ画像（倍率３０００倍）である。
二酸化ケイ素等を含む酸化膜のプラズマエッチングには、通常、炭素原子を含むガス（以下、炭素含有ガスと称す。）が用いられる。複数の分割用の溝を有する溝入り基板を炭素含有ガスに晒すと、溝の底部がエッチングされる一方、側壁には炭素含有ガス由来の付着物が堆積する。溝が深いほど、付着物は堆積し易い。そのため、エッチング性のイオンあるいはラジカルは、溝の側壁に堆積した付着物に遮られて、溝の底部に到達することが難しくなる。その結果、酸化膜は先が細くなったテーパ状にエッチングされて、品質が低下する。また、酸化膜の下方にさらに他のプラズマエッチングされるべき層がある場合、酸化膜の側面の垂直性が低いことは、この下方層のプラズマエッチングの精度を低下させる要因となる。さらに、分断された酸化膜の側面が先が細くなったテーパ状になると、所望の深さにまでエッチングすることが困難になる場合もある。
本実施形態では、炭素含有ガスを用いたエッチングステップと、溝の内壁、特に側壁に堆積する付着物を除去するクリーニングステップとを繰り返し行う。これにより、分断された酸化膜の側面の垂直性が高くなって、高品質の素子チップを得ることができる。さらに、分割用の溝の幅を狭くすることができるため、基板のロスが少なくなる。分断された酸化膜の側面の垂直性が高いとは、得られる素子チップの一方の主面と酸化膜の側面との成す角度が９０±５度であることをいう。
本実施形態に係るプラズマ処理方法は、シリコン層と酸化膜とを含む積層基板から素子チップを製造する方法の一工程として特に適している。本実施形態は、プラズマ処理方法を利用した素子チップの製造方法を包含する。
Ａ．プラズマ処理方法
本実施形態に係るプラズマ処理方法は、底部に酸化膜が露出した溝を有する溝入り基板を準備する溝入り基板の準備工程と、溝入り基板をプラズマに晒して、酸化膜を除去する酸化膜除去工程と、を備える。酸化膜除去工程は、酸化膜をエッチングする酸化膜エッチングステップと、酸化膜エッチングステップの後、溝の内壁に付着した付着物を除去するクリーニングステップと、を含むサイクルを複数回繰り返す。図１は、本実施形態に係るプラズマ処理方法を示すフローチャートである。
（ｉ）溝入り基板の準備工程（Ｓ０１）
プラズマ処理の対象となる溝入り基板を準備する。
溝入り基板は複数の溝を有しており、溝の底部には酸化膜が露出している。複数の溝は、例えば、基板を個片化するのに使用される分割用の溝である。本実施形態は、溝の底部に露出する、エッチングされ難い酸化膜をプラズマエッチングする方法である。本実施形態にかかるプラズマ処理方法によれば、高いアスペクト比を有する溝の底部に露出する酸化膜を、垂直に近い角度でエッチングすることができる。高いアスペクト比を有する溝とは、溝の幅に対して十分に深く掘られた溝をいう。溝の幅と深さとの比（幅／深さ）は、例えば、１／５以上、１／２０以下である。
このような溝入り基板は、例えば、酸化膜と、シリコンを含むシリコン層との積層基板において、シリコン層の一部を、酸化膜が露出するまで除去して溝を形成することにより得られる。例えば、溝入り基板は、第１主面および第１主面とは反対側の第２主面を備え、シリコンを含むシリコン層と、シリコン層の第２主面側に配置される酸化膜とを有し、複数の素子領域および複数の分割領域に区画された積層基板を準備する積層基板の準備工程（Ｓ０１１）と、分割領域におけるシリコン層を、第１主面側から酸化膜が露出するまで除去して溝を形成するシリコン層除去工程（Ｓ０１２）と、を含む方法により準備される。
（ａ）積層基板の準備工程
積層基板は、第１主面および第２主面を備えるとともに、複数の素子領域および複数の分割領域に区画されている。また、積層基板は、シリコンを含むシリコン層（第１のシリコン層）と、第１のシリコン層の第２主面側に配置される酸化膜とを備える。素子領域における第１のシリコン層の第１主面側には、さらに配線層が配置されてよい。分割領域における第１のシリコン層の第１主面側には、さらに絶縁膜とＴＥＧ（Test Element Group）等の金属材料とが配置されてよい。分割領域における積層基板をエッチングすることにより、複数の素子チップが得られる。
積層基板の大きさは特に限定されず、例えば、直径３インチ以上１２インチ以下程度である。積層基板の形状も特に限定されず、例えば、円形、角型である。また、積層基板には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠きが設けられていてもよい。
第１のシリコン層は、シリコン（Ｓｉ）を含む。第１のシリコン層の厚みは特に限定されず、例えば、２０μｍ以上１０００μｍ以下であり、１００μｍ以上３００μｍ以下であってもよい。
酸化膜は、絶縁性を有している限り特に限定されず、例えば、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）等を含む。酸化膜の厚みは特に限定されず、用途等に応じて適宜設定される。酸化膜の厚みは、例えば、１μｍ以上５０μｍ以下である。
配線層は、例えば、半導体回路、電子部品素子（ＬＥＤ、レーザ、ＭＥＭＳ等）等を構成しており、絶縁膜、金属材料、樹脂層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。
積層基板は、複数のシリコン層を備えていてよい。例えば、積層基板は、第１のシリコン層と、酸化膜と、酸化膜の第２主面側に配置される第２のシリコン層と、を備えていてもよい。第２のシリコン層は、第１のシリコン層と同様の構成であってよい。
分割領域は、素子領域を画定している。分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
分割領域の幅は特に限定されず、積層基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、１０μｍ以上３００μｍ以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、積層基板や素子チップの大きさ等に応じて、適宜設定すればよい。
（ｂ）シリコン層除去工程（Ｓ０１２）
分割領域における第１のシリコン層を、第１主面側から酸化膜が露出するまで除去して溝を形成する。
シリコン層除去工程は、例えば、プラズマを用いた所謂ボッシュプロセスにより行うことができる。
ボッシュプロセスは、分割領域における第１のシリコン層をプラズマエッチングするシリコンエッチングステップと、エッチングにより形成された溝をプラズマに晒して、溝の内壁に膜（保護膜）を堆積させる保護膜形成ステップと、を含むサイクルを繰り返しながら掘り進める方法である。この方法により、高アスペクト比の溝を形成することができる。ボッシュプロセスでは、２サイクル目以降のシリコンエッチングステップと保護膜形成ステップとの間には、保護膜の除去ステップが行われる。
図２は、準備された積層基板の一部を模式的に示す断面図である。積層基板１０Ａは、第１のシリコン層１１Ａと、酸化膜１５と、酸化膜１５の第２主面１０Ｙ側に配置される第２のシリコン層１１Ｂと、を備える。また、積層基板１０Ａは、複数の素子領域１０１と、複数の分割領域１０２とに区画されている。素子領域１０１における第１のシリコン層１１Ａの第１主面１０Ｘ側の面には配線層１２が配置されており、分割領域１０２における第１のシリコン層１１Ａの第１主面１０Ｘ側の面には絶縁膜１４が配置されている。配線層１２および絶縁膜１４の表面は、樹脂膜４０により覆われている。
図３は、準備された溝入り基板の要部を模式的に示す断面図である。溝入り基板１０Ｂでは、分割領域１０２における樹脂膜４０絶縁膜１４および第１のシリコン層１１Ａが除去されて、複数の溝１０２１が形成されている。溝１０２１の底部１０２１ａからは酸化膜１５が露出している。
（ｉｉ）酸化膜除去工程（Ｓ０２）
酸化膜をプラズマに晒してエッチングする。
酸化膜除去工程では、酸化膜をエッチングする酸化膜エッチングステップ（Ｓ０２１）と、酸化膜エッチングステップの後、溝の内壁に付着した付着物を除去するクリーニングステップ（Ｓ０２２）と、を含むサイクルが複数回繰り返される。
（ａ）酸化膜エッチングステップ（Ｓ０２１）
酸化膜エッチングステップでは、異方性エッチングが行われて、溝の底部から露出する酸化膜がエッチングされる。
酸化膜エッチングステップでは、例えば、炭素原子を含むガス（炭素含有ガス）を含むエッチングガスにより発生する第１のプラズマが用いられる。炭素含有ガスは特に限定されず、例えば、ＣＦ４、Ｃ４Ｆ８等のフッ化炭素およびＣＨＦ３等のフッ化炭化水素等が挙げられる。なかでも、エッチングレートが高くなり易い点で、フッ化炭素が好ましい。
フッ化炭素のように炭素原子を含むガスは、酸化膜を効率よくエッチングする。その一方で、酸化膜とフッ化炭素との反応により生じる反応生成物は、溝の内壁に付着し易い。基板の温度が低いほど、付着物は多くなる。
シリコン層をエッチングするボッシュプロセスでは、保護膜形成ステップにおいて、溝の内壁を保護する十分な厚みの保護膜を堆積させることが重要である。そのため、ボッシュプロセスは、積層基板を例えば－１０℃程度に冷却しながら行われる。これにより、保護膜が形成され易くなるとともに、素子領域を保護する樹脂膜（後述参照）の厚みが維持され易くなる。
一方、酸化膜の除去工程では、付着物の溝の内壁への堆積量は少ない方が望ましい。そのため、酸化膜除去工程では、溝入り基板をボッシュプロセスよりも高い温度に維持して行われる。これにより、付着物の堆積が抑制され易くなるとともに、付着物も除去され易くなる。よって、クリーニングステップの時間が短縮される。酸化膜除去工程では、例えば、溝入り基板の温度が０℃以上になるように維持される。ただし、溝入り基板の劣化等を考慮すると、酸化膜除去工程における溝入り基板の温度は４０℃以下が好ましい。
上記の通り素子領域を保護する樹脂膜が厚いため、本工程で形成される酸化膜の側面の垂直性はさらに向上し易い。一般に、樹脂膜の厚みが十分でないと、プラズマエッチングにより形成される溝は、先が細くなったテーパ状になり易い。
エッチングガスは、さらに、ＳＦ６、あるいは、ＡｒやＨｅ等の希ガスや、その他のガスを含んでよい。なかでも、他の化合物（例えば、後述する樹脂膜）に対する酸化膜の選択比が大きくなり易い点で、ＳＦ６が好ましい。ただし、エッチングレートを考慮すると、炭素含有ガスのエッチングガスに占める割合は、３体積％以上３０体積％以下であってよく、５体積％以上２０体積％以下であってよい。選択比を考慮すると、ＳＦ６のエッチングガスに占める割合は、３体積％以上３０体積％以下であってよく、５体積％以上２０体積％以下であってよい。
エッチングガス全体の流量は特に限定されず、溝入り基板の厚み等に応じて適宜設定される。エッチングガス全体の流量は、５ｓｃｃｍ以上５００ｓｃｃｍ以下であってよく、５０ｓｃｃｍ以上４００ｓｃｃｍ以下であってよい。
第１のプラズマは、エッチングガスを減圧された真空チャンバに供給した後、真空チャンバの外側上方に配置された電極（第１の電極）へ高周波電力を印加することにより発生する。真空チャンバ内の圧力は、例えば、０．１Ｐａ以上３０Ｐａ以下である。第１の電極に印加される高周波電力は、例えば、５００Ｗ以上４８００Ｗ以下である。溝入り基板は、真空チャンバ内のステージに載置される。溝入り基板を第１のプラズマに晒す時間は特に限定されず、例えば、１分以上１０分以下である。
このとき、さらに、ステージに内蔵された電極（第２の電極）に高周波電力を印加して、ステージにバイアス電圧をかけてもよい。これにより、エッチングレートは大きくなり易い。第２の電極に印加される高周波電力は、例えば、２０Ｗ以上３０００Ｗ以下である。
（ｂ）クリーニングステップ（Ｓ０２２）
クリーニングステップでは、等方性エッチングが行われて、特に溝の側壁がエッチングされる。これにより、溝の側壁に堆積している付着物が除去される。溝の底部にはイオンあるいはラジカルが到達し難い。
クリーニングステップでは、例えば、酸素ガスを含むクリーニングガスにより発生する第２のプラズマが用いられる。クリーニングガスは、さらに、ＡｒやＨｅ等の希ガスや、その他のガスを含んでよい。クリーニング効果を考慮すると、酸素ガスのクリーニングガスに占める割合は、５０体積％以上であってよく、９０体積％以上であってよい。
クリーニングガス全体の流量は特に限定されず、溝入り基板の厚み等に応じて適宜設定される。クリーニングガス全体の流量は、５ｓｃｃｍ以上５００ｓｃｃｍ以下であってよく、５０ｓｃｃｍ以上４００ｓｃｃｍ以下であってよい。
第２のプラズマは、上記と同様、クリーニングガスを減圧された真空チャンバに供給した後、第１の電極へ高周波電力を印加することにより発生する。真空チャンバ内の圧力は、例えば、０．１Ｐａ以上３０Ｐａ以下である。第１の電極に印加される高周波電力は、例えば、５００Ｗ以上４８００Ｗ以下である。溝入り基板を第２のプラズマに晒す時間は特に限定されず、例えば、３０秒以上５分以下である。
このとき、さらに、ステージに内蔵された電極（第２の電極）に高周波電力を印加して、ステージにバイアス電圧をかけてもよい。これにより、エッチングレートが大きくなり易い。第２の電極に印加される高周波電力は、例えば、０Ｗ以上１００Ｗ以下である。
酸化膜エッチングステップとクリーニングステップとは、交互に複数回繰り返される。これにより、酸化膜の側面の垂直性が高まる。酸化膜エッチングステップおよびクリーニングステップを含むサイクルの繰り返し数は、酸化膜の厚み、種類等に応じて適宜設定すればよい。厚み１０μｍの二酸化ケイ素を含む膜を除去する場合、サイクルの繰り返し数は、例えば、１０以上１００以下であってよい。
図４は、本実施形態に係る１サイクル目の酸化膜エッチングステップ後の溝入り基板の要部を模式的に示す断面図である。酸化膜エッチングステップにおいて、溝の底部１０２１ａから露出する酸化膜１５の一部がエッチングされる。一方、酸化膜１５とエッチングガスとの反応により反応生成物が生じ、溝の側壁１０２１ｂに付着物６０として堆積している。
図５は、本実施形態に係る１サイクル目のクリーニングステップ後の溝入り基板の要部を模式的に示す断面図である。クリーニングステップにおいて、溝の側壁１０２１ｂがエッチングされて、側壁１０２１ｂに堆積している付着物６０が除去される。
図６は、本実施形態に係る２サイクル目の酸化膜エッチングステップ後の溝入り基板の要部を模式的に示す断面図である。溝の底部１０２１ａから露出する酸化膜１５がさらにエッチングされる一方、側壁１０２１ｂには付着物６０が再び堆積する。
図７は、本実施形態に係る２サイクル目のクリーニングステップ後の溝入り基板の要部を模式的に示す断面図である。側壁１０２１ｂに堆積している付着物６０が除去される。
図８は、本実施形態に係るプラズマ処理により得られた基板の要部を模式的に示す断面図である。
同様にしてサイクル目以降を繰り返し、側壁１０２１ｂに堆積する付着物６０を除去しながら溝の底部１０２１ａを少しずつエッチングすることにより、溝の底部１０２１ａに対応する酸化膜１５が除去される。分断された酸化膜の側面１５ａは、第１のシリコン層１１Ａの側壁にほぼ沿っている。酸化膜の側面１５ａは、ほぼ垂直である。
ハンドリング性の観点から、溝入り基板は、フレームに固定された保持シートに貼着された状態で酸化膜除去工程に供されてもよい。同様の観点から、積層基板をフレームに固定された保持シートに貼着してボッシュプロセスにより溝を形成した後、得られた溝入り基板を、そのまま酸化膜除去工程に供してもよい。フレームとフレームに固定された保持シートとを備える部材を、搬送キャリアと称す。
（搬送キャリア）
フレームは、溝入り基板あるいは積層基板（以下、単に基板と称す場合がある。）を囲める程度の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび基板を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
保持シートの材質は特に限定されない。なかでも、基板が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン－プロピレンゴム（ＥＰＭ）、エチレン－プロピレン－ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ以上３００μｍ以下であり、好ましくは５０μｍ以上１５０μｍ以下である。
粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、基板の一方の主面（第２主面）が貼着されることにより、基板は保持シートに保持される。基板は、ダイアタッチフィルム（ＤＡＦ）を介して、保持シートに保持されてもよい。
粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、作製された素子チップをピックアップする際、ＵＶ照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ以上１００μｍ以下（好ましくは５μｍ以上１５μｍ以下）の厚みに塗布することにより得られる。
図９Ａは、積層基板の準備工程で準備された積層基板とこれを保持する搬送キャリアとを模式的に示す上面図である。図９Ｂは、図９ＡのＡ－Ａ線における断面図である。
搬送キャリア２０は、フレーム２１とフレーム２１に固定された保持シート２２とを備える。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。保持シート２２は、粘着面２２Ｘと非粘着面２２Ｙとを備えており、粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着している。粘着面２２Ｘのフレーム２１の開口から露出した部分に、積層基板１０Ａの第２主面１０Ｙが貼着される。
上記のボッシュプロセスおよび酸化膜除去工程は、プラズマ処理装置を用いて実行される。図１０を参照しながら、プラズマ処理装置の一例を具体的に説明する。ただし、プラズマ処理装置は、これに限定されるものではない。図１０は、プラズマ処理装置１００の構造を概略的に示す断面図である。
（プラズマ処理装置）
プラズマ処理装置１００は、ステージ１１１を備えている。搬送キャリア２０は、保持シート２２の基板１０を保持している面が上方を向くように、ステージ１１１に搭載される。ステージ１１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、少なくとも１つの素子チップ２００を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルバネや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
ステージ１１１およびカバー１２４は、真空チャンバ１０３内に配置されている。真空チャンバ１０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材１０８により閉鎖されている。真空チャンバ１０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材１０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。ステージ１１１は、真空チャンバ１０３内の底部側に配置される。
真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ配管によって接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられており、排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。真空チャンバ１０３内にプロセスガスが供給された状態で、第１の電極１０９に第１の高周波電源１１０Ａから高周波電力が供給されることにより、真空チャンバ１０３内にプラズマが発生する。
ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６および基台１１７を取り囲む外周部１１８とを備える。外周部１１８は導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。
電極層１１５の内部には、静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極１１９と称す。）と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極１１９および直流電源１２６により構成されている。静電吸着機構によって、保持シート２２はステージ１１１に押し付けられて固定される。以下、保持シート２２をステージ１１１に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート２２のステージ１１１への固定は、図示しないクランプによって行われてもよい。
金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に搭載された保持シート２２が冷却されるとともに、ステージ１１１にその一部が接触しているカバー１２４も冷却される。これにより、基板１０や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。
ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持する。支持部１２２は、第１の昇降機構１２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ１０３内に搬送されると、所定の位置まで上昇した支持部１２２に受け渡される。支持部１２２の上端面がステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１の所定の位置に載置される。
カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、第２の昇降機構１２３Ｂにより昇降駆動される。第２の昇降機構１２３Ｂによるカバー１２４の昇降の動作は、第１の昇降機構１２３Ａとは独立して行うことができる。
制御装置１２８は、第１の高周波電源１１０Ａ、第２の高周波電源１１０Ｂ、プロセスガス源１１２、アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５、第１の昇降機構１２３Ａ、第２の昇降機構１２３Ｂおよび静電吸着機構を含むプラズマ処理装置１００を構成する要素の動作を制御する。図１１は、本実施形態で使用されるプラズマ処理装置のブロック図である。
基板１０へのプラズマ処理は、搬送キャリア２０を真空チャンバ１０３内に搬入し、基板１０がステージ１１１に載置された状態で行われる。
基板１０の搬入の際、真空チャンバ１０３内では、昇降ロッド１２１の駆動により、カバー１２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア２０が搬入される。複数の支持部１２２は、上昇した状態で待機している。搬送キャリア２０がステージ１１１上方の所定の位置に到達すると、支持部１２２に搬送キャリア２０が受け渡される。搬送キャリア２０は、保持シート２２の粘着面２２Ｘが上方を向くように、支持部１２２の上端面に受け渡される。
搬送キャリア２０が支持部１２２に受け渡されると、真空チャンバ１０３は密閉状態に置かれる。次に、支持部１２２が降下を開始する。支持部１２２の上端面が、ステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１に載置される。続いて、昇降ロッド１２１が駆動する。昇降ロッド１２１は、カバー１２４を所定の位置にまで降下させる。このとき、カバー１２４に配置された押さえ部材１０７がフレーム２１に点接触できるように、カバー１２４とステージ１１１との距離は調節されている。これにより、フレーム２１が押さえ部材１０７によって押圧されるとともに、フレーム２１がカバー１２４によって覆われ、基板１０は窓部１２４Ｗから露出する。
カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部１２４Ｗの直径はフレーム２１の内径よりも小さく、その外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージ１１１の所定の位置に搭載し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、基板１０の少なくとも一部が露出する。
カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。
搬送キャリア２０が支持部１２２に受け渡された後、直流電源１２６からＥＳＣ電極１１９に電圧を印加する。これにより、保持シート２２がステージ１１１に接触すると同時にステージ１１１に静電吸着される。なお、ＥＳＣ電極１１９への電圧の印加は、保持シート２２がステージ１１１に載置された後（接触した後）に、開始されてもよい。
プラズマ処理が終了すると、真空チャンバ１０３内のガスが排出され、ゲートバルブが開く。搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置１００から搬出される。搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア２０の搬出プロセスは、上記のような搬送キャリア２０をステージ１１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー１２４を所定の位置にまで上昇させた後、ＥＳＣ電極１１９への印加電圧をゼロにして、搬送キャリア２０のステージ１１１への吸着を解除し、支持部１２２を上昇させる。支持部１２２が所定の位置まで上昇した後、搬送キャリア２０は搬出される。
Ｂ．素子チップの製造方法
本実施形態に係る素子チップの製造方法は、第１主面および第２主面を備え、シリコンを含むシリコン層と酸化膜とを有し、複数の素子領域および複数の分割領域に区画された積層基板を準備する積層基板の準備工程と、積層基板をプラズマに晒して、分割領域におけるシリコン層を、第１主面側から酸化膜が露出するまで除去して溝を形成するシリコン層除去工程と、シリコン層除去工程の後、溝をプラズマに晒して、溝の底部に露出する酸化膜を除去する酸化膜除去工程と、を備える。酸化膜除去工程は、酸化膜をエッチングする酸化膜エッチングステップと、酸化膜エッチングステップの後、溝の内壁に付着した付着物を除去するクリーニングステップと、を含むサイクルを複数回繰り返す。
図１２は、本実施形態に係る製造方法を示すフローチャートである。
（１）積層基板の準備工程（Ｓ１（Ｓ０１１））
まず、第１主面および第２主面を備えるとともに、複数の素子領域および複数の分割領域に区画された上記の積層基板を準備する。積層基板は、シリコンを含むシリコン層（第１のシリコン層）と、第１のシリコン層の第２主面側に配置される酸化膜とを備える。
（２）樹脂膜形成工程（Ｓ２）
積層基板の第１主面を被覆する樹脂膜を形成する。樹脂膜は、積層基板の素子領域をプラズマ等から保護するために設けられる。
樹脂膜は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。樹脂膜は、例えば、レジスト材料をシート状に成型した後、このシートを積層基板に貼り付けるか、あるいは、レジスト材料の原料液を、スピンコートやスプレー塗布等の方法を用いて、基板に塗布することにより形成される。
樹脂膜の厚みは特に限定されないが、酸化膜除去工程等におけるプラズマ処理により完全には除去されない程度であることが好ましい。樹脂膜の厚みは、例えば、プラズマ処理において樹脂膜がエッチングされる合計の量（厚み）を算出し、このエッチング量以上になるように設定される。樹脂膜の厚みは、例えば、５μｍ以上６０μｍ以下である。
図１３は、本実施形態に係る樹脂膜形成工程後の基板の一部を模式的に示す断面図である。積層基板１０Ａの第１主面１０Ｘに、樹脂膜４０が形成されている。また、積層基板１０Ａの第２主面１０Ｙは、保持シート２２に貼着されており、積層基板１０Ａは、搬送キャリアに保持されている。
（３）開口形成工程（Ｓ３）
樹脂膜に開口を形成して、分割領域において積層基板を露出させる。
開口は、例えば、フォトレジストにより形成された樹脂膜のうち、分割領域に対応する領域をフォトリソグラフィ法によって除去することにより形成される。熱硬化性樹脂あるいは水溶性レジストにより形成された樹脂膜のうち、分割領域に対応する領域をレーザスクライビングによりパターニングして、開口を形成してもよい。
開口は、分割領域における樹脂膜および絶縁膜が除去されることにより形成されてもよい。分割領域における絶縁膜の除去は、後述する第１のシリコン層除去工程において行ってもよい。この場合、絶縁膜を除去するためのプラズマを発生させる条件と、シリコン層あるいは酸化膜をエッチングするためのプラズマを発生させる条件とは異なり得る。
開口形成工程の後、シリコンエッチング工程を行う前に、開口にレーザ光あるいはプラズマを照射してもよい。この工程は、例えば、開口形成工程に起因する残渣を低減する目的で行われる。これにより、高品質のプラズマエッチングを行うことが可能になる。
図１４は、本実施形態に係る開口形成工程後の積層基板の一部を模式的に示す断面図である。積層基板１０Ａの分割領域１０２における樹脂膜４０および絶縁膜１４が除去されて、開口から第１のシリコン層１１Ａが露出している。
（４）第１のシリコン層除去工程（Ｓ４（Ｓ０１２））
積層基板をプラズマに晒して、開口から露出する第１のシリコン層を第１主面側から酸化膜が露出するまで除去して、複数の溝を形成する。
第１のシリコン層除去工程は、例えば、上記のボッシュプロセスにより実行される。すなわち、分割領域における第１のシリコン層をプラズマエッチングするシリコンエッチングステップと、シリコンエッチングステップにより形成された溝をプラズマに晒して、溝の内壁に保護膜を堆積させる保護膜形成ステップと、を含むサイクルが複数回、繰り返される。ボッシュプロセスにより、高アスペクト比の溝を形成することができる。
シリコンエッチングステップは、例えば、プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上４８００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を１０Ｗ以上５００Ｗ以下として、５秒以上２０秒以下、処理する条件で行われる。
保護膜除去ステップは、例えば、プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上４８００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を０Ｗ以上１０００Ｗ以下として、２秒以上１０秒以下、処理する条件で行われる。
保護膜形成ステップは、例えば、プロセスガスとしてＣ４Ｆ８を１５０ｓｃｃｍ以上１０００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を１０Ｐａ以上２５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上４８００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を０Ｗ以上５０Ｗ以下として、２秒以上１５秒以下、処理する条件で行われる。
上記のような条件で、保護膜除去ステップ、シリコンエッチングステップおよび保護膜形成ステップを繰り返すことにより、第１のシリコン層は、１０μｍ／分以上２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。
図１５は、本実施形態に係る第１のシリコン層除去工程により得られた溝入り基板の一部を、模式的に示す断面図である。分割領域における第１のシリコン層１１Ａがエッチングされて、複数の溝１０２１が形成されている。溝の底部１０２１ａからは、酸化膜１５が露出している。
（５）酸化膜除去工程（Ｓ５（Ｓ０２））
酸化膜をプラズマエッチングして除去する。
酸化膜除去工程は、上記のプラズマ処理方法により実行される。すなわち、酸化膜をエッチングする酸化膜エッチングステップ（Ｓ０２１）と、酸化膜エッチングステップの後、溝の内壁に付着した付着物を除去するクリーニングステップ（Ｓ０２２）と、を含むサイクルが複数回繰り返される。上記プラズマ処理方法によれば、分断された酸化膜の側面がほぼ垂直になるようにエッチングされる。
図１６は、本実施形態に係る酸化膜除去工程後の溝入り基板の一部を模式的に示す断面図である。分割領域における酸化膜１５がエッチングされ、溝の底部１０２１ａから第２のシリコン層１１Ｂが露出している。
（６）第２のシリコン層除去工程（Ｓ６）
溝入り基板が第２のシリコン層を備える場合、溝入り基板を再びプラズマに晒して、分割領域における第２のシリコン層をエッチングする。これにより、溝入り基板が分断されて、複数の素子チップが得られる。
第２のシリコン層除去工程は、例えば、第１のシリコン層除去工程と同様にボッシュプロセスにより実行される。すなわち、分割領域における第２のシリコン層をエッチングするシリコンエッチングステップと、エッチングにより形成された溝に保護膜を堆積させる保護膜形成ステップと、を含むサイクルが複数回、繰り返される。本実施形態にかかる方法によれば、分断された酸化膜の側面がほぼ垂直であるため、第２のシリコン層も高い垂直性でエッチングされる。
図１７は、本実施形態に係る製造方法により得られた素子チップを、模式的に示す断面図である。分割領域における第２のシリコン層１１Ｂがエッチングされて、複数の素子チップ２００が形成されている。
（７）樹脂膜除去工程（Ｓ７）
第２のシリコン層除去工程の後、プラズマ処理装置においてアッシングを行ってもよい。これにより、樹脂膜が除去される。アッシング用のアッシングガスは、例えば、酸素ガスや、酸素ガスとフッ素含有ガスとの混合ガス等である。アッシングガスの流量は、例えば、１５０ｓｃｃｍ以上３００ｓｃｃｍ以下である。
第２のシリコン層除去工程の後、真空チャンバ内を排気して減圧雰囲気下にし、その後、アッシング用ガスを真空チャンバに供給する。続いて、第１の高周波電源から第１の電極へ高周波電力を印加することにより、アッシングガスが発生する。真空チャンバ内の圧力は、例えば、５Ｐａ以上１５Ｐａ以下である。第１の電極に印加される高周波電力は、例えば、１５００Ｗ以上５０００Ｗ以下である。このとき、第２の電極には高周波電力を印加してもよいし、しなくてもよい。第２の電極に印加される高周波電力は、第２のシリコン層除去工程における第２の電極への印加電力よりも小さくなるように設定することが望ましい。第２の電極に印加される高周波電力は、例えば、３００Ｗ以下である。
樹脂膜が水溶性である場合、アッシングに替えて、水洗により樹脂膜を除去してもよい。
図１８は、本実施形態に係る樹脂膜除去工程後の素子チップを、模式的に示す断面図である。素子チップ２００を覆っていた樹脂膜４０が除去されている。
以下、実施例を挙げて本発明をさらに詳しく説明するが、本発明は、以下の実施例に限定されるものではない。
［実施例１］
ａ）積層基板の準備工程、樹脂膜形成工程および開口形成工程
シリコン層（厚み約５０μｍ）と酸化膜（厚み約１０μｍ）とを備える積層基板を準備した。スピンコート法により、シリコン層の一方の主面を覆う樹脂膜（厚み約１５μｍ、ノボラック樹脂）を形成した。分割領域に樹脂膜側からレーザ光を照射して、分割領域における樹脂膜を除去した。
ｂ）シリコン層除去工程
続いて、図１０に示すプラズマ処理装置を用いて、ボッシュプロセスにより分割領域におけるシリコン層を除去して、複数の溝を形成した。ボッシュプロセスでは、保護膜形成ステップと保護膜除去ステップとシリコンエッチングステップとを含むサイクルを繰り返した。繰り返し回数は２５回であった。
保護膜形成ステップでは、プロセスガスとしてＣ４Ｆ８を用いた。Ｃ４Ｆ８の供給量は４００ｓｃｃｍとした。真空チャンバ内の圧力は１５Ｐａ、第１の電極への投入電力は４８００Ｗ、第２の電極への投入電力は５０Ｗとして、３秒間処理した。
保護膜除去ステップでは、プロセスガスとしてＳＦ６を用いた。ＳＦ６の供給量は６００ｓｃｃｍとした。真空チャンバ内の圧力は２０Ｐａ、第１の電極への投入電力は４８００Ｗ、第２の電極への投入電力は２００Ｗとして、２秒間処理した。
エッチングステップでは、プロセスガスとしてＳＦ６を用いた。ＳＦ６の供給量は６００ｓｃｃｍとした。真空チャンバ内の圧力は２０Ｐａ、第１の電極への投入電力は４８００Ｗ、第２の電極への投入電力は５０Ｗとして、５秒間処理した。
ｃ）酸化膜除去工程
同じプラズマ処理装置の真空チャンバ内のガスを排気した後、酸化膜除去工程を行い、複数の素子チップを得た。酸化膜除去工程では、以下の酸化膜エッチングステップとクリーニングステップとを含むサイクルを繰り返した。繰り返し回数は２０回であった。
ｃ－１）酸化膜エッチングステップ
溝入り基板を第１のプラズマに晒して、溝の底部から露出する酸化膜をエッチングした。エッチングガスとしてＡｒ、Ｃ４Ｆ８、ＳＦ６の混合ガスを用いた。Ａｒ、Ｃ４Ｆ８、ＳＦ６の供給量は、それぞれ３００ｓｃｃｍ、２０ｓｃｃｍ、２５ｓｃｃｍとした。真空チャンバ内の圧力は１Ｐａ、第１の電極への投入電力は２４００Ｗ、第２の電極への投入電力は１３００Ｗとして５分間処理した。その後、真空チャンバ内のガスを排気した。
ｃ－２）クリーニングステップ
続いて、溝入り基板を第２のプラズマに晒して、側壁に堆積する付着物を除去した。クリーニングガスとしてＯ２を用いた。Ｏ２の供給量は２００ｓｃｃｍとした。真空チャンバ内の圧力は２０Ｐａ、第１の電極への投入電力は３０００Ｗ、第２の電極への投入電力は５０Ｗとして１分間処理した。その後、真空チャンバ内のガスを排気した。
図１９は、得られた素子チップの要部の断面におけるＳＥＭ画像（倍率３０００倍）である。素子チップの底面（第２主面）と酸化膜の側面とが成す角度は約８６°であった。
［比較例１］
クリーニングステップを行わなかったこと以外は、実施例１と同様にして素子チップを作製した。
図２０は、得られた素子チップの要部の断面におけるＳＥＭ画像（倍率３０００倍）である。素子チップの底面（第２主面）と酸化膜の側面とが成す角度は約８０°であった。
本発明のプラズマ処理方法は、酸化膜の側面の垂直性が向上するため、特に酸化膜およびシリコン層を備える基板から素子チップを製造する場合に好適に用いられる。
１０：基板
１０Ａ：積層基板
１０Ｂ：溝入り基板
１０Ｘ：第１主面
１０Ｙ：第２主面
１０１：素子領域
１０２：分割領域
１０２１：溝
１０２１ａ：底部
１０２１ｂ：側壁
１１Ａ：第１のシリコン層
１１Ｂ：第２のシリコン層
１２：配線層
１４：絶縁膜
１５：酸化膜
１５ａ：側面
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
４０：樹脂膜
６０：付着物
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材（天板）
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３：昇降機構
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング
２００：素子チップ

Claims (5)

  1. 底部に酸化膜が露出した溝を有する溝入り基板を準備する溝入り基板の準備工程と、
    前記溝入り基板をプラズマに晒して、前記酸化膜を除去する酸化膜除去工程と、を備え、
    前記溝入り基板の準備工程は、
    第１主面および前記第１主面とは反対側の第２主面を備え、シリコンを含むシリコン層と前記シリコン層の前記第２主面側に配置される前記酸化膜とを有し、複数の素子領域および複数の分割領域に区画された積層基板を準備する積層基板の準備工程と、
    前記分割領域における前記シリコン層を、前記第１主面側から前記酸化膜が露出するまで除去して前記溝を形成するシリコン層除去工程と、を備え、
    前記酸化膜除去工程は、
    前記酸化膜をエッチングする酸化膜エッチングステップと、前記酸化膜エッチングステップの後、前記溝の内壁に付着した付着物を除去するクリーニングステップと、を含むサイクルを複数回繰り返す、プラズマ処理方法。
  2. 前記シリコン層除去工程は、
    前記分割領域における前記シリコン層を、プラズマエッチングするシリコンエッチングステップと、
    前記シリコンエッチングステップにより形成された溝をプラズマに晒して、前記溝の内壁に保護膜を堆積させる保護膜形成ステップと、を含むサイクルを複数回繰り返す、請求項１に記載のプラズマ処理方法。
  3. 前記酸化膜除去工程における前記溝入り基板の温度は、前記シリコン層除去工程における前記積層基板の温度よりも高い、請求項１または２に記載のプラズマ処理方法。
  4. 前記酸化膜エッチングステップは、炭素原子を含むガスにより発生する第１のプラズマにより行われ、
    前記クリーニングステップは、酸素ガスを含むガスにより発生するプラズマにより行われる、請求項１～３のいずれか一項に記載のプラズマ処理方法。
  5. 第１主面および前記第１主面とは反対側の第２主面を備え、シリコンを含むシリコン層と前記シリコン層の前記第２主面側に配置される酸化膜とを有し、複数の素子領域および複数の分割領域に区画された積層基板を準備する積層基板の準備工程と、
    前記積層基板をプラズマに晒して、前記分割領域における前記シリコン層を、前記第１主面側から前記酸化膜が露出するまで除去して溝を形成するシリコン層除去工程と、
    前記シリコン層除去工程の後、前記溝をプラズマに晒して、前記溝の底部に露出する前記酸化膜を除去する酸化膜除去工程と、を備え、
    前記酸化膜除去工程は、
    前記酸化膜をエッチングする酸化膜エッチングステップと、前記酸化膜エッチングステップの後、前記溝の内壁に付着した付着物を除去するクリーニングステップと、を含むサイクルを複数回繰り返す、素子チップの製造方法。
JP2019239421A 2019-12-27 2019-12-27 プラズマ処理方法および素子チップの製造方法 Active JP7382578B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019239421A JP7382578B2 (ja) 2019-12-27 2019-12-27 プラズマ処理方法および素子チップの製造方法
US17/114,679 US11361944B2 (en) 2019-12-27 2020-12-08 Plasma processing method, and element chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019239421A JP7382578B2 (ja) 2019-12-27 2019-12-27 プラズマ処理方法および素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2021108340A JP2021108340A (ja) 2021-07-29
JP7382578B2 true JP7382578B2 (ja) 2023-11-17

Family

ID=76545529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019239421A Active JP7382578B2 (ja) 2019-12-27 2019-12-27 プラズマ処理方法および素子チップの製造方法

Country Status (2)

Country Link
US (1) US11361944B2 (ja)
JP (1) JP7382578B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353688A (ja) 1999-06-10 2000-12-19 Sony Corp 半導体装置の製造方法
JP2002043246A (ja) 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
JP2006303077A (ja) 2005-04-19 2006-11-02 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2017536701A (ja) 2014-12-04 2017-12-07 北京北方華創微電子装備有限公司Ｂｅｉｊｉｎｇ Ｎａｕｒａ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．， Ｌｔｄ． 二酸化ケイ素基板のエッチング方法およびエッチング装置
JP2019012732A (ja) 2017-06-29 2019-01-24 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239460B2 (ja) * 1992-09-08 2001-12-17 ソニー株式会社 接続孔の形成方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6071822A (en) * 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2002190538A (ja) 2001-10-09 2002-07-05 Nec Corp 半導体集積回路装置およびその製造方法
JP6667215B2 (ja) * 2014-07-24 2020-03-18 キヤノン株式会社 Ｘ線遮蔽格子、構造体、トールボット干渉計、ｘ線遮蔽格子の製造方法
US10256076B2 (en) * 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353688A (ja) 1999-06-10 2000-12-19 Sony Corp 半導体装置の製造方法
JP2002043246A (ja) 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
JP2006303077A (ja) 2005-04-19 2006-11-02 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2017536701A (ja) 2014-12-04 2017-12-07 北京北方華創微電子装備有限公司Ｂｅｉｊｉｎｇ Ｎａｕｒａ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．， Ｌｔｄ． 二酸化ケイ素基板のエッチング方法およびエッチング装置
JP2019012732A (ja) 2017-06-29 2019-01-24 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
US20210202207A1 (en) 2021-07-01
JP2021108340A (ja) 2021-07-29
US11361944B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
JP6427236B2 (ja) 半導体ウェーハをプラズマ・ダイシングする方法及び装置
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
US10923357B2 (en) Element chip and manufacturing process thereof
JP7357237B2 (ja) 素子チップの製造方法
JP2019125723A (ja) 素子チップの製造方法
US20190371668A1 (en) Element chip manufacturing method
US10854470B2 (en) Plasma etching method
JP6604476B2 (ja) 素子チップの製造方法
JP5103025B2 (ja) シリコンウェハの表面層の除去方法
JP7382578B2 (ja) プラズマ処理方法および素子チップの製造方法
JP7281741B2 (ja) 素子チップのスムージング方法および素子チップの製造方法
JP5352777B2 (ja) 水晶デバイスの製造方法
JP5525319B2 (ja) エッチング方法およびエッチング装置
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP7316638B2 (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
JP7493159B2 (ja) エッチング方法および素子チップの製造方法
JP2017163071A (ja) 素子チップおよびその製造方法
WO2021181768A1 (ja) 電子部品のクリーニング方法および素子チップの製造方法
JP7281764B2 (ja) 素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
JP7149517B2 (ja) 素子チップの製造方法
US20220165577A1 (en) Element chip manufacturing method and plasma processing method
JP6516125B2 (ja) プラズマ処理方法および電子部品の製造方法
JP2021108339A (ja) プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法
JP2017163072A (ja) 素子チップおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231025

R151 Written notification of patent or utility model registration

Ref document number: 7382578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151