JP2021108339A - プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法 - Google Patents

プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法 Download PDF

Info

Publication number
JP2021108339A
JP2021108339A JP2019239420A JP2019239420A JP2021108339A JP 2021108339 A JP2021108339 A JP 2021108339A JP 2019239420 A JP2019239420 A JP 2019239420A JP 2019239420 A JP2019239420 A JP 2019239420A JP 2021108339 A JP2021108339 A JP 2021108339A
Authority
JP
Japan
Prior art keywords
stage
substrate
holding sheet
plasma
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019239420A
Other languages
English (en)
Other versions
JP7361306B2 (ja
Inventor
篤史 針貝
Atsushi Harigai
篤史 針貝
尚吾 置田
Shogo Okita
尚吾 置田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019239420A priority Critical patent/JP7361306B2/ja
Priority to US17/116,008 priority patent/US11682575B2/en
Publication of JP2021108339A publication Critical patent/JP2021108339A/ja
Application granted granted Critical
Publication of JP7361306B2 publication Critical patent/JP7361306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

【課題】基板の搬送に用いられる保持シートの熱による劣化を抑制する。【解決手段】保持シートとその外周部を支持するフレームとを備える搬送キャリアに保持された基板にプラズマ処理を行う装置方法であって、制御部は、ステージに基板が載置されているとき、電極部に電圧を印加して、基板をステージに静電吸着させる吸着ステップと、ステージに静電吸着された基板をエッチング用のプラズマに晒すエッチングステップと、フレームを支持する支持部を上昇させて、保持シートの少なくとも一部をステージに接触させながら、フレームをステージから離間させるフレーム離間ステップと、基板と電極部との間に反発力を生じさせる電圧を電極部に印加して、保持シートをステージから離間させる保持シート離間ステップと、ステージから離間した基板を除電用のプラズマに晒す除電ステップと、を順次行うように、プラズマ発生部、静電吸着機構および昇降機構を制御する。【選択図】図１

Description

本発明は、プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法に関する。
基板をダイシングする方法として、レジストマスクを形成した基板にプラズマエッチングを施して個々のチップに分割するプラズマダイシングが知られている。基板をプラズマダイシングする際、搬送やピックアップ等における基板あるいは素子チップのハンドリング性向上のために、搬送キャリアに基板を保持させることが提案されている。搬送キャリアは、保持シートおよび保持シートの外周部を支持するフレームを備える。
搬送キャリアに基板を保持させた状態でプラズマ処理を行う場合、通常、静電チャックといわれる静電吸着機構により、基板と保持シートとをプラズマ処理装置のステージに吸着させる。静電吸着機構は、ステージの内部に配置された静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極と称する）に電圧を印加し、ＥＳＣ電極と基板および保持シートとの間に働くクーロン力やジョンソン・ラーベック力によって、基板をステージに吸着させる。プラズマ処理後、基板および保持シートに残存する電荷を除去した後、搬送キャリアはプラズマ処理装置から搬出される。
特許文献１は、ステージと保持シートとの間に除電用のガスを供給したり、基板を除電用のプラズマに晒すことにより除電を行うことを教示している。その後、搬送キャリアは、ステージから持ち上げられて、離間される。
特開２０１５−２２５８９０号公報
プラズマを用いて除電する場合、基板に加えて保持シートもプラズマに晒される。そのため、保持シートは加熱され、劣化することがある。さらに、保持シートが加熱された状態でフレームを持ち上げると、保持シートが伸張して亀裂が生じることもある。また、伸張した保持シートが冷却されて収縮する際にシワが生じる場合もある。保持シートに亀裂やシワがあることにより、プラズマ処理後のピックアップ工程において、チップを正確に認識することが困難となり、ピックアップミスが生じ易くなる。特に、厚い基板や酸化膜等を備える基板のプラズマ処理時間は長くなる傾向にある。基板は、その間ずっと静電吸着されているため、残留電荷も多くなる。このような基板を除電するには、長時間、高いパワーで発生させた除電用のプラズマに晒す必要があり、保持シートはさらに劣化し易い。
本発明の一局面は、搬送キャリアに保持された基板にプラズマ処理を行うプラズマ処理装置であって、前記搬送キャリアは、保持シートと前記保持シートの外周部を支持するフレームとを備え、前記基板は、前記保持シートに貼着されており、反応室と、前記反応室の内部にプラズマを発生させるプラズマ発生部と、前記反応室の内部に配置され、前記搬送キャリアが載置されるステージと、前記ステージ内部に配置された電極部を備える静電吸着機構と、前記フレームを支持する支持部と、前記支持部を昇降させる昇降機構と、前記プラズマ発生部、前記静電吸着機構および前記昇降機構を制御する制御部と、を具備し、前記制御部は、前記ステージに前記搬送キャリアに保持された前記基板が載置されているとき、前記電極部に電圧を印加して、前記基板を前記ステージに静電吸着させる吸着ステップと、前記ステージに静電吸着された前記基板を、エッチング用のプラズマに晒すエッチングステップと、前記支持部を上昇させて、前記保持シートの少なくとも一部を前記ステージに接触させながら、前記フレームを前記ステージから離間させるフレーム離間ステップと、前記基板と前記電極部との間に反発力を生じさせる電圧を前記電極部に印加して、前記保持シートを前記ステージから離間させる保持シート離間ステップと、前記ステージから離間した前記基板を、除電用のプラズマに晒す除電ステップと、順次行うように、前記プラズマ発生部、前記静電吸着機構および前記昇降機構を制御する、プラズマ処理装置に関する。
本発明の他の局面は、搬送キャリアに保持された基板にプラズマ処理を行うプラズマ処理方法であって、前記搬送キャリアは、保持シートと前記保持シートの外周部を支持するフレームとを備え、前記基板は、前記保持シートに貼着されており、ステージに前記搬送キャリアに保持された前記基板が載置されているとき、前記ステージに配置された電極部に電圧を印加して、前記基板を前記ステージに静電吸着させる吸着ステップと、前記ステージに静電吸着された前記基板を、エッチング用のプラズマに晒すエッチングステップと、前記エッチングステップの後、前記保持シートの少なくとも一部を前記ステージに接触させながら、前記フレームを前記ステージから離間させるフレーム離間ステップと、前記フレーム離間ステップの後、前記基板と前記電極部との間に反発力を生じさせる電圧を前記電極部に印加して、前記保持シートを前記ステージから離間させる保持シート離間ステップと、前記保持シート離間ステップの後、前記ステージから離間した前記基板を、除電用のプラズマに晒す除電ステップと、を備える、プラズマ処理方法に関する。
本発明のさらに他の局面は、保持シートおよび前記保持シートの外周部を支持するフレームを備える搬送キャリアと、前記保持シートに保持され、複数の素子領域および複数の分割領域に区画されるとともに、第１主面および前記保持シートに貼着された第２主面を有する基板を準備する準備工程と、前記基板をエッチング用のプラズマに晒して前記分割領域における前記基板を除去し、複数の素子チップに分割するプラズマダイシング工程と、を備え、前記プラズマダイシング工程は、ステージに前記搬送キャリアに保持された前記基板が載置されているとき、前記ステージに配置された電極部に電圧を印加して、前記基板を前記ステージに静電吸着させる吸着ステップと、前記ステージに静電吸着された前記基板を、エッチング用のプラズマに晒すエッチングステップと、前記エッチングステップの後、前記保持シートの少なくとも一部を前記ステージに接触させながら、前記フレームを前記ステージから離間させるフレーム離間ステップと、前記フレーム離間ステップの後、前記基板と前記電極部との間に反発力を生じさせる電圧を前記電極部に印加して、前記保持シートを前記ステージから離間させる保持シート離間ステップと、前記保持シート離間ステップの後、前記ステージから離間した前記基板を、除電用のプラズマに晒す除電ステップと、を備える、素子チップの製造方法に関する。
本発明によれば、基板の搬送に用いられる保持シートの熱による劣化を抑制することができる。
本発明の一実施形態に係るプラズマ処理方法を示すフローチャートである。 本発明の一実施形態に係る搬送キャリアとこれに保持された基板とを模式的に示す上面図である。 図２Ａに示すＡ−Ａ線での断面図である。 本発明の一実施形態に係る双極型のＥＳＣ電極と直流電源との関係を示す概念図である。 本発明の一実施形態で使用されるプラズマ処理装置のブロック図である。 本発明の一実施形態に係るプラズマ処理装置の動作の一例を、横軸を時間として概念的に示すグラフである。 本発明の一実施形態に係るエッチングステップ後のプラズマ処理装置の要部を模式的に示す断面図である。 本発明の一実施形態に係るフレーム離間ステップ後のプラズマ処理装置の要部を模式的に示す断面図である。 本発明の一実施形態に係る保持シート離間ステップ後のプラズマ処理装置の要部を模式的に示す断面図である。 本発明の一実施形態に係る除電ステップ中のプラズマ処理装置の要部を模式的に示す断面図である。 本発明の一実施形態に係るプラズマ処理装置の動作を示すフローチャートである。 本発明の一実施形態に係る素子チップの製造方法を示すフローチャートである。 本発明の一実施形態に係る樹脂膜形成工程後の基板の一部を模式的に示す断面図である。 本発明の一実施形態に係る開口形成工程後の基板の一部を模式的に示す断面図である。 本発明の一実施形態で使用されるプラズマ処理装置の構造を概略的に示す断面図である。 本発明の一実施形態に係るプラズマダイシング工程で作製された素子チップを模式的に示す断面図である。 本発明の一実施形態に係る樹脂膜除去工程後の素子チップを模式的に示す断面図である。
本実施形態にかかるプラズマ処理装置は、基板を除電する際、まずフレームをステージから持ち上げる。フレームは通常、剛性があり、また金属等の帯電し難い素材で作製されているため、スムーズに持ち上げることができる。次に、この状態でステージに設けられている電極部に電圧を印加して、基板と電極部との間に反発力を生じさせる。これにより、過度な負荷をかけることなく、保持シートをステージから離間させることができる。これらのステップは、プラズマが発生していない反応室の中で行われるため、保持シートには、熱による劣化が生じ難い。その後、基板は除電用のプラズマに晒される。しかし、基板および保持シートはすでにステージから離間しているため、帯電の程度は小さくなっている。よって、除電処理を、短時間かつ低パワーで終了することができる。つまり、本実施形態によれば、除電処理を、熱による影響が小さくなる条件で行うことができる。
本実施形態に係るプラズマ処理方法は、上記のプラズマ処理装置により実行される。本実施形態は、このようなプラズマ処理方法を包含する。本実施形態に係るプラズマ処理方法は、プラズマダイシングにより素子チップを作製する方法として特に適している。本実施形態は、プラズマダイシング工程を備える素子チップの製造方法を包含する。
Ａ．プラズマ処理装置
本実施形態に係るプラズマ処理装置は、搬送キャリアに保持された基板にプラズマ処理を行う。搬送キャリアは、保持シートと保持シートの外周部を支持するフレームとを備える。基板は、保持シートに貼着されている。プラズマ処理装置は、反応室と、反応室の内部にプラズマを発生させるプラズマ発生部と、反応室の内部に配置され、搬送キャリアが載置されるステージと、ステージ内部に配置された電極部を備える静電吸着機構と、フレームを支持する支持部と、支持部を昇降させる昇降機構と、プラズマ発生部、静電吸着機構および昇降機構を制御する制御部と、を具備する。
制御部は、ステージに搬送キャリアに保持された基板が載置されているとき、電極部に電圧を印加して、基板をステージに静電吸着させる吸着ステップと、ステージに静電吸着された基板を、エッチング用のプラズマに晒すエッチングステップと、支持部を上昇させて、保持シートの少なくとも一部をステージに接触させながら、フレームをステージから離間させるフレーム離間ステップと、基板と電極部との間に反発力を生じさせる電圧を電極部に印加して、保持シートをステージから離間させる保持シート離間ステップと、ステージから離間した基板を、除電用のプラズマに晒す除電ステップと、を順次行うように、プラズマ発生部、静電吸着機構および昇降機構を制御する。
Ｂ．プラズマ処理方法
本実施形態に係るプラズマ処理方法は、搬送キャリアに保持された基板にプラズマ処理を行う。搬送キャリアは、保持シートと保持シートの外周部を支持するフレームとを備える。基板は、保持シートに貼着されている。プラズマ処理方法は、ステージに搬送キャリアに保持された基板が載置されているとき、ステージに配置された電極部に電圧を印加して、基板をステージに静電吸着させる吸着ステップと、ステージに静電吸着された基板を、エッチング用のプラズマに晒すエッチングステップと、エッチングステップの後、保持シートの少なくとも一部をステージに接触させながら、フレームをステージから離間させるフレーム離間ステップと、フレーム離間ステップの後、基板と電極部との間に反発力を生じさせる電圧を電極部に印加して、保持シートをステージから離間させる保持シート離間ステップと、保持シート離間ステップの後、ステージから離間した基板を、除電用のプラズマに晒す除電ステップと、を備える。
図１は、本実施形態に係るプラズマ処理方法を示すフローチャートである。
（基板）
基板は、プラズマ処理の対象である。基板は、例えば、第１主面および第２主面を備えるとともに、複数の素子領域と複数の分割領域とに区画されている。分割領域は、素子領域を画定している。基板は、例えば、半導体層を備える。基板の素子領域は、さらに配線層を備えてよい。基板の分割領域は、さらに絶縁膜とＴＥＧ（Test Element Group）等の金属材料とを備えてよい。分割領域において基板をエッチングすることにより、素子チップが得られる。
半導体層は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を含む。素子チップにおける半導体層の厚みは特に限定されず、例えば、２０μｍ以上１０００μｍ以下であり、１００μｍ以上３００μｍ以下であってもよい。
配線層は、例えば、半導体回路、電子部品素子、ＭＥＭＳ等を構成しており、絶縁膜、金属材料、樹脂層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。
基板の大きさは特に限定されず、例えば、最大径５０ｍｍ以上３００ｍｍ以下程度である。基板の形状も特に限定されず、例えば、円形、角型である。また、基板には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠きが設けられていてもよい。
分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
分割領域の幅は特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、１０μｍ以上３００μｍ以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。
（搬送キャリア）
搬送キャリアは、保持シートと、保持シートの外周部を支持するフレームと、を備える。
フレームは、基板の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび基板を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
保持シートの材質は特に限定されない。なかでも、基板が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ以上３００μｍ以下であり、好ましくは５０μｍ以上１５０μｍ以下である。
粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、基板の一方の主面（第２主面）が貼着されることにより、基板は保持シートに保持される。基板は、ダイアタッチフィルム（ＤＡＦ）を介して、保持シートに保持されてもよい。
粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、プラズマダイシング後に素子チップをピックアップする際、ＵＶ照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ以上１００μｍ以下（好ましくは５μｍ以上１５μｍ以下）の厚みに塗布することにより得られる。
図２Ａは、搬送キャリアとこれに保持された基板とを模式的に示す上面図である。図２Ｂは、図２Ａに示すＡ−Ａ線での断面図である。
搬送キャリア２０は、保持シート２２と、保持シート２２の外周部を支持する環状のフレーム２１と、を備える。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着し、粘着面２２Ｘのフレーム２１の開口から露出した部分に、基板１０の一方の主面が貼着される。
（反応室）
反応室（以下、真空チャンバと称す。）は、例えば、上部が開口した概ね円筒状である。真空チャンバの上部開口は蓋体である誘電体部材により閉鎖されている。誘電体部材の上方には、上部電極（第１の電極）が配置されている。第１の電極は、高周波電源（第１の高周波電源）と電気的に接続されている。
真空チャンバには、ガス導入口が接続されている。ガス導入口には、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源が接続されている。また、真空チャンバには、排気口が設けられており、排気口には、真空チャンバ内のガスを排気して減圧するための真空ポンプを含む減圧機構が接続されている。
真空チャンバを構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。
（プラズマ発生部）
プラズマ発生部は、上記の第１の電極、プロセスガス源および第１高周波電源により構成される。
真空チャンバ内にプロセスガスが供給された状態で、第１の電極に第１の高周波電源から高周波電力が供給されることにより、真空チャンバ内にプラズマが発生する。
（ステージ）
ステージは、真空チャンバ内の底部側に配置されている。
ステージは、搬送キャリアの全体を載置できる程度の大きさを備える。ステージには、保持シートの基板を保持している面が上方を向くように、搬送キャリアが載置される。
（静電吸着機構）
静電吸着機構は、ステージ内部に設けられた電極部（以下、ＥＳＣ電極と称す。）と、ＥＳＣ電極に接続された直流電源により構成される。直流電源からＥＳＣ電極に電圧が印加されると、ステージと基板および保持シート（以下、基板等と称す場合がある。）との間にクーロン力またはジョンソン・ラーベック力が生じ、ステージに基板が吸着する。
ＥＳＣ電極は、単極型と双極型の２つの型式に大別される。
単極型のＥＳＣ電極は、少なくとも１つの電極からなり、この少なくとも１つの電極には同じ極性の電圧が印加される。単極型のＥＳＣ電極を備える静電吸着機構は、吸着メカニズムとしてクーロン力を利用する。ＥＳＣ電極に電圧を印加することにより、誘電体からなるステージの表面に誘電分極による電荷が誘起される。このとき、ステージ上に載置された基板等を帯電させると、ステージの表面に誘起された電荷と帯電した基板等との間でクーロン力が働き、基板がステージに吸着される。基板等を帯電させるためには、真空チャンバ内でプラズマを発生させ、基板等をプラズマに曝せばよい。
一方、双極型のＥＳＣ電極は、正極および負極を備え、正極および負極にそれぞれ極性の異なる電圧が印加される。双極型のＥＳＣ電極としては、例えば、櫛形電極が用いられる。
双極型のＥＳＣ電極を備える静電吸着機構の吸着メカニズムとしては、クーロン力を利用する場合と、ジョンソン・ラーベック力を利用する場合と、がある。吸着メカニズムに応じて、電極の構造や電極を構成する材料（例えば、セラミックス）が適宜選択される。いずれの吸着メカニズムの場合も、正極および負極にそれぞれ極性の異なる電圧を印加することにより、ＥＳＣ電極と基板と等の間に吸着力が生じ、基板をステージに吸着させることができる。なお、双極型の場合は、単極型の場合と異なり、吸着させるために基板等を帯電させる必要はない。
双極型の電極は、正極および負極への電圧の印加の方法によって、単極型として機能させることができる。具体的には、正極と負極に同一極性の電圧を印加することにより、単極型のＥＳＣ電極として利用できる。以下、双極型の電極の正極および負極に、それぞれ極性の異なる電圧を印加する場合を双極モードと呼び、正極および負極に同一極性の電圧を印加する場合を単極モードと呼ぶ。単極型および双極型のいずれを用いても、搬送キャリアをステージに吸着させることが可能である。以降、ＥＳＣ電極が双極型である場合を例に挙げ、本実施形態を説明するが、これに限定されるものではない。
ＥＳＣ電極は、その中心とステージの中心とがほぼ一致するように配置される。ＥＳＣ電極の中心は、ＥＳＣ電極の全体が収まる最小の正円を描いたとき、当該正円の中心であるとみなすことができる。ＥＳＣ電極は、フレームに対向しない位置に配置されていることが好ましい。これにより、フレームはさらに帯電し難くなるため、フレーム離間ステップにおいて、より小さな負荷でフレームを上昇させることができる。よって、フレーム離間ステップにおける保持シートへの負荷も小さくなる。
図３は、本実施形態に係る双極型のＥＳＣ電極と直流電源との関係を示す概念図である。ＥＳＣ電極１１９は櫛形電極であり、正極にＶ１の電圧が印加され、負極に−Ｖ１の電圧が印加されている。
（支持部および昇降機構）
支持部は、例えば、ステージの外周近傍にステージを貫通するように配置されている。支持部は、通常、等間隔に複数配置される。支持部は、搬送キャリアのフレームを支持する。支持部は、昇降機構により昇降駆動される。支持部の昇降駆動により、搬送キャリアはステージ上を昇降する。
（制御部）
制御部は、例えばコンピュータを備え、プラズマ発生部、静電吸着機構および昇降機構を制御する。
図４は、本実施形態で使用されるプラズマ処理装置の一例のブロック図である。
制御装置１２８は、第１の高周波電源１１０Ａおよびプロセスガス源１１２を含むプラズマ発生部と、第１の昇降機構１２３Ａと、静電吸着機構とを制御する。制御装置１２８は、さらに、プラズマ処理装置に設けられた第２の高周波電源１１０Ｂ、アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５および第２の昇降機構１２３Ｂの動作も制御する。第２の高周波電源１１０Ｂ等については、後述する。
制御部は、プラズマ発生部と静電吸着機構と昇降機構とを、以下の吸着ステップ、エッチングステップ、フレーム離間ステップ、保持シート離間ステップおよび除電ステップが順次行われるように制御する。以下、さらに上昇ステップを備える場合を例に挙げる。図５は、本実施形態に係るプラズマ処理装置の動作の一例を、横軸を時間として概念的に示すグラフである。
（ａ）吸着ステップ（Ｓ１）
エッチングステップを行う前に、基板をステージに静電吸着させる。
搬送キャリアをステージに載置した後、例えば、ＥＳＣ電極を双極モードで作動させて、基板を静電吸着する。すなわち、ＥＳＣ電極の正極に例えば＋Ｖ１の電圧を印加し、負極に−Ｖ１の電圧を印加する。静電吸着するときのＥＳＣ電極の電圧の絶対値（Ｖ１）は、例えば、５００Ｖ以上１５００Ｖ以下である。
（ｂ）エッチングステップ（Ｓ２）
ステージに載置された搬送キャリアに保持された基板を、エッチング用のプラズマに晒す。これにより、複数の素子チップが得られる。
エッチング用のプラズマは、真空チャンバ内にエッチング用のプロセスガスが供給された状態で、第１の電極に第１の高周波電源から高周波電力が供給されることにより発生する。このとき、さらに、ステージに内蔵された電極（第２の電極）に高周波電力を印加して、ステージにバイアス電圧をかけてもよい。
エッチング用のプラズマは、エッチングの対象となる基板の材質などに応じた条件で発生される。
エッチング用のプロセスガスとしては、例えば、ＣＦ４、Ｃ４Ｆ８等のフッ化炭素ガス、ＣＨＦ３等のフッ化炭化水素、ＳＦ６、ＡｒやＨｅ等の希ガス、Ｏ２等が挙げられる。これらは、１種を単独で、あるいは２種以上を組み合わせて用いられる。
エッチングステップの際、ＥＳＣ電極は単極モードで動作していてもよい。つまり、エッチング用のプラズマを発生させる前に、ＥＳＣ電極を双極モードから単極モードに切り替えてもよい。双極モードから単極モードへの切り替えは、例えば、正極または負極の一方に印加する電圧の極性を反転するか、あるいは、正極または負極の一方に印加する電圧を変化させて、他方の電圧と同じにすること等により行われる。いずれの場合にも、正極および負極には同じ極性の電圧が印加される。
エッチングステップにおいてＥＳＣ電極に印加される電圧の絶対値（Ｖ２）は、静電吸着するときのＥＳＣ電極の電圧の絶対値（Ｖ１）より大きくてよい。エッチングステップにおけるＥＳＣ電極の電圧の絶対値（Ｖ２）は、例えば、１５００Ｖ以上３０００Ｖ以下である。
図６は、エッチングステップ後のプラズマ処理装置の要部を模式的に示す断面図である。
搬送キャリア２０はステージ１１１に載置されている。搬送キャリア２０には、基板がエッチングされることにより作製された複数の素子チップ２００が保持されている。ステージ１１１の内部には、ＥＳＣ電極１１９が配置されている。ＥＳＣ電極１１９は櫛形電極であり、正極および負極には同じ電圧（＋Ｖ２）が印加されている。
ステージ１１１の外周近傍には、ステージ１１１を貫通するように複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持している。ステージ１１１の内部には、第２の電極１２０も配置されている。第２の電極１２０により、ステージ１１１にバイアス電圧をかけることができる。
（ｃ）フレーム離間ステップ（Ｓ３）
支持部を上昇させて、フレームをステージから離間させる。ただし、保持シートの少なくとも一部は、ステージに接触させておく。このように、フレームをわずかに上昇させることにより、保持シートには過度な負荷がかかり難い。フレームのステージ側の面とステージとの最短距離Ｈ１は、例えば１ｍｍ以上５ｍｍ以下である。
フレーム離間ステップにおいて、ＥＳＣ電極にはエッチングステップと同じ電圧（Ｖ２）が印加されていてよい。
図７は、本実施形態に係るフレーム離間ステップ後のプラズマ処理装置の要部を模式的に示す断面図である。支持部１２２が上昇し、フレーム２１がステージ１１１から離間している。一方、保持シート２２の一部は、ステージ１１１に接触している。ＥＳＣ電極１１９の正極および負極には、依然として＋Ｖ２の電圧が印加されている。
（ｄ）保持シート離間ステップ（Ｓ４）
基板と電極部との間に反発力を生じさせる電圧を、電極部に印加する。これにより、保持シートがステージから離間する。このとき、真空チャンバ内にプラズマは発生していないため、保持シートは加熱されていない。よって、保持シートがステージから離間する際にも、その伸張は抑制される。さらに、すでにフレームはステージから離間しているため、基板に与えられる上記反発力は、保持シートを離間させるために効果的に作用する。保持シートのステージ側の面とステージとの最短距離Ｈ２は、最短距離Ｈ１以下である。
保持シート離間ステップにおいて電極部に印加される電圧は、例えば、エッチングステップにおいて電極部に印加されていた電圧とは異なる極性を有する。上記反発力は、電圧の極性を切り替えることにより、容易に発生させることができる。極性の切り替えは、例えば、エッチングステップにおいて電極部に印加されていた電圧の絶対値（Ｖ２）を変えずにその極性を反転するか、あるいは、プラスの電圧をマイナスになるまで変化させること等により行われる。保持シート離間ステップにおいて電極部に印加される電圧の絶対値（Ｖ３）は、エッチングステップにおいて電極部に印加されていた電圧の絶対値（Ｖ２）と同じであってもよいし、異なっていてもよい。保持シート離間ステップにおいて電極部に印加される電圧の絶対値（Ｖ３）は、例えば、−２０００Ｖ以上−３００Ｖ以下である。
図８は、本実施形態に係る保持シート離間ステップ後のプラズマ処理装置の要部を模式的に示す断面図である。ＥＳＣ電極１１９の正極および負極には、エッチングステップにおいて電極部に印加されていた電圧（＋Ｖ２）とは反対の極性を有する電圧（−Ｖ２）が印加されている。そのため、保持シート２２とステージ１１１との間に斥力が生じ、保持シート２２はステージ１１１から離間している。
（ｅ）上昇ステップ（Ｓ５）
保持シート離間ステップの後、除電ステップの前に、支持部をさらに上昇させてもよい。これにより、基板等の帯電の程度がさらに小さくなるため、除電ステップの処理時間をさらに短くしたり、パワーをさらに小さくすることが可能となる。フレームのステージ側の面とステージとの最短距離Ｈ３は、例えば１０ｍｍ以上であってよく、１５ｍｍ以上であってよい。
（ｆ）除電ステップ（Ｓ６）
ステージの上方で支持された基板を、除電用のプラズマに晒す。基板等はすでにステージから離間しているため、除電ステップは、短時間、低パワーで終了できる。そのため、保持シートの加熱による劣化が抑制される。
除電用のプラズマは、基板および保持シートをエッチングし難いことが望ましい。
除電用のプロセスガスとしては、例えば、ＡｒやＨｅ等の希ガスが挙げられる。これらは、１種を単独で、あるいは２種以上を組み合わせて用いられる。プロセスガスの供給量は、例えば、５０ｓｃｃｍ以上２００ｓｃｃｍ以下であってよい。
除電ステップにおいて、真空チャンバ内の圧力は、例えば、５Ｐａ以上２０Ｐａ以下であってよい。第１の高周波電源から第１の電極への投入電力は、５０Ｗ以上５００Ｗ以下であってよい。処理時間は、例えば、５秒以上６０秒以下であってよい。
除電ステップにおいて、ＥＳＣ電極には電圧が印加されてなくてよい。ＥＳＣ電極への電圧の印加停止は、除電用のプラズマの発生と同時であってもよいし、除電用のプラズマが発生した後であってもよい。
図９は、本実施形態に係る除電ステップ中のプラズマ処理装置の要部を模式的に示す断面図である。支持部１２２は、除電ステップの前にさらに上昇されている。この状態で、複数の素子チップ２００は、除電用のプラズマＰに晒されている。
以下、本実施形態にかかるプラズマ処理装置の動作をより詳細に示す。
図１０は、本実施形態に係るプラズマ処理装置の動作を示すフローチャートである。
プラズマ処理装置の動作が開始されると（ＳＴ０１）、搬送キャリアに保持された基板が搬送アーム等により真空チャンバ内に搬入される。このとき、支持部は上昇した状態で待機している。搬送キャリアがステージ上方の所定の位置に到達すると、支持部に搬送キャリアが受け渡される。搬送キャリアが支持部に受け渡されると、真空チャンバは密閉状態に置かれる。その後、支持部は、その上端面がステージと同じレベル以下にまで降下し、搬送キャリアがステージに載置される（ＳＴ０２）。
その後、直流電源からＥＳＣ電極に電圧が印加される（ＳＴ０３）。これにより、保持シートおよび基板がステージに静電吸着される。ＥＳＣ電極は双極モードで作動している。なお、ＥＳＣ電極への電圧の印加は、搬送キャリアが搬入された後、載置される前に開始されてもよい。
続いて、真空チャンバ内に吸着用のガスを供給するとともに第１の電極に第１の高周波電源から低い電力（例えば、５００Ｗ以下）を供給して、真空チャンバ内に低パワーのプラズマを発生させる。その後、ＥＳＣ電極を双極モードから単極モードに切り替える。これにより、モード切替え時にも、基板をステージに安定して吸着させておくことができる。
モードの切り替えが完了した後、真空チャンバ内にエッチング用のガスが供給されるとともに、第１の電極に第１の高周波電源から高周波電力が供給される（ＳＴ０４）。これにより、真空チャンバ内にエッチング用のプラズマが発生し、基板がプラズマエッチングされる。
所定のプラズマエッチングが終了すると、エッチング用のガスの供給および第１の電極への電力供給が停止される（ＳＴ０５）。その後、支持部を上昇させて（ＳＴ０６）、フレームをステージから離間する。ただし、保持シートの少なくとも一部はステージに接触させておく。続いて、単極モードのＥＳＣ電極に印加されていた電圧の極性を反転させる（ＳＴ０７）。これにより、基板と電極部との間に反発力が生じて、保持シートの全体がステージから離間する。保持シートが離間した後、支持部をさらに上昇させてもよい（ＳＴ０８）。
続いて、真空チャンバ内に除電用のガスが供給されるとともに、第１の電極に第１の高周波電源から高周波電力が供給される（ＳＴ０９）。これにより、真空チャンバ内に除電用のプラズマが発生し、基板および保持シートは除電される。除電用のプラズマの発生が開始されたら、ＥＳＣ電極への電圧の印加が停止される（ＳＴ１０）。所定の除電処理が終了した後、除電用のガスの供給および第１の電極への電力供給が停止される（ＳＴ１１）。
真空チャンバが開放されて、進入してきた搬送アームにより搬送キャリアが搬出されて（ＳＴ１２）、プラズマ処理は終了する（ＳＴ１３）。搬送キャリアを搬出する前に、支持部を搬入時と同等の位置にまでさらに上昇させてもよい。
Ｃ．素子チップの製造方法
本実施形態に係る素子チップの製造方法は、保持シートおよび保持シートの外周部を支持するフレームを備える搬送キャリアと、保持シートに保持され、複数の素子領域および複数の分割領域に区画されるとともに、第１主面および前記保持シートに貼着された第２主面を有する基板を準備する準備工程と、基板をエッチング用のプラズマに晒して分割領域における基板を除去し、複数の素子チップに分割するプラズマダイシング工程と、を備える。プラズマダイシング工程は、ステージに搬送キャリアに保持された基板が載置されているとき、ステージに配置された電極部に電圧を印加して、基板をステージに静電吸着させる吸着ステップと、ステージに静電吸着された基板を、エッチング用のプラズマに晒すエッチングステップと、エッチングステップの後、保持シートの少なくとも一部をステージに接触させながら、フレームをステージから離間させるフレーム離間ステップと、フレーム離間ステップの後、基板と電極部との間に反発力を生じさせる電圧を電極部に印加して、保持シートをステージから離間させる保持シート離間ステップと、保持シート離間ステップの後、ステージから離間した基板を、除電用のプラズマに晒す除電ステップと、を備える。
図１１は、本実施形態に係る素子チップの製造方法を示すフローチャートである。
（１）準備工程（Ｓ１１）
まず、搬送キャリアに保持された基板を準備する。基板および搬送キャリアの形状、材質等は上記の通りである。
（２）樹脂膜形成工程（Ｓ１２）
基板の第１主面を被覆する樹脂膜を形成する。樹脂膜は、基板の素子領域をプラズマ等から保護するために設けられる。
樹脂膜は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。樹脂膜は、例えば、レジスト材料をシート状に成型した後、このシートを基板に貼り付けるか、あるいは、レジスト材料の原料液を、スピンコートやスプレー塗布等の方法を用いて、基板に塗布することにより形成される。
樹脂膜の厚みは特に限定されないが、プラズマ処理により完全には除去されない程度であることが好ましい。樹脂膜の厚みは、例えば、プラズマ処理において樹脂膜がエッチングされる合計の量（厚み）を算出し、このエッチング量以上になるように設定される。樹脂膜の厚みは、例えば、５μｍ以上６０μｍ以下である。
図１２は、本実施形態に係る樹脂膜形成工程後の基板の一部を模式的に示す断面図である。
基板１０は、第１主面１０Ｘおよび第２主面１０Ｙを備えるとともに、複数の素子領域１０１と素子領域１０１を画定する分割領域１０２とを備える。素子領域１０１は、半導体層１１と、半導体層１１の第１主面１０Ｘ側に積層される配線層１２と、を備える。分割領域１０２は、半導体層１１と、絶縁膜１４とを備える。基板１０の第２主面１０Ｙは搬送キャリア２０が備える保持シート２２に貼着されている。第１主面１０Ｘは樹脂膜４０により被覆されている。
（３）開口形成工程（Ｓ１３）
樹脂膜に開口を形成して、分割領域において基板を露出させる。
開口は、例えば、フォトレジストにより形成された樹脂膜のうち、分割領域に対応する領域をフォトリソグラフィ法によって除去することにより形成される。熱硬化性樹脂あるいは水溶性レジストにより形成された樹脂膜のうち、分割領域に対応する領域をレーザスクライビングによりパターニングして、開口を形成してもよい。
開口は、分割領域における樹脂膜および絶縁膜が除去されることにより形成されてもよい。分割領域における絶縁膜の除去は、後述するプラズマダイシング工程において行ってもよい。この場合、配線層を除去するためのプラズマを発生させる条件と、基板をエッチングするためのプラズマを発生させる条件とは異なり得る。
開口形成工程の後、プラズマダイシング工程を行う前に、開口にレーザ光あるいはプラズマを照射してもよい。この工程は、例えば、開口形成工程に起因する残渣を低減する目的で行われる。これにより、高品質のプラズマエッチングを行うことが可能になる。
図１３は、本実施形態に係る開口形成工程後の基板の一部を模式的に示す断面図である。基板１０の分割領域１０２における樹脂膜４０および絶縁膜１４が除去されて、開口から半導体層１１が露出している。
（４）プラズマダイシング工程（Ｓ１４）
基板をプラズマに晒して、開口から露出する分割領域における基板を第２主面までエッチングし、基板から複数の素子チップを形成する。複数の素子チップは、保持シートに保持された状態で得られる。
プラズマダイシング工程は、上記の吸着ステップと、フレーム離間ステップと、保持シート離間ステップと、除電ステップとにより行われる。これにより、保持シートの熱による劣化が抑制される。
図１４を参照しながら、プラズマエッチングに使用されるプラズマ処理装置１００をさらに詳細に説明する。プラズマ処理装置は、これに限定されるものではない。図１４は、プラズマ処理装置１００の構造を概略的に示す断面図であり、便宜上、樹脂膜４０を省略している。
（プラズマ処理装置）
プラズマ処理装置１００は、上記の真空チャンバ１０３と、プラズマ発生部と、ステージ１１１と、静電吸着機構と、支持部１２２と、支持部１２２を昇降する昇降機構（第１の昇降機構１２３Ａ）と、制御装置１２８と、を具備する。
真空チャンバ１０３は、例えば、上部が開口した概ね円筒状であり、その上部開口は蓋体である誘電体部材１０８により閉鎖されている。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。
ステージ１１１は、真空チャンバ１０３内の底部側に配置される。ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６および基台１１７を取り囲む外周部１１８とを備える。外周部１１８は導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。
電極層１１５の内部には、ＥＳＣ電極１１９と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極１１９および直流電源１２６により構成されている。静電吸着機構によって、基板１０等はステージ１１１に固定される。
金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に載置された保持シート２２が冷却される。これにより、基板１０や保持シート２２が、エッチング中に加熱されることによって劣化することが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。
ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持する。支持部１２２は、第１の昇降機構１２３Ａにより昇降駆動される。
ステージ１１１の上方には、基板１０の少なくとも一部を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルバネや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、第２の昇降機構１２３Ｂにより昇降駆動される。第２の昇降機構１２３Ｂによるカバー１２４の昇降の動作は、第１の昇降機構１２３Ａとは独立して行うことができる。
カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部１２４Ｗの直径はフレーム２１の内径よりも小さく、その外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージ１１１の所定の位置に載置し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、基板１０の少なくとも一部が露出する。
カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。
真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられている。排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。
半導体層をエッチングするプラズマの発生条件は、半導体層の材質などに応じて設定される。
半導体層は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層が深さ方向に垂直にエッチングされる。半導体層がＳｉを含む場合、ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、半導体層を深さ方向に掘り進む。
堆積ステップは、例えば、プロセスガスとしてＣ４Ｆ８を１５０ｓｃｃｍ以上１０００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を１０Ｐａ以上２５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上４８００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を０Ｗ以上５０Ｗ以下として、２秒以上１５秒以下、処理する条件で行われる。
堆積膜エッチングステップは、例えば、プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上４８００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を０Ｗ以上１０００Ｗ以下として、２秒以上１０秒以下、処理する条件で行われる。
Ｓｉエッチングステップは、プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上４８００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を１０Ｗ以上５００Ｗ以下として、５秒以上２０秒以下、処理する条件で行われる。
上記のような条件で、堆積ステップ、堆積膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層は、１０μｍ／分以上２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。
図１５は、本実施形態に係るプラズマダイシング工程で作製された素子チップを、模式的に示す断面図である。分割領域における基板がエッチングされて、複数の素子チップ２００が形成されている。素子チップ２００の配線層１２は、樹脂膜４０により覆われている。
（５）樹脂膜除去工程（Ｓ１５）
プラズマダイシング工程の後、樹脂膜を除去する。
樹脂膜が水溶性である場合、樹脂膜は、水洗により除去することができる。水洗に替えて、プラズマ処理装置においてアッシングを行って、樹脂膜を除去してもよい。この場合、エッチングステップの後、フレーム離間ステップの前にアッシングが行われる。
アッシングでは、真空チャンバ内を排気した後、アッシング用のプロセスガス（例えば、酸素ガス（Ｏ２）や、Ｏ２ガスとフッ素を含むガスとの混合ガス等）を、アッシングガス源から導入する。続いて、第１の高周波電源から第１の電極に高周波電力を投入する。これにより、真空チャンバ内に酸素プラズマが発生し、素子チップの表面の樹脂膜が除去される。
具体的には、アッシングは、例えば、アッシングガスとしてＣＦ４とＯ２との混合ガス（流量比ＣＦ４：Ｏ２＝１：１０）を１５０ｓｃｃｍ以上３００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への印加電力を１５００Ｗ以上５０００Ｗ以下として、第２の高周波電源から第２の電極への印加電力を０Ｗ以上３００Ｗ以下とする条件により行われる。なお、アッシング工程における第２の電極への印加電力は、プラズマダイシング工程における第２の電極への印加電力よりも小さくなるように設定することが望ましい。
図１６は、本実施形態に係る樹脂膜除去工程で作製された素子チップを、模式的に示す断面図である。配線層１２を覆っていた樹脂膜４０が除去されている。
樹脂膜除去工程の後、素子チップは、保持シートから取り外される。
素子チップを、例えば、保持シートの非粘着面側から、保持シートとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。
本発明によれば、保持シートの熱による劣化が抑制されるため、特に搬送キャリアを用いたプラズマダイシングにより素子チップを製造する方法に好適である。
１０：基板
１０Ｘ：第１主面
１０Ｙ：第２主面
１１：半導体層
１２：配線層
１４：絶縁膜
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
４０：樹脂膜
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ、１２３Ｂ：昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング
２００：素子チップ

Claims (8)

  1. 搬送キャリアに保持された基板にプラズマ処理を行うプラズマ処理装置であって、
    前記搬送キャリアは、保持シートと前記保持シートの外周部を支持するフレームとを備え、
    前記基板は、前記保持シートに貼着されており、
    反応室と、
    前記反応室の内部にプラズマを発生させるプラズマ発生部と、
    前記反応室の内部に配置され、前記搬送キャリアが載置されるステージと、
    前記ステージ内部に配置された電極部を備える静電吸着機構と、
    前記フレームを支持する支持部と、
    前記支持部を昇降させる昇降機構と、
    前記プラズマ発生部、前記静電吸着機構および前記昇降機構を制御する制御部と、を具備し、
    前記制御部は、
    前記ステージに前記搬送キャリアに保持された前記基板が載置されているとき、前記電極部に電圧を印加して、前記基板を前記ステージに静電吸着させる吸着ステップと、
    前記ステージに静電吸着された前記基板を、エッチング用のプラズマに晒すエッチングステップと、
    前記支持部を上昇させて、前記保持シートの少なくとも一部を前記ステージに接触させながら、前記フレームを前記ステージから離間させるフレーム離間ステップと、
    前記基板と前記電極部との間に反発力を生じさせる電圧を前記電極部に印加して、前記保持シートを前記ステージから離間させる保持シート離間ステップと、
    前記ステージから離間した前記基板を、除電用のプラズマに晒す除電ステップと、
    を順次行うように、前記プラズマ発生部、前記静電吸着機構および前記昇降機構を制御する、プラズマ処理装置。
  2. 前記保持シート離間ステップでは、前記エッチングステップにおいて前記電極部に印加されていた電圧とは異なる極性を有する電圧が印加される、請求項１に記載のプラズマ処理装置。
  3. 前記電極部は、前記フレームに対向しない位置に配置されている、請求項１または２に記載のプラズマ処理装置。
  4. 前記制御部は、前記保持シート離間ステップの後、前記除電ステップの前に、前記支持部をさらに上昇させる上昇ステップを行わせる、請求項１〜３のいずれか一項に記載のプラズマ処理装置。
  5. 搬送キャリアに保持された基板にプラズマ処理を行うプラズマ処理方法であって、
    前記搬送キャリアは、保持シートと前記保持シートの外周部を支持するフレームとを備え、
    前記基板は、前記保持シートに貼着されており、
    ステージに前記搬送キャリアに保持された前記基板が載置されているとき、前記ステージに配置された電極部に電圧を印加して、前記基板を前記ステージに静電吸着させる吸着ステップと、
    前記ステージに静電吸着された前記基板を、エッチング用のプラズマに晒すエッチングステップと、
    前記エッチングステップの後、前記保持シートの少なくとも一部を前記ステージに接触させながら、前記フレームを前記ステージから離間させるフレーム離間ステップと、
    前記フレーム離間ステップの後、前記基板と前記電極部との間に反発力を生じさせる電圧を前記電極部に印加して、前記保持シートを前記ステージから離間させる保持シート離間ステップと、
    前記保持シート離間ステップの後、前記ステージから離間した前記基板を、除電用のプラズマに晒す除電ステップと、を備える、プラズマ処理方法。
  6. 前記保持シート離間ステップでは、前記エッチングステップにおいて前記電極部に印加されていた電圧とは異なる極性を有する電圧が印加される、請求項５に記載のプラズマ処理方法。
  7. 前記保持シート離間ステップの後、前記除電ステップの前に、前記フレームをさらに上昇させる上昇ステップを備える、請求項５または６に記載のプラズマ処理方法。
  8. 保持シートおよび前記保持シートの外周部を支持するフレームを備える搬送キャリアと、前記保持シートに保持され、複数の素子領域および複数の分割領域に区画されるとともに、第１主面および前記保持シートに貼着された第２主面を有する基板を準備する準備工程と、
    前記基板をエッチング用のプラズマに晒して前記分割領域における前記基板を除去し、複数の素子チップに分割するプラズマダイシング工程と、を備え、
    前記プラズマダイシング工程は、
    ステージに前記搬送キャリアに保持された前記基板が載置されているとき、前記ステージに配置された電極部に電圧を印加して、前記基板を前記ステージに静電吸着させる吸着ステップと、
    前記ステージに静電吸着された前記基板を、エッチング用のプラズマに晒すエッチングステップと、
    前記エッチングステップの後、前記保持シートの少なくとも一部を前記ステージに接触させながら、前記フレームを前記ステージから離間させるフレーム離間ステップと、
    前記フレーム離間ステップの後、前記基板と前記電極部との間に反発力を生じさせる電圧を前記電極部に印加して、前記保持シートを前記ステージから離間させる保持シート離間ステップと、
    前記保持シート離間ステップの後、前記ステージから離間した前記基板を、除電用のプラズマに晒す除電ステップと、を備える、素子チップの製造方法。
JP2019239420A 2019-12-27 2019-12-27 プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法 Active JP7361306B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019239420A JP7361306B2 (ja) 2019-12-27 2019-12-27 プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法
US17/116,008 US11682575B2 (en) 2019-12-27 2020-12-09 Plasma processing apparatus, plasma processing method, and element chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019239420A JP7361306B2 (ja) 2019-12-27 2019-12-27 プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法

Publications (2)

Publication Number Publication Date
JP2021108339A true JP2021108339A (ja) 2021-07-29
JP7361306B2 JP7361306B2 (ja) 2023-10-16

Family

ID=76547076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019239420A Active JP7361306B2 (ja) 2019-12-27 2019-12-27 プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法

Country Status (2)

Country Link
US (1) US11682575B2 (ja)
JP (1) JP7361306B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156373A (ja) * 1998-11-19 2000-06-06 Sony Corp Ｃｖｄ膜の成膜方法
JP2017054854A (ja) * 2015-09-07 2017-03-16 パナソニックＩｐマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP2018186179A (ja) * 2017-04-25 2018-11-22 東京エレクトロン株式会社 基板処理装置及び基板取り外し方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185085B1 (en) * 1998-12-02 2001-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. System for transporting and electrostatically chucking a semiconductor wafer or the like
US20050163598A1 (en) * 2002-02-27 2005-07-28 Tokyou Electron Limited Method for carrying substrate
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP6319687B2 (ja) 2014-05-26 2018-05-09 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及び方法
US9941132B2 (en) * 2015-03-31 2018-04-10 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus and plasma processing method
US9570272B2 (en) * 2015-03-31 2017-02-14 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus and plasma processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156373A (ja) * 1998-11-19 2000-06-06 Sony Corp Ｃｖｄ膜の成膜方法
JP2017054854A (ja) * 2015-09-07 2017-03-16 パナソニックＩｐマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP2018186179A (ja) * 2017-04-25 2018-11-22 東京エレクトロン株式会社 基板処理装置及び基板取り外し方法

Also Published As

Publication number Publication date
US20210202289A1 (en) 2021-07-01
US11682575B2 (en) 2023-06-20
JP7361306B2 (ja) 2023-10-16

Similar Documents

Publication Publication Date Title
US10923357B2 (en) Element chip and manufacturing process thereof
WO2007109448A2 (en) Apparatus and method for carrying substrates
CN107180753B (zh) 元件芯片的制造方法
JP2018133540A (ja) プラズマ処理装置およびプラズマ処理方法
CN107180754B (zh) 等离子体处理方法
JP2020150166A (ja) 素子チップの製造方法
US10714356B2 (en) Plasma processing method
JP7361306B2 (ja) プラズマ処理装置、プラズマ処理方法ならびに素子チップの製造方法
JP7281741B2 (ja) 素子チップのスムージング方法および素子チップの製造方法
JP2016195151A (ja) プラズマ処理装置およびプラズマ処理方法
JP2016195155A (ja) プラズマ処理装置およびプラズマ処理方法
JP2017054854A (ja) プラズマ処理方法および電子部品の製造方法
JP2016195150A (ja) プラズマ処理装置およびプラズマ処理方法
JP7209246B2 (ja) 素子チップの製造方法
JP7209247B2 (ja) 素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP6481979B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP6440120B2 (ja) プラズマ処理装置およびプラズマ処理方法
US11361944B2 (en) Plasma processing method, and element chip manufacturing method
JP2019160883A (ja) 素子チップの製造方法
JP7213477B2 (ja) 素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
TWI440123B (zh) 用於承載基材之裝置與方法
JP6778920B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2023058363A (ja) プラズマ処理装置およびプラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230922

R151 Written notification of patent or utility model registration

Ref document number: 7361306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151