JP7170261B2 - 素子チップの製造方法 - Google Patents
素子チップの製造方法 Download PDFInfo
- Publication number
- JP7170261B2 JP7170261B2 JP2018157190A JP2018157190A JP7170261B2 JP 7170261 B2 JP7170261 B2 JP 7170261B2 JP 2018157190 A JP2018157190 A JP 2018157190A JP 2018157190 A JP2018157190 A JP 2018157190A JP 7170261 B2 JP7170261 B2 JP 7170261B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- plasma
- die attach
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Description
本実施形態に係る素子チップの製造方法は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第1の面および第1の面とは反対側の第2の面を有する基板を準備する準備工程と、第2の面を、基板よりも大きなダイアタッチ層を介して、フレームに固定された保持シートに貼着する保持工程と、ダイアタッチ層の基板から露出する露出部分の少なくとも一部に、ダイアタッチ層に含まれる樹脂成分の少なくとも一部を溶解させる溶剤を接触させる溶解工程と、基板をプラズマに晒して、分割領域における基板を第1の面の側からエッチングし、基板から複数の素子チップを形成するプラズマダイシング工程と、を備える。
まず、ダイシングの対象となる基板を準備する。
図1に基板10の断面を模式的に示す。図示例では、便宜上、同じ機能を備える部材に同じ符号を付している。
基板10は、複数の素子領域R1と素子領域R1を画定する分割領域R2とを備えるとともに、第1の面10Xおよび第2の面10Yを備える。基板10は、例えば、半導体層11と、半導体層11の第1の面10X側に積層される回路層12と、を備える。基板10の分割領域R2をエッチングすることにより、回路層12を有する素子チップが得られる。
基板10の第2の面10Yを、DA層を介して、フレームに固定された保持シートに貼着する。
フレーム21は、基板10の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレーム21は、保持シート22および基板10を保持した状態で搬送できる程度の剛性を有している。フレーム21の開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレーム21には、位置決めのためのノッチ21aやコーナーカット21bが設けられていてもよい。フレーム21の材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。以下、フレーム21と、フレーム21に固定された保持シート22とを併せて、搬送キャリア20と称する。
保持シート22の材質は特に限定されない。なかでも、基板10が貼着され易い点で、保持シート22は、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
ダイアタッチ(DA)層は、例えば、樹脂成分と無機フィラーとを含む樹脂組成物により形成される。
樹脂成分としては、例えば、フェノール/ホルムアルデヒドノボラック樹脂、クレゾール/ホルムアルデヒドノボラック樹脂、キシレノール/ホルムアルデヒドノボラック樹脂、レゾルシノール/ホルムアルデヒドノボラック樹脂、フェノール-ナフトール/ホルムアルデヒドノボラック樹脂等の感光性を有するフェノール樹脂等が挙げられる。
DA層の露出部分30aの少なくとも一部に、DA層に含まれる樹脂成分の少なくとも一部を溶解する溶剤を接触させる。これにより、樹脂成分の少なくとも一部が溶解あるいは膨潤して、膜ストレスが弱められる。その結果、プラズマダイシング工程において発生する熱による露出部分30aの浮き上がりが抑制される。露出部分30aの樹脂成分は、溶解工程により一部が除去されてもよいし、すべて除去されてもよい。溶解工程の後、洗浄工程を行ってもよい。
図4に、溶解工程に供される基板10の断面を模式的に示す。図5に、溶解工程後の基板10の断面を模式的に示す。
基板10を被覆する保護膜を形成する。被覆工程は、溶解工程の後、プラズマダイシング工程の前に行われる。
図6に、被覆工程後の基板10の断面を模式的に示す。
保護膜40の厚みは特に限定されないが、プラズマダイシング工程におけるプラズマエッチングにより完全には除去されない程度であることが好ましい。保護膜40の厚みは、例えば、プラズマダイシング工程において保護膜40がエッチングされる量(厚み)を算出し、このエッチング量以上になるように設定される。
保護膜40は、例えば、レジスト材料をシート状に成型した後、このシートを第1の面10Xに貼り付けるか、あるいは、レジスト材料の原料液を、回転塗布やスプレー塗布等の方法を用いて、第1の面10Xに塗布することにより形成される。
保護膜40に開口を形成して、分割領域R2を露出させる。
図7に、露出工程後の基板10の断面を模式的に示す。
まず、図8を参照しながら、プラズマダイシングに使用されるプラズマ処理装置100を具体的に説明する。プラズマ処理装置は、これに限定されるものではない。図8は、プラズマ処理装置100の構造を概略的に示す断面図であり、便宜的に保護膜40を省略している。
プラズマ処理装置100は、ステージ111を備えている。搬送キャリア20は、保持シート22の基板10を保持している面が上方を向くように、ステージ111に搭載される。ステージ111は、搬送キャリア20の全体を載置できる程度の大きさを備える。ステージ111の上方には、フレーム21を覆う本体部124Bと、基板10の少なくとも一部を露出させるための窓部124Wとを有するカバー124が配置されている。カバー124には、フレーム21がステージ111に載置されている状態のとき、フレーム21を押圧するための押さえ部材107が配置されている。押さえ部材107は、フレーム21と点接触できる部材(例えば、コイルバネや弾力性を有する樹脂)であることが好ましい。これにより、フレーム21およびカバー124の熱が互いに影響し合うことを抑制しながら、フレーム21の歪みを矯正することができる。
基板10の搬入の際、真空チャンバ103内では、昇降ロッド121の駆動により、カバー124が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア20が搬入される。複数の支持部122は、上昇した状態で待機している。搬送キャリア20がステージ111上方の所定の位置に到達すると、支持部122に搬送キャリア20が受け渡される。搬送キャリア20は、保持シート22の粘着面22aが上方を向くように、支持部122の上端面に受け渡される。
半導体層11は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層11が深さ方向に垂直にエッチングされる。半導体層11がSiを含む場合、ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Siエッチングステップとを順次繰り返すことにより、半導体層11を深さ方向に掘り進む。
DA層30が、樹脂と無機フィラーとを含む樹脂組成物により形成される場合、第2のプラズマは、酸素およびフッ素を含むプロセスガスを用いて発生させることが好ましい。酸素を含むガスから発生する酸素ラジカルは、樹脂等の有機材料との反応性が高い。フッ素を含むガスから発生するフッ素ラジカルは、無機フィラーとの反応性が高い。そのため、酸素およびフッ素を含むプロセスガスを用いると、無機フィラーを含むDA層30を効率的にエッチングすることができるとともに、無機フィラーの飛散が抑制され易くなる。酸素およびフッ素を含むプロセスガスとしては、例えば、酸素ガス(O2)と、フッ素含有ガス(SF6、CF4)との混合ガスが挙げられる。上記混合ガスにおけるフッ素含有ガスの流量比は、例えば5%以上である。
素子チップ200を、分断されたDA層30とともに保持シート22から取り外す。
素子チップ200は、例えば、保持シート22の非粘着面22b側から、保持シート22およびDA層30とともに突き上げピンで突き上げる。これにより、素子チップ200の少なくとも一部は、保持シート22から浮き上がる。その後、ピックアップ装置により、素子チップ200は保持シート22から取り外される。
10X:第1の面
10Y:第2の面
11:半導体層
12:回路層
1201:多層配線層
1202:再配線層
1203:バンプ
20:搬送キャリア
21:フレーム
21a:ノッチ
21b:コーナーカット
22:保持シート
22a:粘着面
22b:非粘着面
30:ダイアタッチ層(DA層)
30a:露出部分
40:保護膜
100:プラズマ処理装置
103:真空チャンバ
103a:ガス導入口
103b:排気口
108:誘電体部材
109:第1の電極
110A:第1の高周波電源
110B:第2の高周波電源
111:ステージ
112:プロセスガス源
113:アッシングガス源
114:減圧機構
115:電極層
116:金属層
117:基台
118:外周部
119:ESC電極
120:第2の電極
121:昇降ロッド
122:支持部
123A、123B:昇降機構
124:カバー
124B:本体部
124W:窓部
125:冷媒循環装置
126:直流電源
127:冷媒流路
128:制御装置
129:外周リング
200:素子チップ
Claims (3)
- 複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第1の面および前記第1の面とは反対側の第2の面を有する基板を準備する準備工程と、
前記第2の面を、前記基板よりも大きなダイアタッチ層を介して、フレームに固定された保持シートに貼着する保持工程と、
前記ダイアタッチ層の前記基板から露出する露出部分が残存するように、前記露出部分の少なくとも一部に、前記ダイアタッチ層に含まれる樹脂成分の少なくとも一部を溶解させる溶剤を接触させる溶解工程と、
前記基板をプラズマに晒して、前記分割領域における前記基板と、残存する前記露出部分とを前記第1の面の側からエッチングし、前記基板から複数の素子チップを形成するプラズマダイシング工程と、を備える、素子チップの製造方法。 - 前記溶解工程の後、前記プラズマダイシング工程の前に、
前記基板の前記第1の面に、保護膜を形成する被覆工程と、
前記保護膜に開口を形成して、前記分割領域において前記基板を露出させる露出工程と、を備える、請求項1に記載の素子チップの製造方法。 - 前記溶解工程において、前記ダイアタッチ層が内包する膜ストレスが低減される、請求項1または2に記載の素子チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018157190A JP7170261B2 (ja) | 2018-08-24 | 2018-08-24 | 素子チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018157190A JP7170261B2 (ja) | 2018-08-24 | 2018-08-24 | 素子チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020031174A JP2020031174A (ja) | 2020-02-27 |
JP7170261B2 true JP7170261B2 (ja) | 2022-11-14 |
Family
ID=69622815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018157190A Active JP7170261B2 (ja) | 2018-08-24 | 2018-08-24 | 素子チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7170261B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202335115A (zh) * | 2022-01-27 | 2023-09-01 | 日商東京威力科創股份有限公司 | 基板處理裝置及基板處理方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118081A (ja) | 2000-10-10 | 2002-04-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2008192945A (ja) | 2007-02-07 | 2008-08-21 | Disco Abrasive Syst Ltd | ウエーハの裏面に装着された接着フィルムの破断方法 |
JP2015057840A (ja) | 2010-06-22 | 2015-03-26 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング |
-
2018
- 2018-08-24 JP JP2018157190A patent/JP7170261B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118081A (ja) | 2000-10-10 | 2002-04-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2008192945A (ja) | 2007-02-07 | 2008-08-21 | Disco Abrasive Syst Ltd | ウエーハの裏面に装着された接着フィルムの破断方法 |
JP2015057840A (ja) | 2010-06-22 | 2015-03-26 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング |
Also Published As
Publication number | Publication date |
---|---|
JP2020031174A (ja) | 2020-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6994646B2 (ja) | 素子チップの製造方法 | |
JP6427236B2 (ja) | 半導体ウェーハをプラズマ・ダイシングする方法及び装置 | |
US10923357B2 (en) | Element chip and manufacturing process thereof | |
US10049933B2 (en) | Element chip manufacturing method | |
JP6575874B2 (ja) | 素子チップの製造方法 | |
US10236266B2 (en) | Element chip manufacturing method | |
JP6524534B2 (ja) | 素子チップの製造方法 | |
US10714356B2 (en) | Plasma processing method | |
US10964597B2 (en) | Element chip manufacturing method | |
CN107180787B (zh) | 元件芯片及其制造方法 | |
JP7170261B2 (ja) | 素子チップの製造方法 | |
JP7209246B2 (ja) | 素子チップの製造方法 | |
JP7296601B2 (ja) | 素子チップの洗浄方法および素子チップの製造方法 | |
JP7316638B2 (ja) | 樹脂組成物、樹脂被覆基板および素子チップの製造方法 | |
JP7281741B2 (ja) | 素子チップのスムージング方法および素子チップの製造方法 | |
JP7281709B2 (ja) | 素子チップの製造方法 | |
JP7054813B2 (ja) | 素子チップの製造方法 | |
JP7213477B2 (ja) | 素子チップの製造方法 | |
JP6624590B2 (ja) | 素子チップの製造方法 | |
JP7281764B2 (ja) | 素子チップの製造方法 | |
US11817323B2 (en) | Etching method and element chip manufacturing method | |
JP7390615B2 (ja) | 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221024 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7170261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |