JP2002118081A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002118081A
JP2002118081A JP2000309742A JP2000309742A JP2002118081A JP 2002118081 A JP2002118081 A JP 2002118081A JP 2000309742 A JP2000309742 A JP 2000309742A JP 2000309742 A JP2000309742 A JP 2000309742A JP 2002118081 A JP2002118081 A JP 2002118081A
Authority
JP
Japan
Prior art keywords
adhesive film
semiconductor chips
dicing
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000309742A
Other languages
English (en)
Other versions
JP4109823B2 (ja
JP2002118081A5 (ja
Inventor
Kazuyasu Tanaka
一安 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000309742A priority Critical patent/JP4109823B2/ja
Priority to CNB011339225A priority patent/CN1174479C/zh
Priority to US09/962,499 priority patent/US6638865B2/en
Publication of JP2002118081A publication Critical patent/JP2002118081A/ja
Publication of JP2002118081A5 publication Critical patent/JP2002118081A5/ja
Application granted granted Critical
Publication of JP4109823B2 publication Critical patent/JP4109823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

(57)【要約】 【課題】接着剤フィルムと半導体チップのマウント位置
の精度の低下を招くことなく、製造工程の簡単化が図れ
る半導体装置の製造方法を提供する。 【解決手段】素子形成の終了した半導体ウェハー１を、
先ダイシング法にてダイシング及び裏面研削し、個片化
した半導体チップを接着剤フィルム２上に接着し、接着
剤フィルム面をダイシングテープ３に貼り付ける。その
後、上記接着剤フィルムにおける上記各半導体チップ間
の間隙に露出された領域を化学的にエッチングして除去
することを特徴としている。接着剤フィルムにおける各
半導体チップ間の間隙に露出された領域を化学的にエッ
チングして除去するので、接着剤フィルムをダイシング
して除去する必要がなく、製造工程の煩雑化を抑制でき
る。また、接着剤フィルムと半導体チップとの位置ずれ
が生ずることもなく、マウント位置の精度の低下を防止
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するもので、特に先ダイシング法によって薄
厚化及び個片化された半導体チップに、フィルム状のダ
イボンド剤を貼り付けた半導体チップの製造工程に適用
されるものである。
【０００２】
【従来の技術】半導体チップ（ペレット）を金属フレー
ムや有機基板上に圧着してマウントする工程を簡単化す
るために、半導体チップの裏面にフィルム状のダイボン
ド剤を貼り付けた、いわゆる接着剤付き半導体チップが
用いられている。
【０００３】従来、このような接着剤付き半導体チップ
は、例えば図６（ａ）〜（ｅ）に示すような工程で製造
されている。すなわち、まず、図６（ａ）に示すよう
に、素子形成の終了した半導体ウェハー１１の裏面全面
に、フィルム状の接着剤（接着剤フィルム）１２をラミ
ネート等により接着する。
【０００４】次に、図６（ｂ）に示すように、接着剤フ
ィルム１２のウェハー１１に接着されていない部分を取
り除いた後、接着剤フィルム面をウェハーリング１３に
装着されたダイシングテープ１４に貼り付ける。
【０００５】その後、図６（ｃ）に示すように、ダイサ
ー１５によりダイシングライン１６に沿って、ウェハー
１１を接着剤フィルム１２ごとダイシングする。
【０００６】そして、図６（ｄ）に示すように、ダイシ
ングが終了して個片化されたウェハー１１からピックア
ップニードル等で各半導体チップをピックアップし、図
６（ｅ）に示すような接着剤付き半導体チップ１７を作
製する。
【０００７】その後、金属フレームもしくは有機基板上
に、接着剤付き半導体チップ１７の接着剤フィルム１２
面側を圧着してマウントする。
【０００８】ところで、近年、カード状の薄いパッケー
ジに実装するため、あるいは複数の半導体チップを積層
して実装することにより実装面積を小さくするために、
半導体チップの薄厚化が望まれている。しかし、素子形
成の終了したウェハーの裏面を研削して薄厚化し、薄厚
化したウェハーをダイシングして個々の半導体チップに
分割すると、工程間の搬送時やダイシング時に、ウェハ
ーが割れたり、裏面チッピングが発生したりする。
【０００９】このような半導体チップの薄厚化によるウ
ェハーの割れや裏面チッピングを極力減らすことができ
る方式が、先ダイシング（DBGとも呼ぶ、Dicing Before
Grindingの略）法である。先ダイシング法では、ウェ
ハーの素子形成面側から所定の深さに切り込み（溝）を
入れた後、ウェハーの裏面を研磨することにより個片化
と薄厚化を同時に行って分割する。
【００１０】しかしながら、上記先ダイシング法では、
ウェハーをダイシングして溝を形成した後に裏面研削を
行うため、先ダイシング法で薄厚化、個片化した半導体
チップで上述した接着剤付き半導体チップを作製するに
は、分割された半導体チップに接着剤フィルムをラミネ
ート等により接着し、その後接着剤フィルムのみをダイ
シングする必要があり、製造工程が煩雑化する。
【００１１】上記接着剤フィルムのダイシング工程を省
略し、製造工程の煩雑化を防止できる方法として、図７
（ａ），（ｂ）に示すような製造方法が提案されてい
る。図７（ａ）に示すように、金属フレームもしくは有
機基板２１上の半導体チップをダイマウントする位置
に、予めほぼ半導体チップと同じサイズの接着剤フィル
ム２２を貼り付ける。
【００１２】次に、図７（ｂ）に示すように、上記接着
剤フィルム２２上に半導体チップ２３を圧着し、ダイボ
ンドして実装する。
【００１３】しかしながら、上記のような製造方法で
は、接着剤フィルム２２と半導体チップ２３を別々に圧
着するため、接着剤フィルム２２と半導体チップ２３と
の位置ずれが発生しやすい。このため、マウント位置の
精度が低下するという問題が発生する。よって、接着材
フィルム２２を高い位置精度で金属フィルムもしくは有
機基板２１上に圧着して貼り付けるには、新たにフィル
ム貼り付け機などを導入する必要がある。
【００１４】
【発明が解決しようとする課題】上記のように接着剤付
き半導体チップを形成するための従来の半導体装置の製
造方法は、先ダイシング法を適用すると製造工程が煩雑
化するという問題があった。また、製造工程の煩雑化を
防ごうとすると接着剤フィルムと半導体チップとの位置
ずれが生じやすく、マウント位置の精度の低下を招き、
高精度なフィルム貼り付け機が必要となるという問題が
あった。
【００１５】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、接着剤フィルム
と半導体チップの位置ずれによるマウント位置の精度の
低下を招くことなく、製造工程の簡単化が図れる半導体
装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】第１の発明に係る半導体
装置の製造方法は、素子形成の終了した半導体ウェハー
を、先ダイシング法にてダイシング及び裏面研削して、
個片化された半導体チップを形成する工程と、個片化さ
れた各々の半導体チップをダイボンド剤として用いる接
着剤フィルム上に接着し、接着剤フィルム面をダイシン
グテープに貼り付ける工程と、上記接着剤フィルムにお
ける上記各半導体チップ間の間隙に露出された接着剤フ
ィルムを化学的にエッチングして除去する工程とを具備
し、上記接着剤フィルムは、熱可塑性樹脂、未硬化の熱
硬化樹脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の混合
物、あるいはこれらにガラスビーズ、ポリマー、銀フィ
ラーのスペーサーを含み、上記化学的エッチングは、有
機溶剤、酸性溶液及びアルカリ性溶液のいずれかを用い
て行われることを特徴としている。
【００１７】また、第２の発明に係る半導体装置の製造
方法は、素子形成の終了した半導体ウェハーを、先ダイ
シング法にてダイシング及び裏面研削して、個片化され
た半導体チップを形成する工程と、個片化された各々の
半導体チップを、ＵＶ照射によって解重合を起こす成分
を含み、ダイボンド剤として用いる接着剤フィルム上に
接着し、接着剤フィルム面をダイシングテープに貼り付
ける工程と、ウェハーの上面からＵＶ照射を行い、上記
各半導体チップ間の間隙に露出された接着剤フィルムの
解重合反応を起こす工程と、上記接着剤フィルムにおけ
る上記各半導体チップ間の間隙の解重合反応を起こした
領域の接着剤フィルムを除去する工程とを具備し、上記
接着剤フィルムは、熱可塑性樹脂、未硬化の熱硬化樹
脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の混合物、あ
るいはこれらにガラスビーズ、ポリマー、銀フィラーの
スペーサーを含み、上記解重合反応を起こした領域の接
着剤フィルムを除去する工程は、有機溶剤、酸性溶液及
びアルカリ性溶液のいずれかを用いて行われることを特
徴としている。
【００１８】更に、第３の発明に係る半導体装置の製造
方法は、素子形成の終了した半導体ウェハーを、先ダイ
シング法にてダイシング及び裏面研削して、個片化され
た半導体チップを形成する工程と、個片化された各々の
半導体チップを、ＵＶ照射によって架橋または重合を起
こす成分を含み、ダイボンド剤として用いる接着剤フィ
ルム上に接着し、接着剤フィルム面をダイシングテープ
に貼り付ける工程と、ウェハーの上面からＵＶ照射を行
い、上記各半導体チップ間の間隙に露出された接着剤フ
ィルムの架橋または重合反応を起こす工程と、各半導体
チップをピックアップし、上記ダイシングテープから引
き剥がす工程とを具備し、上記接着剤フィルムは、熱可
塑性樹脂、未硬化の熱硬化樹脂、未硬化の熱硬化性樹脂
と熱可塑性樹脂の混合物、あるいはこれらにガラスビー
ズ、ポリマー、銀フィラーのスペーサーを含み、上記各
半導体チップをピックアップする際、上記接着剤フィル
ムの上記半導体チップに接着された部分は、上記各半導
体チップに接着された状態でピックアップされ、上記接
着剤フィルムの上記架橋または重合反応を起こした領域
は、ダイシングテープ上に残存されることを特徴として
いる。
【００１９】第４の発明に係る半導体装置の製造方法
は、素子形成の終了した半導体ウェハーを、先ダイシン
グ法にてダイシング及び裏面研削して、個片化された半
導体チップを形成する工程と、個片化された各々の半導
体チップをダイボンド剤として用いる接着剤フィルム上
に接着し、接着剤フィルム面をダイシングテープに貼り
付ける工程と、上記接着剤フィルムにおける上記各半導
体チップ間の間隙に露出された接着剤フィルムに選択的
にレーザーを照射して除去する工程とを具備し、上記接
着剤フィルムは、熱可塑性樹脂、未硬化の熱硬化樹脂、
未硬化の熱硬化性樹脂と熱可塑性樹脂の混合物、あるい
はこれらにガラスビーズ、ポリマー、銀フィラーのスペ
ーサーを含むことを特徴としている。
【００２０】更にまた、第５の発明に係る半導体装置の
製造方法は、素子形成の終了した半導体ウェハーを、先
ダイシング法にてダイシング及び裏面研削して、個片化
された半導体チップを形成する工程と、個片化された各
々の半導体チップをダイボンド剤として用いる接着剤フ
ィルム上に接着し、接着剤フィルム面をダイシングテー
プに貼り付ける工程と、上記各半導体チップ間の間隙の
部分の接着剤フィルムを鋭利な刃物で切断する工程とを
具備し、上記接着剤フィルムは、熱可塑性樹脂、未硬化
の熱硬化樹脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の
混合物、あるいはこれらにガラスビーズ、ポリマー、銀
フィラーのスペーサーを含むことを特徴としている。
【００２１】上記第１の発明によれば、接着剤フィルム
における各半導体チップ間の間隙に露出された接着剤フ
ィルムを化学的にエッチングして除去するので、接着剤
フィルムをダイシングして除去する必要がなく、製造工
程の煩雑化を抑制できる。また、接着剤フィルムが半導
体チップに接着された状態でマウント工程が実施される
ので、接着剤フィルムと半導体チップとの位置ずれが生
ずることもなく、マウント位置の精度の低下を防止でき
る。
【００２２】また、上記第２の発明によれば、接着剤フ
ィルムにおける各半導体チップ間の間隙に露出された接
着剤フィルムに解重合反応を起こし、この解重合反応を
起こした領域を除去するので、接着剤フィルムをダイシ
ングして除去する必要がなく、製造工程の煩雑化を抑制
できる。また、接着剤フィルムが半導体チップに接着さ
れた状態でマウント工程が実施されるので、接着剤フィ
ルムと半導体チップとの位置ずれが生ずることもなく、
マウント位置の精度の低下を防止できる。
【００２３】更に、上記第３の発明によれば、接着剤フ
ィルムにおける各半導体チップ間の間隙に露出された接
着剤フィルムに架橋または重合反応を起こし、この架橋
または重合反応を起こした領域を除去するので、接着剤
フィルムをダイシングして除去する必要がなく、製造工
程の煩雑化を抑制できる。また、接着剤フィルムが半導
体チップに接着された状態でマウント工程が実施される
ので、接着剤フィルムと半導体チップとの位置ずれが生
ずることもなく、マウント位置の精度の低下を防止でき
る。
【００２４】上記第４の発明によれば、接着剤フィルム
における各半導体チップ間の間隙に露出された接着剤フ
ィルムに選択的にレーザーを照射して除去するので、接
着剤フィルムをダイシングして除去する必要がなく、製
造工程の煩雑化を抑制できる。また、接着剤フィルムが
半導体チップに接着された状態でマウント工程が実施さ
れるので、接着剤フィルムと半導体チップとの位置ずれ
が生ずることもなく、マウント位置の精度の低下を防止
できる。
【００２５】更にまた、上記第５の発明によれば、接着
剤フィルムにおける各半導体チップ間の間隙の接着剤フ
ィルムを鋭利な刃物で切断するので、接着剤フィルムを
ダイシングして除去する必要がなく、製造工程の煩雑化
を抑制できる。また、接着剤フィルムが半導体チップに
接着された状態でマウント工程が実施されるので、接着
剤フィルムと半導体チップとの位置ずれが生ずることも
なく、マウント位置の精度の低下を防止できる。
【００２６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 ［第１の実施の形態］この発明の第１の実施の形態に係
る半導体装置の製造方法について、図１（ａ）〜（ｅ）
により説明する。
【００２７】まず、図１（ａ）に示すように、先ダイシ
ング法にて分割されたウェハー（個片化された半導体チ
ップ）１を、主にポリイミドからなる熱硬化性樹脂と熱
可塑性樹脂を混合したフィルム状の接着剤（接着剤フィ
ルム）２上に高温でラミネートにより接着させる。そし
て、ウェハー１に付着していない部分を取り除いた後、
図１（ｂ）に示すように接着剤フィルム面を、ウェハー
リング４に装着された、例えば塩化ビニルからなるダイ
シングテープ３に常温でラミネートして貼り付ける。こ
れによって、図１（ｃ）に示すように、ダイシングテー
プ３上に接着剤フィルム２を介在して個片化されたウェ
ハー（半導体チップ）１が等間隔に貼り付けられる。
【００２８】次に、図１（ｄ）に示すように、各半導体
チップ１間の間隙に露出されているの接着剤フィルム２
をジメチルアセトアミド（有機溶剤）で化学的にエッチ
ングし、間隙の部分の接着剤フィルム２を除去する。
【００２９】その後、各半導体チップ１をダイシングテ
ープ３の裏面側からピックアップニードル等で突き上げ
てピックアップし、図１（ｅ）に示すような接着剤付き
半導体チップ１０を作製する。
【００３０】そして、上記接着剤付き半導体チップ１０
の接着剤フィルム２面側を、金属フレームもしくは有機
基板上に圧着してマウントする。
【００３１】このような製造方法によれば、接着剤フィ
ルム２における各半導体チップ１間の間隙に露出された
部分を化学的にエッチングして除去するので、接着剤フ
ィルム２をダイシングして除去する必要がなく、製造工
程の煩雑化を抑制できる。また、接着剤フィルム２が半
導体チップ１に接着された状態でマウント工程が実施さ
れるので、接着剤フィルム２と半導体チップ１との位置
ずれが生ずることもなく、マウント位置の精度の低下を
防止できる。
【００３２】なお、上記第１の実施の形態では、接着剤
フィルム２がポリイミドからなる熱硬化性樹脂と熱可塑
性樹脂を混合した接着剤の場合を例にとって説明した
が、熱可塑性樹脂、未硬化の熱硬化樹脂、未硬化の熱硬
化性樹脂と熱可塑性樹脂の混合物、あるいはこれらにガ
ラスビーズ、ポリマー、銀フィラーのスペーサーを含む
ものであっても良い。また、化学的エッチングの際に、
有機溶剤の一種であるジメチルアセトアミドを用いる場
合について説明したが、接着剤フィルムの材質に応じて
他の有機溶剤、酸性溶液及びアルカリ性溶液等を用いて
も良い。
【００３３】［第２の実施の形態］この発明の第２の実
施の形態に係る半導体装置の製造方法について、図１
（ａ）〜（ｃ）及び図２（ａ）〜（ｄ）により説明す
る。
【００３４】ダイシングテープ３上に接着剤フィルム２
を介在して半導体チップ１が等間隔に貼り付けられた構
造を得るまでは、基本的には図１（ａ）〜（ｃ）に示し
た第１の実施の形態と同様である。すなわち、図１
（ａ）に示したように、先ダイシング法にて分割された
ウェハー（個片化された半導体チップ）１を、フィルム
状の接着剤（接着剤フィルム）２上に高温でラミネート
により接着させる。この接着剤フィルム２は、主にポリ
イミドからなる熱硬化性樹脂と熱可塑性樹脂を混合した
ものであるが、本第２の実施の形態では上記熱可塑性樹
脂としてポリメタルクリル酸メチル構造を有し、ＵＶ照
射によって解重合を起こす成分を含むものを用いる。そ
して、ウェハー１に接着されていない部分を取り除いた
後、図１（ｂ）に示したように接着剤フィルム面を、ウ
ェハーリング４に装着された、例えば塩化ビニルからな
るダイシングテープ３に常温でラミネートして貼り付け
る。これによって、図２（ａ）（図１（ｃ））に示すよ
うに、ダイシングテープ３上に接着剤フィルム２を介在
して半導体チップ１が等間隔に貼り付けられた構造が得
られる。
【００３５】次に、図２（ｂ）に示すように、ウェハー
１の上面からＵＶ照射を行い、各半導体チップ１の間隙
の部分の接着剤フィルム２の熱可塑性樹脂成分の解重合
反応を起こす。その後、エタノールで各半導体チップ１
の間隙の解重合反応を起こした領域（接着剤フィルム）
５を除去する（図２（ｃ））。
【００３６】そして、各半導体チップ１をダイシングテ
ープ３の裏面側からピックアップニードル等で突き上げ
てピックアップし、図１（ｄ）に示すような接着剤付き
半導体チップ１０を作製する。
【００３７】その後、上記接着剤付き半導体チップ１０
の接着剤フィルム２面側を、金属フレームもしくは有機
基板上に圧着してマウントする。
【００３８】上記のような製造方法によれば、接着剤フ
ィルム２における各半導体チップ１間の間隙に露出され
た領域に解重合反応を起こして除去するので、接着剤フ
ィルム２をダイシングして除去する必要がなく、製造工
程の煩雑化を抑制できる。また、接着剤フィルム２が半
導体チップ１に接着された状態でマウント工程が実施さ
れるので、接着剤フィルム２と半導体チップ１との位置
ずれが生ずることもなく、マウント位置の精度の低下を
防止できる。
【００３９】なお、接着剤フィルム２は、ＵＶ照射によ
って解重合を起こす成分を含む材料であれば、熱可塑性
樹脂、未硬化の熱硬化樹脂、未硬化の熱硬化性樹脂と熱
可塑性樹脂の混合物、あるいはこれらにガラスビーズ、
ポリマー、銀フィラーのスペーサーを含むものであって
も良い。また、エタノールで各半導体チップ１間の間隙
の部分の接着剤フィルム２を除去する場合について説明
したが、接着剤フィルム２の材質に応じて他の有機溶
剤、酸性溶液及びアルカリ性溶液等を用いても良い。
【００４０】［第３の実施の形態］この発明の第３の実
施の形態に係る半導体装置の製造方法について、図１
（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）により説明す
る。
【００４１】ダイシングテープ３上に接着剤フィルム２
を介在して半導体チップ１が等間隔に貼り付けられた構
造を得るまでは、基本的には図１（ａ）〜（ｃ）に示し
た第１の実施の形態と同様である。すなわち、図１
（ａ）に示したように、先ダイシング法にて分割された
ウェハー（個片化された半導体チップ）１を、主にポリ
イミドからなる熱硬化性樹脂と熱可塑性樹脂を混合した
フィルム状の接着剤（接着剤フィルム）２上に高温でラ
ミネートにより接着させる。この際、本第３の実施の形
態では、上記接着剤フィルム２に含まれる熱可塑性樹脂
として、側鎖に活性エチレン基を含み、ＵＶ照射によっ
て架橋反応を起こすものを使用する。
【００４２】そして、ウェハー１に接着されていない部
分を取り除いた後、図１（ｂ）に示したように接着剤フ
ィルム面を、ウェハーリング４に装着された、例えば塩
化ビニルからなるダイシングテープ３に常温でラミネー
トして貼り付ける。これによって、図３（ａ）（図１
（ｃ））に示したように、ダイシングテープ３上に接着
剤フィルム２を介在して半導体チップ１が等間隔に貼り
付けられた構造が得られる。
【００４３】次に、図３（ｂ）に示すように、ウェハー
の上面からＵＶ照射を行い、各半導体チップ１間の間隙
の部分の接着剤フィルム２の架橋反応を起こす。その
後、各半導体チップ１をダイシングテープ３の裏面側か
らピックアップニードル等で突き上げてピックアップす
ると、接着剤フィルム２の半導体チップ１に接着された
部分は、各半導体チップ１に接着された状態でピックア
ップされ、接着剤フィルム２の架橋反応を起こした領域
６は、ダイシングテープ３上に残存される。
【００４４】その後、図３（ｃ）に示すような接着剤付
き半導体チップ１０の接着剤フィルム２面側を、金属フ
レームもしくは有機基板上に圧着してマウントする。
【００４５】このような製造方法によれば、接着剤フィ
ルム２における各半導体チップ１間の間隙に露出された
領域に架橋反応（または重合反応でも良い）を起こして
除去するので、接着剤フィルム２をダイシングして除去
する必要がなく、製造工程の煩雑化を抑制できる。ま
た、接着剤フィルム２が半導体チップ１に接着された状
態でマウント工程が実施されるので、接着剤フィルム２
と半導体チップ１との位置ずれが生ずることもなく、マ
ウント位置の精度の低下を防止できる。
【００４６】［第４の実施の形態］この発明の第４の実
施の形態に係る半導体装置の製造方法について、図１
（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）により説明す
る。
【００４７】まず、図１（ａ）に示したように、先ダイ
シング法にて分割されたウェハー（個片化された半導体
チップ）１を、主にポリイミドからなる熱硬化性樹脂と
熱可塑性樹脂を混合したフィルム状の接着剤（接着剤フ
ィルム）２上に高温でラミネートにより接着させる。そ
して、ウェハー１に接着されていない部分を取り除いた
後、図１（ｂ）に示したように接着剤フィルム面を、ウ
ェハーリング４に装着された、例えば塩化ビニルからな
るダイシングテープ３に常温でラミネートして貼り付け
る。これによって、図３（ａ）（図１（ｃ））に示すよ
うに、ダイシングテープ３上に接着剤フィルム２を介在
して半導体チップ１が等間隔に貼り付けられた構造とな
る。
【００４８】次に、図４（ｂ）に示すように、上記各半
導体チップ１間の間隙の部分にＹＡＧまたはＣＯ２レー
ザーを選択的に照射することにより、接着剤フィルム２
を除去する。
【００４９】そして、各半導体チップ１をダイシングテ
ープ３の裏面側からピックアップニードル等で突き上げ
てピックアップし、図４（ｃ）に示すような接着剤付き
半導体チップ１０を作製する。
【００５０】その後、上記接着剤付き半導体チップ１０
の接着剤フィルム２面側を、金属フレームもしくは有機
基板上に圧着してマウントする。
【００５１】上記のような製造方法によれば、接着剤フ
ィルム２における各半導体チップ１間の間隙の領域にレ
ーザーを照射して除去するので、接着剤フィルム２をダ
イシングして除去する必要がなく、製造工程の煩雑化を
抑制できる。また、接着剤フィルム２が半導体チップ１
に接着された状態でマウント工程が実施されるので、接
着剤フィルム２と半導体チップ１との位置ずれが生ずる
こともなく、マウント位置の精度の低下を防止できる。
【００５２】［第５の実施の形態］この発明の第５の実
施の形態に係る半導体装置の製造方法について、図１
（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）により説明す
る。
【００５３】まず、図１（ａ）に示したように、先ダイ
シング法にて分割されたウェハー（個片化された半導体
チップ）１を、主にポリイミドからなる熱硬化性樹脂と
熱可塑性樹脂を混合したフィルム状の接着剤（接着剤フ
ィルム）２上に高温でラミネートにより接着させる。そ
して、ウェハー１に付着していない部分を取り除いた
後、図１（ｂ）に示したように接着剤フィルム面を、ウ
ェハーリング４に装着された、例えば塩化ビニルからな
るダイシングテープ３に常温でラミネートして貼り付け
る。これによって、図５（ａ）（図１（ｃ））に示した
ように、ダイシングテープ３上に接着剤フィルム２を介
在して半導体チップ１が等間隔に貼り付けられた構造と
なる。
【００５４】次に、図５（ｂ）に示すように、各半導体
チップ１間の間隙の部分の接着剤フィルム２を鉄製のカ
ッター７等の鋭利な刃物で切断する。
【００５５】その後、各半導体チップ１をダイシングテ
ープ３の裏面側からピックアップニードル等で突き上げ
てピックアップし、図５（ｃ）に示すような接着剤付き
半導体チップ１０を作製する。
【００５６】そして、上記接着剤付き半導体チップ１０
の接着剤フィルム２面側を、金属フレームもしくは有機
基板上に圧着してマウントする。
【００５７】上記のような製造方法によれば、接着剤フ
ィルム２における各半導体チップ１間の間隙の領域をカ
ッター７で切断するので、接着剤フィルム２をダイシン
グして除去する必要がなく、製造工程の煩雑化を抑制で
きる。また、接着剤フィルム２が半導体チップ１に接着
された状態でマウント工程が実施されるので、接着剤フ
ィルム２と半導体チップ１との位置ずれが生ずることも
なく、マウント位置の精度の低下を防止できる。
【００５８】上述したように、従来は、接着剤付き半導
体チップを形成する際、先ダイシング法を適用するのが
困難であったが、上記第１乃至第５の実施の形態に係る
半導体装置の製造方法により先ダイシング法を適用しつ
つ接着剤付き半導体チップを作製することが可能とな
る。先ダイシング法は、通常のダイシング法に比べてよ
り薄い半導体チップを作製することが可能となる技術で
ある。よって、この発明を適用することにより、より薄
い接着剤付き半導体チップを作製できる。
【００５９】以上、第１乃至第５の実施の形態を用いて
この発明の説明を行ったが、この発明は上記各実施の形
態に限定されるものではなく、実施段階ではその要旨を
逸脱しない範囲で種々に変形することが可能である。ま
た、上記各実施の形態には種々の段階の発明が含まれて
おり、開示される複数の構成要件の適宜な組み合わせに
より種々の発明が抽出され得る。例えば各実施の形態に
示される全構成要件からいくつかの構成要件が削除され
ても、発明が解決しようとする課題の欄で述べた課題の
少なくとも１つが解決でき、発明の効果の欄で述べられ
ている効果の少なくとも１つが得られる場合には、この
構成要件が削除された構成が発明として抽出され得る。
【００６０】
【発明の効果】以上説明したように、この発明によれ
ば、接着剤フィルムと半導体チップの位置ずれによるマ
ウント位置の精度の低下を招くことなく、製造工程の簡
単化が図れる半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するための図。
【図２】この発明の第２の実施の形態に係る半導体装置
の製造方法について説明するための図。
【図３】この発明の第３の実施の形態に係る半導体装置
の製造方法について説明するための図。
【図４】この発明の第４の実施の形態に係る半導体装置
の製造方法について説明するための図。
【図５】この発明の第５の実施の形態に係る半導体装置
の製造方法について説明するための図。
【図６】接着剤付き半導体チップを作製する従来の半導
体装置の製造方法について説明するための図。
【図７】接着剤付き半導体チップを作製する従来の他の
半導体装置の製造方法について説明するためのもので、
先ダイシング法で作製した半導体チップに適用可能な製
造方法を示す図。
【符号の説明】
１，１１…ウェハー（半導体チップ）、 ２，１２，２２…接着剤フィルム、 ３，１４…ダイシングテープ、 ４，１３…ウェハーリング、 ５…解重合反応を起こした領域、 ６…架橋反応を起こした領域、 ７…カッター、 １０，１７…接着剤付き半導体チップ、 １５…ダイサー、 １６…ダイシングライン、 ２１…金属フレームもしくは有機基板、 ２３…半導体チップ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 素子形成の終了した半導体ウェハーを、
    先ダイシング法にてダイシング及び裏面研削して、個片
    化された半導体チップを形成する工程と、 個片化された各々の半導体チップをダイボンド剤として
    用いる接着剤フィルム上に接着し、接着剤フィルム面を
    ダイシングテープに貼り付ける工程と、 上記接着剤フィルムにおける上記各半導体チップ間の間
    隙に露出された接着剤フィルムを化学的にエッチングし
    て除去する工程とを具備し、 上記接着剤フィルムは、熱可塑性樹脂、未硬化の熱硬化
    樹脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の混合物、
    あるいはこれらにガラスビーズ、ポリマー、銀フィラー
    のスペーサーを含み、 上記化学的エッチングは、有機溶剤、酸性溶液及びアル
    カリ性溶液のいずれかを用いて行われることを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】 素子形成の終了した半導体ウェハーを、
    先ダイシング法にてダイシング及び裏面研削して、個片
    化された半導体チップを形成する工程と、 個片化された各々の半導体チップを、ＵＶ照射によって
    解重合を起こす成分を含み、ダイボンド剤として用いる
    接着剤フィルム上に接着し、接着剤フィルム面をダイシ
    ングテープに貼り付ける工程と、 ウェハーの上面からＵＶ照射を行い、上記各半導体チッ
    プ間の間隙に露出された接着剤フィルムの解重合反応を
    起こす工程と、 上記接着剤フィルムにおける上記各半導体チップ間の間
    隙の解重合反応を起こした領域の接着剤フィルムを除去
    する工程とを具備し、 上記接着剤フィルムは、熱可塑性樹脂、未硬化の熱硬化
    樹脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の混合物、
    あるいはこれらにガラスビーズ、ポリマー、銀フィラー
    のスペーサーを含み、 上記解重合反応を起こした領域の接着剤フィルムを除去
    する工程は、有機溶剤、酸性溶液及びアルカリ性溶液の
    いずれかを用いて行われることを特徴とする半導体装置
    の製造方法。
  3. 【請求項３】 素子形成の終了した半導体ウェハーを、
    先ダイシング法にてダイシング及び裏面研削して、個片
    化された半導体チップを形成する工程と、 個片化された各々の半導体チップを、ＵＶ照射によって
    架橋または重合を起こす成分を含み、ダイボンド剤とし
    て用いる接着剤フィルム上に接着し、接着剤フィルム面
    をダイシングテープに貼り付ける工程と、 ウェハーの上面からＵＶ照射を行い、上記各半導体チッ
    プ間の間隙に露出された接着剤フィルムの架橋または重
    合反応を起こす工程と、 各半導体チップをピックアップし、上記ダイシングテー
    プから引き剥がす工程とを具備し、 上記接着剤フィルムは、熱可塑性樹脂、未硬化の熱硬化
    樹脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の混合物、
    あるいはこれらにガラスビーズ、ポリマー、銀フィラー
    のスペーサーを含み、 上記各半導体チップをピックアップする際、上記接着剤
    フィルムの上記半導体チップに接着された部分は、上記
    各半導体チップに接着された状態でピックアップされ、
    上記接着剤フィルムの上記架橋または重合反応を起こし
    た領域は、ダイシングテープ上に残存されることを特徴
    とする半導体装置の製造方法。
  4. 【請求項４】 素子形成の終了した半導体ウェハーを、
    先ダイシング法にてダイシング及び裏面研削して、個片
    化された半導体チップを形成する工程と、 個片化された各々の半導体チップをダイボンド剤として
    用いる接着剤フィルム上に接着し、接着剤フィルム面を
    ダイシングテープに貼り付ける工程と、 上記接着剤フィルムにおける上記各半導体チップ間の間
    隙に露出された接着剤フィルムに選択的にレーザーを照
    射して除去する工程とを具備し、 上記接着剤フィルムは、熱可塑性樹脂、未硬化の熱硬化
    樹脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の混合物、
    あるいはこれらにガラスビーズ、ポリマー、銀フィラー
    のスペーサーを含むことを特徴とする半導体装置の製造
    方法。
  5. 【請求項５】 素子形成の終了した半導体ウェハーを、
    先ダイシング法にてダイシング及び裏面研削して、個片
    化された半導体チップを形成する工程と、 個片化された各々の半導体チップをダイボンド剤として
    用いる接着剤フィルム上に接着し、接着剤フィルム面を
    ダイシングテープに貼り付ける工程と、 上記各半導体チップ間の間隙の部分の接着剤フィルムを
    鋭利な刃物で切断する工程とを具備し、 上記接着剤フィルムは、熱可塑性樹脂、未硬化の熱硬化
    樹脂、未硬化の熱硬化性樹脂と熱可塑性樹脂の混合物、
    あるいはこれらにガラスビーズ、ポリマー、銀フィラー
    のスペーサーを含むことを特徴とする半導体装置の製造
    方法。
JP2000309742A 2000-10-10 2000-10-10 半導体装置の製造方法 Expired - Fee Related JP4109823B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000309742A JP4109823B2 (ja) 2000-10-10 2000-10-10 半導体装置の製造方法
CNB011339225A CN1174479C (zh) 2000-10-10 2001-08-20 半导体装置的制造方法
US09/962,499 US6638865B2 (en) 2000-10-10 2001-09-25 Manufacturing method of semiconductor chip with adhesive agent

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000309742A JP4109823B2 (ja) 2000-10-10 2000-10-10 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002118081A true JP2002118081A (ja) 2002-04-19
JP2002118081A5 JP2002118081A5 (ja) 2005-10-27
JP4109823B2 JP4109823B2 (ja) 2008-07-02

Family

ID=18789842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000309742A Expired - Fee Related JP4109823B2 (ja) 2000-10-10 2000-10-10 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6638865B2 (ja)
JP (1) JP4109823B2 (ja)
CN (1) CN1174479C (ja)

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260204A (ja) * 2004-02-10 2005-09-22 Lintec Corp 半導体装置の製造方法
JP2005322853A (ja) * 2004-05-11 2005-11-17 Lintec Corp 接着剤層付き半導体チップの製造方法
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
JP2006093213A (ja) * 2004-09-21 2006-04-06 Hitachi Chem Co Ltd 接着剤層付き半導体素子の製造方法
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
JP2006245467A (ja) * 2005-03-07 2006-09-14 Disco Abrasive Syst Ltd レーザー加工方法およびレーザー加工装置
JP2007007668A (ja) * 2005-06-28 2007-01-18 Disco Abrasive Syst Ltd レーザー加工装置
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
US7235425B2 (en) 2004-02-24 2007-06-26 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2007220743A (ja) * 2006-02-14 2007-08-30 Disco Abrasive Syst Ltd 接着フィルム付きデバイスの製造方法
JP2008226982A (ja) * 2007-03-09 2008-09-25 Disco Abrasive Syst Ltd デバイスの製造方法
US7468309B2 (en) 2005-03-29 2008-12-23 Disco Corporation Semiconductor wafer treatment method
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US7579260B2 (en) 2006-04-25 2009-08-25 Disco Corporation Method of dividing an adhesive film bonded to a wafer
JP2009195943A (ja) * 2008-02-21 2009-09-03 Disco Abrasive Syst Ltd ウエーハの裏面に装着された接着フィルムの破断方法
US7602071B2 (en) 2004-08-05 2009-10-13 Disco Corporation Apparatus for dividing an adhesive film mounted on a wafer
US7622366B2 (en) 2007-11-13 2009-11-24 Disco Corporation Method of manufacturing semiconductor device
JP2011009763A (ja) * 2010-08-09 2011-01-13 Furukawa Electric Co Ltd:The 半導体チップの製造方法
US7888239B2 (en) 2008-07-18 2011-02-15 Disco Corporation Semiconductor device manufacturing method
US7915140B2 (en) 2008-05-07 2011-03-29 Disco Corporation Fabrication method for device having die attach film on the back side thereof
US7960250B2 (en) 2007-04-12 2011-06-14 Disco Corporation Method for manufacturing device
KR20110092213A (ko) 2010-02-08 2011-08-17 가부시기가이샤 디스코 접착 필름 유지 기구
US20120104066A1 (en) * 2009-07-28 2012-05-03 Hamamatsu Photonics K.K. Method for cutting processing target
JP2012174732A (ja) * 2011-02-17 2012-09-10 Disco Abrasive Syst Ltd 半導体デバイスの製造方法およびレーザー加工装置
WO2012165273A1 (ja) 2011-05-27 2012-12-06 住友ベークライト株式会社 半導体装置
US8415232B2 (en) 2010-10-21 2013-04-09 Disco Corporation Dividing method for wafer having die bonding film attached to the back side thereof
DE102012218212A1 (de) 2011-10-06 2013-04-11 Disco Corporation Verfahren für Trägerfilm
DE102013205644A1 (de) 2012-04-02 2013-10-02 Disco Corporation Herstellverfahren für Chips mit Haftfolien
JP2014007330A (ja) * 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014007332A (ja) * 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014007331A (ja) * 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014045032A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
KR20140083870A (ko) 2012-12-26 2014-07-04 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20140086822A (ko) 2012-12-28 2014-07-08 가부시기가이샤 디스코 웨이퍼의 레이저 가공 방법 및 레이저 가공 장치
JP2014523111A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US20160270151A1 (en) * 2015-03-10 2016-09-15 Disco Corporation Method of processing single-crystal substrate
DE102016215472A1 (de) 2015-08-21 2017-02-23 Disco Corporation Waferbearbeitungsverfahren
DE102017105503A1 (de) 2016-03-17 2017-09-21 Disco Corporation Waferbearbeitungsverfahren
CN107871659A (zh) * 2016-09-26 2018-04-03 松下知识产权经营株式会社 元件芯片的制造方法
JP2018093116A (ja) * 2016-12-06 2018-06-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019125723A (ja) * 2018-01-17 2019-07-25 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2020031174A (ja) * 2018-08-24 2020-02-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1512317B1 (en) * 2002-05-24 2010-07-14 Koninklijke Philips Electronics N.V. Method suitable for transferring a component supported by a carrier to a desired position on a substrate, and a device designed for this
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
DE10256247A1 (de) * 2002-11-29 2004-06-09 Andreas Jakob Schichtverbund aus einer Trennschicht und einer Schutzschicht zum Schutze und zum Handling eines Wafers beim Dünnen, bei der Rückseitenbeschichtung und beim Vereinzeln
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7022587B2 (en) * 2003-02-05 2006-04-04 Koennemann Beatriz Method for producing chips from wafers of low thickness
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
CN101362926B (zh) * 2003-06-06 2012-08-15 日立化成工业株式会社 粘合片、与切割胶带一体化的粘合片以及半导体的制造方法
US20060128065A1 (en) 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2005236082A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp レーザーダイシング用粘着シート及びその製造方法
US7074695B2 (en) * 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
EP1641038B1 (en) * 2004-09-24 2011-08-10 Imec Method for chip singulation
US7566634B2 (en) * 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
DE102004054147A1 (de) * 2004-11-08 2006-02-23 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebestoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102004058876B3 (de) * 2004-12-06 2006-05-24 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
KR101129762B1 (ko) * 2006-06-23 2012-03-26 히다치 가세고교 가부시끼가이샤 반도체 디바이스의 제조 방법
WO2008032367A1 (fr) * 2006-09-12 2008-03-20 Nitto Denko Corporation Feuille de decoupage en puces/fixation de puces
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8722540B2 (en) * 2010-07-22 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling defects in thin wafer handling
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
CN102284792B (zh) * 2011-07-26 2013-11-13 江苏捷捷微电子股份有限公司 在半导体器件芯片玻璃钝化膜上划切的装置的使用方法
JP2013107373A (ja) * 2011-11-24 2013-06-06 Sony Corp パターン転写媒体製造装置、パターン転写媒体製造方法、ディスク状パターン転写媒体、パターン転写媒体
US9245868B2 (en) * 2012-06-27 2016-01-26 Infineon Technologies Ag Method for manufacturing a chip package
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
JP6026222B2 (ja) * 2012-10-23 2016-11-16 株式会社ディスコ ウエーハの加工方法
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9543208B2 (en) * 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches
DE102015100827A1 (de) 2015-01-21 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats und Halbleiterchips
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
KR102152459B1 (ko) * 2018-07-24 2020-09-07 한국기계연구원 마이크로 소자의 간격 조절 전사방법
US20200075384A1 (en) * 2018-08-31 2020-03-05 Micron Technology, Inc. Carrier Bond and Debond Using Self-Depolymerizing Polymer
KR20210000805A (ko) * 2019-06-25 2021-01-06 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 이에 사용되는 레이저 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US5920769A (en) * 1997-12-12 1999-07-06 Micron Technology, Inc. Method and apparatus for processing a planar structure
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
DE19853805B4 (de) * 1998-11-21 2005-05-12 Tesa Ag Elektrisch leitfähige, thermoplastische und hitzeaktivierbare Klebstofffolie und deren Verwendung
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260204A (ja) * 2004-02-10 2005-09-22 Lintec Corp 半導体装置の製造方法
JP4503429B2 (ja) * 2004-02-10 2010-07-14 リンテック株式会社 半導体装置の製造方法
US7235425B2 (en) 2004-02-24 2007-06-26 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same
JP2005322853A (ja) * 2004-05-11 2005-11-17 Lintec Corp 接着剤層付き半導体チップの製造方法
JP4664005B2 (ja) * 2004-05-11 2011-04-06 リンテック株式会社 接着剤層付き半導体チップの製造方法
US7602071B2 (en) 2004-08-05 2009-10-13 Disco Corporation Apparatus for dividing an adhesive film mounted on a wafer
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
JP2006093213A (ja) * 2004-09-21 2006-04-06 Hitachi Chem Co Ltd 接着剤層付き半導体素子の製造方法
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
JP4690697B2 (ja) * 2004-11-01 2011-06-01 古河電気工業株式会社 半導体チップの製造方法
JP2006245467A (ja) * 2005-03-07 2006-09-14 Disco Abrasive Syst Ltd レーザー加工方法およびレーザー加工装置
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
US7468309B2 (en) 2005-03-29 2008-12-23 Disco Corporation Semiconductor wafer treatment method
JP4694900B2 (ja) * 2005-06-28 2011-06-08 株式会社ディスコ レーザー加工方法
JP2007007668A (ja) * 2005-06-28 2007-01-18 Disco Abrasive Syst Ltd レーザー加工装置
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007220743A (ja) * 2006-02-14 2007-08-30 Disco Abrasive Syst Ltd 接着フィルム付きデバイスの製造方法
US7648850B2 (en) 2006-02-14 2010-01-19 Disco Corporation Method for producing semiconductor chip
US7579260B2 (en) 2006-04-25 2009-08-25 Disco Corporation Method of dividing an adhesive film bonded to a wafer
JP2009033155A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2008226982A (ja) * 2007-03-09 2008-09-25 Disco Abrasive Syst Ltd デバイスの製造方法
US7910459B2 (en) 2007-03-09 2011-03-22 Disco Corporation Method of manufacturing device having a UV-curable adhesive
US7960250B2 (en) 2007-04-12 2011-06-14 Disco Corporation Method for manufacturing device
US7622366B2 (en) 2007-11-13 2009-11-24 Disco Corporation Method of manufacturing semiconductor device
US7696014B2 (en) 2008-02-21 2010-04-13 Disco Corporation Method for breaking adhesive film mounted on back of wafer
JP2009195943A (ja) * 2008-02-21 2009-09-03 Disco Abrasive Syst Ltd ウエーハの裏面に装着された接着フィルムの破断方法
US7915140B2 (en) 2008-05-07 2011-03-29 Disco Corporation Fabrication method for device having die attach film on the back side thereof
US7888239B2 (en) 2008-07-18 2011-02-15 Disco Corporation Semiconductor device manufacturing method
US20120104066A1 (en) * 2009-07-28 2012-05-03 Hamamatsu Photonics K.K. Method for cutting processing target
CN102470551A (zh) * 2009-07-28 2012-05-23 浜松光子学株式会社 加工对象物切断方法
US8890026B2 (en) * 2009-07-28 2014-11-18 Hamamatsu Photonics K.K. Method for cutting processing target
KR20110092213A (ko) 2010-02-08 2011-08-17 가부시기가이샤 디스코 접착 필름 유지 기구
JP2011009763A (ja) * 2010-08-09 2011-01-13 Furukawa Electric Co Ltd:The 半導体チップの製造方法
US8415232B2 (en) 2010-10-21 2013-04-09 Disco Corporation Dividing method for wafer having die bonding film attached to the back side thereof
JP2012174732A (ja) * 2011-02-17 2012-09-10 Disco Abrasive Syst Ltd 半導体デバイスの製造方法およびレーザー加工装置
KR20140027325A (ko) 2011-05-27 2014-03-06 스미또모 베이크라이트 가부시키가이샤 반도체 장치
US9379051B2 (en) 2011-05-27 2016-06-28 Sumitomo Bakelite Co., Ltd. Semiconductor device
WO2012165273A1 (ja) 2011-05-27 2012-12-06 住友ベークライト株式会社 半導体装置
KR101910398B1 (ko) * 2011-06-15 2018-10-22 어플라이드 머티어리얼스, 인코포레이티드 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP2014523111A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP2017199910A (ja) * 2011-06-15 2017-11-02 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
DE102012218212A1 (de) 2011-10-06 2013-04-11 Disco Corporation Verfahren für Trägerfilm
US9700961B2 (en) 2011-10-06 2017-07-11 Disco Corporation Ablation method for die attach film
KR20130037638A (ko) 2011-10-06 2013-04-16 가부시기가이샤 디스코 다이 어태치 필름의 애블레이션 가공 방법
DE102013205644A1 (de) 2012-04-02 2013-10-02 Disco Corporation Herstellverfahren für Chips mit Haftfolien
JP2014007332A (ja) * 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014007331A (ja) * 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014007330A (ja) * 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014045032A (ja) * 2012-08-24 2014-03-13 Hitachi Chemical Co Ltd 半導体装置の製造方法及び半導体装置
KR20140083870A (ko) 2012-12-26 2014-07-04 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR20140086822A (ko) 2012-12-28 2014-07-08 가부시기가이샤 디스코 웨이퍼의 레이저 가공 방법 및 레이저 가공 장치
KR102044044B1 (ko) 2012-12-28 2019-11-12 가부시기가이샤 디스코 웨이퍼의 레이저 가공 방법 및 레이저 가공 장치
US10157793B2 (en) * 2015-03-10 2018-12-18 Disco Corporation Method of processing single-crystal substrate
US20160270151A1 (en) * 2015-03-10 2016-09-15 Disco Corporation Method of processing single-crystal substrate
US9716040B2 (en) 2015-08-21 2017-07-25 Disco Corporation Wafer processing method using adhesive tape to pick up device chips
KR20170022881A (ko) 2015-08-21 2017-03-02 가부시기가이샤 디스코 웨이퍼의 가공 방법
DE102016215472A1 (de) 2015-08-21 2017-02-23 Disco Corporation Waferbearbeitungsverfahren
DE102017105503A1 (de) 2016-03-17 2017-09-21 Disco Corporation Waferbearbeitungsverfahren
US10312144B2 (en) 2016-03-17 2019-06-04 Disco Corporation Method of dividing a wafer by back grinding
DE102017105503B4 (de) 2016-03-17 2024-01-18 Disco Corporation Waferbearbeitungsverfahren
CN107871659B (zh) * 2016-09-26 2023-06-02 松下知识产权经营株式会社 元件芯片的制造方法
CN107871659A (zh) * 2016-09-26 2018-04-03 松下知识产权经营株式会社 元件芯片的制造方法
JP2018093116A (ja) * 2016-12-06 2018-06-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6994646B2 (ja) 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019125723A (ja) * 2018-01-17 2019-07-25 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7170261B2 (ja) 2018-08-24 2022-11-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2020031174A (ja) * 2018-08-24 2020-02-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Also Published As

Publication number Publication date
JP4109823B2 (ja) 2008-07-02
US6638865B2 (en) 2003-10-28
CN1348208A (zh) 2002-05-08
US20020042189A1 (en) 2002-04-11
CN1174479C (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
JP4109823B2 (ja) 半導体装置の製造方法
US5863813A (en) Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
KR100655035B1 (ko) 반도체 장치의 제조방법
JP4856328B2 (ja) 半導体装置の製造方法
US20020037631A1 (en) Method for manufacturing semiconductor devices
JPH0554262B2 (ja)
US20050026395A1 (en) Fabrication of stacked microelectronic devices
US7863104B2 (en) Method of producing a thin semiconductor chip
CN101752273B (zh) 半导体器件的制造方法
JPWO2015178369A1 (ja) ダイボンドダイシングシート
JP2000182995A (ja) 半導体装置の製造方法
TW201501222A (zh) 半導體晶片之製造方法
CN101752274A (zh) 半导体装置的制造方法
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2005209940A (ja) 半導体装置の製造方法
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
US20060137420A1 (en) Process applied to semiconductor
US11309219B2 (en) Method for manufacturing semiconductor device
CN113410164B (zh) 一种单芯片daf胶带粘晶方法
JPH04336448A (ja) 半導体装置の製造方法
JPH04247640A (ja) 半導体装置の製造方法
TWI802181B (zh) 半晶圓級晶片級半導體封裝及其方法
CN116544106A (zh) 一种晶圆的切割方法及晶粒

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees