DE102016215472A1 - Waferbearbeitungsverfahren - Google Patents

Waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102016215472A1
DE102016215472A1 DE102016215472.9A DE102016215472A DE102016215472A1 DE 102016215472 A1 DE102016215472 A1 DE 102016215472A1 DE 102016215472 A DE102016215472 A DE 102016215472A DE 102016215472 A1 DE102016215472 A1 DE 102016215472A1
Authority
DE
Germany
Prior art keywords
wafer
resin
applying
separation
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016215472.9A
Other languages
English (en)
Inventor
Takashi HAIMOTO
Hideki Koshimizu
Yurika Araya
Tetsukazu Sugiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102016215472A1 publication Critical patent/DE102016215472A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

Es wird ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers offenbart, der eine Vielzahl von Bauelementen in Bereichen angeordnet aufweist, die durch vorbestimmte Trennlinien begrenzt sind und an dessen Vorderseite ausgebildet sind, wobei das Wafer Bearbeitungsverfahren einen Schutzelementplatzierungsschritt mit einem Platzieren eines Schutzelements zum Schützen der Vorderseite des Wafers an der Vorderseite des Wafers, der in einzelne Bauelementchips unterteilt ist, einen Harzauftragsschritt mit einem Aufbringen eines Chipbindeharzes auf den Rückseiten der einzelnen Bauelementchips durch Aufbringen eines flüssigen Chipbindeharzes auf der Rückseite des Wafers und Härten des aufgebrachten flüssigen Chipbindeharzes und einen Abtrennschritt mit einem Abtrennen der Bauelementchips, die das auf deren Rückseiten aufgetragene Chipbindeharz aufweisen, von dem Wafer einschließt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Waferbearbeitungsverfahren mit einem Bearbeiten eines Wafers, um eine Vielzahl von Bauelementchips mit einem an deren Rückseiten bereitgestellten Chipbindeharz auszubilden.
  • Beschreibung des in Beziehung stehenden Stands der Technik
  • Bei dem Herstellungsschritt von Halbleiterbauelementen zur Verwendung auf ICs (Integrated Circuits), LSIs (Large Scale Integration) Schaltkreisen, etc. wird ein Wafer mit einer Vielzahl von Bauelementen, die in Bereichen angeordnet sind, welche durch vorbestimmte Trennlinien begrenzt sind, und auf dessen Vorderseite ausgebildet sind, in einzelne Bauelementchips unterteilt, um dadurch die Halbleiterbauelementchips herzustellen. Die Halbleiterbauelementchips werden dann für eine Verwendung in elektrischen Vorrichtungen, wie zum Beispiel Mobiltelefonen, Personal Computern etc. gepackt.
  • Die Halbleiterbauelementchips werden mit Leiterplatine (Metallplatten) oder Ähnlichem verbunden. Aus dem Stand der Technik ist ein Schritt mit einem Aufbringen eines Bindematerials zum Verbinden der Bauelementchips mit Leiterplatine an den Rückseiten der Bauelementchips bekannt. In Übereinstimmung mit dem bekannten Schritt wird ein DAF (Die Attach Film – Chip-Anbringfilm), der in etwa die gleiche Größe wie der Wafer aufweist, auf die Rückseite des Wafers aufgebracht, bevor dieser in einzelne Bauelementchips getrennt wird, und dann wird der Wafer durch eine Schneidklinge in einzelne Bauelementchips getrennt, welche in die Vorderseite des Wafers schneidet. Gleichzeitig wird auch das Bindematerial auf der Rückseite des Wafers in Stücke getrennt, die den einzelnen Bauelementchips entsprechen. Auf diese Weise werden die einzelnen Bauelementchips abgetrennt und jeweils mit dem Bindematerial auf ihrer Rückseite von dem Wafer als Halbleiterbauelementchips abgenommen. Es wird zum Beispiel auf das offengelegte japanische Patent Nr. 2000-182995 verwiesen.
  • Das obige Verfahren mit einem Aufbringen des Bindematerials basiert auf der Voraussetzung, dass der Wafer auf eine gewünschte Dicke von dessen Rückseite geschliffen (verdünnt), und dann das DAF auf die geschliffene Rückseite des Wafers aufgebracht wird, wonach der Wafer von der Vorderseite in die einzelnen Bauelementchips zerteilt wird. Wenn jedoch eine Technologie eingesetzt wird, auf die als „Zerteilen-vor-Schleifen” Bezug genommen wird, bei der ein Zerteilschritt an der Vorderseite eines Wafers durch eine Schneidklinge ausgeführt wird, um Abtrennnuten mit einer Tiefe auszubilden, die einer fertiggestellten Dicke entspricht, und danach die Rückseite des Wafers geschliffen wird, um den Wafer in einzelne Bauelementchips zu trennen, ist es dann schwierig, sich auf das obige Auftrageverfahren zu verlassen, da der Wafer zu dem gleichen Zeitpunkt in einzelne Bauelementchips getrennt wird, zu der das Schleifen der Rückseite des Wafers abgeschlossen ist.
  • Zum Auftragen eines Bindematerials, wie zum Beispiel ein Chipbindeharz, auf die Rückseiten der Bauelementchips in dem „Zerteilen-vor-Schleifen” Schritt wurden Versuche unternommen, eine Chipbindeharzschicht auf die gesamte Rückseite eines Wafers aufzubringen, nachdem der Wafer in einzelne Halbleiterbauelementchips zerteilt worden ist und bevor die einzelnen Halbleiterbauelementchips von dem Wafer abgenommen werden, und einen Laserstrahl auf den Wafer von der Seite der Abtrennnuten in dessen Vorderseite aufzubringen, um dadurch die Chipbindeharzschicht in Teile zu trennen, die den Halbleiterbauelementchips entsprechen (siehe zum Beispiel das japanische offengelegte Patent Nr. 2002-118081 ). Die Abtrennnuten, deren Tiefe der fertiggestellten Dicke der Bauelementchips entspricht, können entlang der vorbestimmten Trennlinien anstelle der Schneidklinge durch Ätzen o. ä. ausgebildet werden (siehe zum Beispiel das offengelegte japanische Patent Nr. 2006-294913 ).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Nach dem obigen Verfahren mit einem Auftragen des Chipbindeharzes in dem „Zerteilen-vor-Schleifen” Schritt ist es neben dem Trennen des Wafers in die einzelnen Bauelementchips notwendig, die Chipbindeharzschicht zu schneiden, die auf die Rückseite des Wafers aufgebracht wird, sodass der gesamte Schritt relativ komplex wird. Darüber hinaus neigen die vorbestimmten Trennlinien dazu, nachdem der Wafer auf das Schleifen der Rückseite nach dem Zerteilen des Wafers in die einzelnen Halbleiterbauelementchips getrennt wurde, sich in der Breite und Position von den vorbestimmten Trennlinien zu unterscheiden, bevor der Wafer in die einzelnen Halbleiterbauelementchips getrennt wird, und ihre Geradlinigkeit unter der Last zu verlieren, die von einem schleifenden Schleifelement aufgebracht wird, das verwendet wird, um die Rückseite des Wafers zu schleifen. Daher kann es schwierig sein, den Wafer entlang der vorbestimmten Trennlinien mit einem physikalischen Bearbeitungsmittel zu trennen, sodass die Ausbeute der Halbleiterbauelementchips vermindert sein kann.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bearbeiten eines Wafers bereitzustellen, um ein Chipbindeharz an den Rückseiten der Halbleiterbauelementchips aufzubringen, die von dem Wafer durch den „Zerteilen-vor-Schleifen” Schritt zu trennen sind, ohne eine Verminderung bei der Ausbeute der Halbleiterbauelementchips zu verursachen.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers mit einer Vielzahl von Bauelementen bereitgestellt, die in Bereichen ausgebildet sind, welche durch vorbestimmte Trennlinien auf dessen Vorderseite begrenzt sind. Das Waferbearbeitungsverfahren schließt einen Schutzelementplatzierungsschritt mit einem Platzieren eines Schutzelements zum Schützen der Vorderseite des Wafers auf der Vorderseite des Wafers, der in einzelne Bauelementchips getrennt ist, einen Harzauftragsschritt mit einem Aufbringen eines Chipbindeharzes auf den Rückseiten der einzelnen Bauelementchips durch Aufbringen eines flüssigen Chipbindeharzes auf der Rückseite des Wafers und Härten des aufgebrachten flüssigen Chipbindeharzes und einen Abtrennschritt mit einem Abtrennen der Bauelementchips mit dem auf deren Rückseiten aufgetragenem flüssigen Chipbindeharz von dem Wafer.
  • Vorzugsweise schließt der Schutzelementplatzierungsschritt einen Abtrennnutausbildungsschritt mit einem Ausbilden von Abtrennnuten, die einer fertiggestellten Dicke der Bauelementchips entsprechen, entlang der vorbestimmten Trennlinien in die Vorderseite des Wafers, bevor das Schutzelement auf der Vorderseite des Wafers platziert wird, einen Schutzelementaufbringschritt mit einem Aufbringen des Schutzelements auf die Vorderseite des Wafers mit den darin ausgebildeten Abtrennnuten und einen Trennschritt mit einem Trennen des Wafers in die einzelnen Bauelementchips durch Verdünnen des Wafers ein, um die Abtrennnuten auf der Rückseite des Wafers zu exponieren.
  • Bei dem Abtrennnutausbildungsschritt können die Abtrennnuten, die eine der fertiggestellten Dicke der Bauelementchips entsprechende Tiefe aufweisen, ausgebildet werden, in dem eine Schneidklinge dazu gebracht wird, in die Vorderseite des Wafers entlang der vorbestimmten Trennlinien zu schneiden oder durch Ausführen eines Nassätzschritts oder eines Trockenerzschritts oder durch Aufbringen eines Laserstrahls entlang der vorbestimmten Trennlinien.
  • Der Trennschritt schließt vorzugsweise ein Schleifen der Rückseite des Wafers ein, um den Wafer dünner zu machen und dadurch die Abtrennnuten auf der Rückseite des Wafers zu exponieren.
  • Nach dem Harzauftragsschritt kann vorzugsweise ein Überführungsschritt durch Aufbringen eines Haftbands auf die Rückseite des Wafers ausgeführt, der auf sich aufgetragen das Bindeharz aufweist, Unterstützen des Wafers mit einem Rahmen, der in sich eine Öffnung zum Aufnehmen des Wafers über das Haftband aufweist, und Entfernen des Schutzbands von der Vorderseite des Wafers, und nach dem Überführungsschritt wird der Trennschritt durch Aufnehmen der Bauelementchips von dem Haftband ausgeführt.
  • Vorzugsweise schließt der Harzauftragsschritt einen Halteschritt mit einem Halten des Wafers an einem drehbaren Tisch, während die Rückseite des Wafers exponiert ist, einen Beschichtungsschritt mit einem Drehen des drehbaren Tischs und Aufbringen eines Sprühnebels aus dem flüssigen Chipbindeharz auf die Rückseite des Wafers und einen Aufbringschritt mit einem Aufbringen eines äußeren Stimulus auf das flüssige Chipbindeharz, das auf die Rückseite des Wafers aufgebracht wird, um das flüssige Chipbindeharz zu härten, wodurch das Chipbindeharz auf die Rückseite des Wafers aufgetragen wird.
  • Der Aufbringschritt schließt vorzugsweise ein Aufbringen eines Sprühnebels aus dem flüssigen Chipbindeharz auf die Rückseite des Wafers ein, um eine erste dünne Schicht auf den Rückseiten der einzelnen Bauelementchips auszubilden, und danach ein Aufbringen einer zweiten dünnen Schicht auf der ersten dünnen Schicht zu einer vorbestimmten fertiggestellten Dicke ein. Vorzugsweise kann sowohl die erste dünne Schicht als auch die zweite dünne Schicht in einem Durchgang mit einer Dicke in einem Bereich von 3 bis 7 μm ausgebildet werden.
  • Bei dem Verfahren zum Bearbeiten eines Wafers in Übereinstimmung mit der vorliegenden Erfindung ist es möglich, ein flüssiges Chipbindeharz auf die Rückseiten der einzelnen getrennten Bauelementchips aufzubringen, was ein Chipbindeharz auf den einzelnen Bauelementchips aufträgt. Selbst wenn die einzelnen Bauelementchips durch den „Zerteilen-vor-Schleifen-Schritt” hergestellt werden, ist es nicht notwendig, einen zusätzlichen Schritt mit einem Aufbringen eines Laserstrahls auszuführen, um einen DAF in Teile zu trennen, die den Bauelementchips entsprechen, wie es der Fall bei dem in Beziehung stehenden Stand der Technik ist. Daher wird die Produktivität der Wafer erhöht, da keine komplexen Schritte notwendig sind.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Weise ihrer Umsetzung werden am besten durch ein Studium der folgenden Beschreibung und beigefügten Ansprüche mit Bezugnahme auf die angehängten Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung zeigen, deutlicher und die Erfindung selbst wird dadurch am besten verstanden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist eine perspektivische Ansicht, die einen Abschnitt einer Schneidevorrichtung zum Ausführen des Trennnutausbildungsschritts darstellt;
  • 1B ist eine Teilschnittansicht eines Halbleiterwafers entlang der Linie A-A aus 1A;
  • Die 2A und 2B sind perspektivische Ansichten, welche den Schritt eines Aufbringens eines Schutzelements darstellen;
  • Die 3A und 3B sind perspektivische Ansichten, welche den Trennschritt mit einem Trennen des Wafers in Bauelementchips durch Schleifen der Rückseite des Halbleiterwafers darstellen;
  • 4 ist eine perspektivische Ansicht, die den Schritt eines Aufbringens eines flüssigen Chipbindeharzes in dem Harzauftragsschritt;
  • 5 ist eine perspektivische Ansicht, die den Schritt des Aufbringens einer ultravioletten Strahlung auf das flüssige Chipbindeharz in dem Harzauftragsschritt darstellt;
  • 6 ist eine perspektivische Ansicht, die den Schritt eines Abziehens des Schutzelements in dem Überführungsschritt darstellt; und
  • 7 ist eine Schnittansicht, die den Abtrennschritt mit einem Abtrennen von Bauelementchips von einem Halbleiterwafer abbildet.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Es wird nachfolgend im Detail ein Verfahren zum Bearbeiten eines Wafers in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • (Schutzelementplatzierungsschritt)
  • 1A bildet die Weise ab, mit welcher der Schritt des Ausbildens von Abtrennnuten ausgeführt wird, um Abtrennnuten in der Vorderseite eines Halbleiterwafers W entlang vorbestimmter Trennlinien auszubilden, die an der Vorderseite des Halbleiterwafers W ausgebildet sind, wobei jede Abtrennnut eine Tiefe aufweist, die der fertiggestellten Dicke der Bauelementchips entspricht.
  • Wie in 1A veranschaulicht wird der Abtrennnutausbildungsschritt mit einer Schneidevorrichtung ausgeführt, die nicht vollständig veranschaulicht wird und eine Spindeleinheit 10 aufweist. Die Spindeleinheit 10 schließt ein Spindelgehäuse 11 ein, dass eine Schneidklinge 13 hält, die fest an der Spitze einer Spindel 12 montiert ist. Der zu schneidende Halbleiterwafer W, der zum Beispiel mit einer vorbestimmten Dicke von 700 μm hergestellt worden ist, weist einer Vorderseite 20a auf, die durch vorbestimmte Trennlinien in eine Vielzahl von Bereichen abgegrenzt ist. Bauelemente 21 sind jeweils in den abgegrenzten Bereichen ausgebildet. Wenn die Schneidevorrichtung in Betrieb ist, wird die Schneidklinge 13, die zusammen mit der Spindel 12 mit einer hohen Geschwindigkeit gedreht wird, abgesenkt und schneidet in den Halbleiterwafer W, dessen Rückseite 20b unter Saugkraft an einem nicht gezeigten Haltetisch der Schneidevorrichtung gehalten wird. Der Haltetisch und die Schneidklinge 13 werden relativ zueinander in einer Bearbeitungszuführrichtung bewegt, um dadurch entlang einer vorbestimmten Trennlinie in der Vorderseite 20a eine Abtrennnut 22 auszubilden. Die Abtrennnut 22 weist eine Tiefe auf, die der fertiggestellten Dicke von zum Beispiel 50 μm der Bauelementchips und einer Breite von zum Beispiel 30 μm entspricht, wie in 1B dargestellt, die eine Teilschnittansicht des Halbleiterwafers W entlang der Linie A-A aus 1A ist. In 1B wird die Abtrennnut 22 übertrieben jedoch nicht mit tatsächlichen Abmessungen veranschaulicht.
  • Die Schneidevorrichtung ist eingerichtet, um die Schneidklinge 13 entsprechend eines zuvor gespeicherten Programms für eine Bewegung in einer Bearbeitungszuführrichtung entlang der Schneidrichtung der Schneidklinge 13, einer Einteilungszuführrichtung, die sich parallel zu dem Halbleiterwafer W und senkrecht zu der Bearbeitungszuführrichtung erstreckt, und einer Abtrennrichtung zu steuern, entlang der die Schneidklinge 13 in vertikaler Richtung in Richtung des Halbleiterwafers W bewegt wird. Wenn der Abtrennnutausbildungsschritt abgeschlossen ist, nachdem Abtrennnuten 22 wie oben beschrieben entlang sämtlicher vorbestimmter Trennlinien an dem Halbleiterwafer W ausgebildet worden sind, wird der Halbleiterwafer W von dem Haltetisch der Schneidevorrichtung entfernt. Wenn der Halbleiterwafer W nachfolgend durch eine später beschriebene Schleifvorrichtung auf eine gewünschte fertiggestellte Dicke geschliffen wird, kann der Halbleiterwafer W als Ergebnis des Schleifschritts in einzelne Bauelementchips getrennt werden. Dementsprechend können die Abtrennnuten 22, die als auf eine der fertiggestellten Dicke der Bauelementchips entsprechende Tiefe ausgebildet beschrieben worden sind, bis zu einer Tiefe ausgebildet werden, die leicht größer ist als die fertiggestellte Dicke.
  • Wie in 2A dargestellt, wird ein Schutzband 23, das als Schutzelement zum Schützen der Bauelemente 21 dient, auf die Vorderseite 20a des Halbleiterwafers W aufgebracht, wenn der Abtrennnutausbildungsschritt abgeschlossen ist (Schutzelementaufbringschritt, siehe 2B). Der Schutzelementaufbringschritt wird dann von dem Schritt mit einem Trennen des Halbleiterwafers W in einzelne Bauelementchips gefolgt (Trennschritt).
  • Der Trennschritt wird nachfolgend unter Bezugnahme auf die 3A und 3B beschrieben. Wie in 3A dargestellt, wird der Halbleiterwafer W, an den das Schutzband 23 aufgebracht worden ist, fest an einem Spanntisch 30 der Schleifvorrichtung mit dem Schutzband 23 nach unten gewandt angebracht und an dem Spanntisch 30 gehalten. Der Spanntisch 30, der durch einen nicht dargestellten Motor drehbar ist, weist eine obere Fläche auf, die aus einer porösen Keramik mit kleinen Entlüftungsöffnungen hergestellt ist und mit einem nicht gezeigten Saugmittel in Fluidverbindung gehalten wird. Wenn das Saugmittel betätigt wird, hält der Spanntisch 30 den Halbleiterwafer W unter Saugkraft an einer oberen Haltefläche von diesem.
  • Die Schleifvorrichtung schließt auch eine Spindel 31 ein, die durch einen nicht dargestellten Servomotor über dem Spanntisch 30 betätigbar ist. Die Spindel 31 ist außerhalb der axialen Ausrichtung mit dem Spanntisch 30 positioniert und weist ein unteres Ende auf, an dem einer Halterung 32 angebracht ist. An der Halterung 32 ist ein Schleifrad 33 zum Schleifen des Halbleiterwafers W, der unter Saugkraft an dem Spanntisch 30 gehalten wird, fest durch Bolzen gesichert. Die Schleifvorrichtung weist ein Schleifzuführmittel zum Bewegen einer Schleifeinheit in vertikalen Schleifzuführrichtungen auf, welche die Spindel 31, die Halterung 32, das Schleifrad 33 und den Servomotor einschließt.
  • Wenn das Schleifzuführmittel betätigt wird, drückt es das Schleifrad 33 gegen den Halbleiterwafer W, der unter Saugkraft an dem Spanntisch 30 gehalten wird. Zu diesem Zeitpunkt wird der Spanntisch 30 in der durch den Pfeil angedeuteten Richtung mit einer Rotationsgeschwindigkeit von in etwa 300 rpm gedreht, und das Schleifrad 33 wird in der durch den Pfeil angedeuteten Richtung mit einer Rotationsgeschwindigkeit von in etwa 6000 rpm gedreht, während es in der Schleifzuführrichtung nach unten mit einer Geschwindigkeit von 1 μm/s bewegt wird. Zu dem Zeitpunkt, zu dem die Dicke des Halbleiterwafers W durch ein nicht dargestelltes Kontakt- oder kontaktloses Dickenmessgerät gemessen wird, wird der Halbleiterwafer W geschliffen, bis eine gewünschte fertige Dicke von 50 μm erreicht ist, worauf die Abtrennnuten 22, wie in 3B dargestellt, die in dem Abtrennnutausbildungsschritt ausgebildet werden, auf der Rückseite des Halbleiterwafers W exponiert sind. Als Ergebnis ist der Halbleiterwafer W in einzelne Bauelementchips unterteilt. Wenn der Halbleiterwafer W in einzelne Bauelementchips unterteilt ist, bleibt das Schutzband 23, das als Schutzelement zum Schützen der Bauelemente auf der Vorderseite des Halbleiterwafers W vorgesehen ist, an den einzelnen Bauelementchips angeordnet, die von dem Halbleiterwafer W getrennt worden sind. Der Schutzelementplatzierungsschritt ist nun beendet.
  • (Harzauftragsschritt)
  • Ein Harzauftragsschritt in Übereinstimmung mit der vorliegenden Ausführungsform wird nachfolgend unter Bezugnahme auf die 4 und 5 beschrieben. Nachdem der Schutzelementaufbringschritt abgeschlossen ist, wird ein Halteschritt ausgeführt, um den Halbleiterwafer W von dem Spanntisch 30 zu entfernen und, wie in 4 dargestellt, die Vorderseite des Halbleiterwafers W an einem Haltetisch 40 von einer Harzauftragsvorrichtung zu halten, die vollständig von den Darstellungen weggelassen worden ist, mit der Rückseite des Halbleiterwafers W nach oben gewandt, der bei dem Trennschritt geschliffen worden ist. Der Haltetisch 40 weist die gleiche Struktur auf wie der Spanntisch 30, sodass er den Halbleiterwafer W unter Saugkraft von einem nicht dargestellten Saugmittel hält und er durch einen nicht dargestellten Servomotor drehbar ist.
  • Nachdem der Halbleiterwafer W in dem Halteschritt an dem Haltetisch 40 gehalten worden ist, wird durch eine Beschichtungseinheit 50 ein Beschichtungsschritt ausgeführt, die nahe dem Haltetisch 40 der Harzauftragsvorrichtung installiert ist. Die Beschichtungseinheit 50 schließt eine Beschichtungsdüse 51, die sich so erstreckt, dass ihre Spitze 51a über dem an dem Haltetisch 40 gehaltenen Halbleiterwafer W positioniert ist, eine Mischeinheit 52 zum nachfolgend beschriebenen Vermischen eines flüssigen Chipbindeharzes (Flüssigharz) und Pressluft miteinander und zum Zuführen der Mischung zu der Beschichtungsdüse 51, eine Schwenkeinheit 53, die einen nicht dargestellten Pneumatikmotor zum Schwenken der Beschichtungsdüse 51 der Beschichtungseinheit 50, wie durch den Pfeil angedeutet, parallel entlang der oberen Fläche des Halbleiterwafers W aufweist, einen Presslufttank 54 zum Zuführen von Pressluft zu der Mischeinheit 52 und einen Flüssigharztank 55 zum Zuführen eines flüssigen Chipbindeharzes zu der Mischeinheit 52 ein.
  • Der Presslufttank 54 ist mit einer Luftpumpe und einem Entlastungsventil (nicht gezeigt) vorgesehen, welche die Pressluft in dem Presslufttank 54 Steuern, sodass sie durchgehend darin einen konstanten Druck von beispielsweise 0,3 MPa hält, während die Beschichtungseinheit 50 in Betrieb ist. Wenn notwendig führt der Presslufttank 54 Pressluft zu der Mischeinheit 52 zu. Der Flüssigharztank 55 ist mit einem flüssigen Chipbindeharz gefüllt, dass normalerweise in flüssiger Phase verbleibt, jedoch härtet und als Bindemittel wirkt, wenn es einem äußeren Stimulus ausgesetzt ist. Das Chipbindeharz kann durch eine eingebaute Pumpe des Flüssigharztanks 55 unter einem konstanten Druck von dem Flüssigharztank 55 zu der Mischeinheit 52 geführt werden. Das flüssige Chipbindeharz schließt ein über ultraviolettes Licht härtbares Haftmittel, das bei Belichtung mit einer ultravioletten Strahlung, die als äußerer Stimulus aufgebracht wird, härtet. Das über ultraviolettes Licht härtbare Haftmittel kann zum Beispiel „HP20VL” oder „ST20VL” (Handelsname) sein, dass durch Honghow Speciality Chemicals Inc. hergestellt wird. Zudem kann ein silbergefülltes Epoxidharz, das einer Wärme als äußerer Stimulus ausgesetzt härtet, als Flüssigharz verwendet werden, wie zum Beispiel ”Ablebond 8200c” (Handelsname), hergestellt durch Ablestik Laboratories.
  • Die Mischeinheit 52 weist in sich eine nicht dargestellte Verengung für einen Durchgang der Pressluft hindurch auf. In der Mischeinheit 52 kann das Flüssigharz durch ein schlankes Rohr in einer Richtung zugeführt werden, die senkrecht zu der Verengung ist. Zum Sprühen des Flüssigharzes von der Spitze 51a der Beschichtungsdüse 51 führt der Presslufttank 54 die Pressluft zu und der Flüssigharztank 55 führt das Flüssigharz zu. Wenn die Pressluft durch die Verengung in der Mischeinheit 52 gelangt, zieht sie aufgrund des Venturi-Effekts das Flüssigharz von dem schlanken Rohr mit und zerstäubt das Flüssigharz, welches als Flüssigharznebel von der Spitze 51a der Beschichtungsdüse 51 in Richtung der Rückseite des Halbleiterwafers W ausgestoßen wird. Die Mischeinheit 52 ist nicht auf die veranschaulichte Struktur beschränkt, sondern kann als Air Brush o. ä. zur Verwendung als im Allgemeinen bekanntes Beschichtungsinstrument ausgeführt sein.
  • Ein Beschichtungsschritt zum Sprühen des Flüssigharzes von der Beschichtungsdüse 51 auf die Rückseite des Halbleiterwafers W wird nachfolgend weiter beschrieben. Wenn der Halbleiterwafer W an dem Haltetisch 40 während des Halteschritts wie oben gehalten wird, ist die Beschichtungseinheit 50 auf einen Standby-Zustand eingestellt. In dem Standby-Zustand ist die Spitze 51a der Beschichtungsdüse 51 auf eine Position nahe des Halbleiterwafers W eingestellt, jedoch nicht über dem Halbleiterwafer W. Dies dient dazu, einem Tropfen von großen Tropfen des Harzes auf den Halbleiterwafer W vorzubeugen, wenn damit begonnen wird, das Flüssigharz auf den Halbleiterwafer W zu sprühen. Zum Sprühen des Flüssigharzes auf den Halbleiterwafer W beginnt der Haltetisch 40 sich mit beispielsweise einer Geschwindigkeit von 500 rpm zu drehen. Dann beginnt der Presslufttank 54 damit, die Pressluft zuzuführen, wonach der Flüssigharztank 55 beginnt, das Flüssigharz zuzuführen. Nachdem die Spitze 51a der Beschichtungsdüse 51 damit begonnen hat, das Flüssigharz zu sprühen, während die Spitze 51a nicht über dem Halbleiterwafer W positioniert ist, beginnt die Schwenkeinheit 53 damit, die Beschichtungsdüse 51 zu bewegen. Insbesondere während der Halbleiterwafer W an dem Haltetisch 40 mit der oben genannten Geschwindigkeit gedreht wird, verursacht die Schwenkeinheit 53, dass sich die Spitze 51a der Beschichtungsdüse 51 über dem Halbleiterwafer W hin und her schwenkt, wobei die Spitze 51a während dieser Zeit das Flüssigharz auf den Halbleiterwafer W sprüht. Nachdem die Beschichtungsdüse 51 eine vorbestimmte Anzahl von Malen, wie zum Beispiel 5 Mal, durch die Schwenkeinheit 53 hin und her geschwenkt worden ist, wird die Beschichtungsdüse 51 zu dem Standby-Zustand zurückgeführt, bei dem die Spitze 51a nicht über dem Halbleiterwafer W positioniert ist. Der Presslufttank 54 stoppt die Zufuhr der Pressluft und der Flüssigharztank 55 stoppt die Zufuhr des Flüssigharzes. Der Haltetisch 40 stoppt zudem seine Drehung. Da die Beschichtungsdüse 51 über dem Halbleiterwafer W zum Beispiel 5 Mal hin und her geschwenkt wird, während das Flüssigharz von der Spitze 51a in Richtung des Halbleiterwafers W gesprüht wird, sprüht die Spitze 51a keine übermäßig große Menge an Flüssigharz auf den Halbleiterwafer W, sondern sprüht eine Menge an Flüssigharz, die ausreicht, um einen dünnen Film mit einer Dicke in einem Bereich von 3 bis 7 μm auf dem Halbleiterwafer W auszubilden.
  • Nachdem der obige erste Durchgang des Beschichtungsvorgangs ausgeführt worden ist, lässt man einen bestimmten Zeitraum, wie zum Beispiel 30 Sekunden, verstreichen, bis das flüssige Chipbindeharz, dass auf die einzelnen Bauelementchips des Halbleiterwafers W gesprüht worden ist, stabil wird. Dann wird der obige Beschichtungsvorgang zum Sprühen des Flüssigharzes wiederholt, um eine weitere dünne Schicht aus Flüssigharz auf dem Halbleiterwafer W auszubilden. Der Beschichtungsvorgang zum Sprühen des Flüssigharzes, um einen dünnen Film aus Flüssigharz auf dem Halbleiterwafer W auszubilden, kann eine vorbestimmte Anzahl von Malen wiederholt werden, die benötigt wird, um eine Schicht aus flüssigem Chipbindeharz herzustellen, die eine Dicke in einem Bereich von 10 bis 50 μm als Ergebnis eines später beschriebenen Härtens bei dem Harzauftragsschritt aufweist. Der Beschichtungsschritt ist abgeschlossen, wenn der Beschichtungsvorgang die vorbestimmte Anzahl von Malen ausgeführt worden ist. Bei dem Beschichtungsschritt in Übereinstimmung mit der vorliegenden Ausführungsform sprüht die Spitze 51a der Beschichtungsdüse 51, wie oben beschrieben, ein Flüssigharz unter Hochdruck auf den Halbleiterwafer W, um dünne Schichten aus Flüssigharz auf den einzelnen Bauelementchips auszubilden. Zu diesem Zeitpunkt wird das Flüssigharz unter Hochdruck auch in die Abtrennnuten 22 gesprüht und auf das Schutzband 23 aufgetragen, das bei den Böden der Abtrennnuten 22 aufgebracht ist. Da die aufgetragenen Schichten aus Flüssigharz in den Abtrennnuten 22 sehr dünn sind, werden die Abtrennnuten 22 nicht mit dem Flüssigharz aufgefüllt, obwohl der Beschichtungsvorgang mehrere Male wiederholt wird und folglich das Flüssigharz auf den Rückseiten der abgetrennten einzelnen Bauelementchips als unabhängige Schichten auf den jeweiligen Bauelementchips aufgetragen wird.
  • Nachdem der Beschichtungsschritt wie in 5 dargestellt abgeschlossen ist, wird die mit dem flüssigen Chipbindeharz beschichtete Fläche mit einer ultravioletten Strahlung von einem ultravioletten Bestrahlungsmittel 10 als Mittel zum Aufbringen eines äußeren Stimulus bestrahlt und härtet das flüssige Chipbindeharz, um eine Chipbindeharzschicht 60 auf der Rückseite des Halbleiterwafers W aufzubringen, die in die einzelnen Bauelementchips unterteilt worden ist (Aufbringschritt). Wenn die obigen Schritte von dem Halteschritt bis zu dem Aufbringschritt ausgeführt worden sind, ist der Harzauftragsschritt abgeschlossen. Wenn ein wärmehärtbares Harz als flüssiges Chipbindeharz verwendet wird, wird durch eine Heizung o. ä. erzeugte Wärme anstatt der ultravioletten Strahlung von dem ultravioletten Bestrahlungsmittel 10 als äußerer Stimulus aufgebracht, um das flüssige Chipbindeharz zu der Chipbindeharzschicht 60 auf der Rückseite des Halbleiterwafers W zu härten.
  • Da das flüssige Chipbindeharz, wie oben beschrieben, auf die Rückseite des Halbleiterwafers W aufgebracht und dann gehärtet wird, fließt das flüssige Chipbindeharz nicht in die Abtrennnuten, die jeweils 30 μm breit sind und zwischen den einzelnen Bauelementchips in dem Abtrennnutausbildungsschritt ausgebildet worden sind, sondern verbleibt nur auf den Rückseiten der Bauelementchips, d. h., das Chipbindeharz kann aufgetragen werden, ohne die Notwendigkeit für einen Schritt mit einem Trennen des Chipbindeharzes in Stücke, die den einzelnen Bauelementchips entsprechen, nachdem der Halbleiterwafer W in die einzelnen Bauelementchips durch den „Zerteilen-vor-Schleif” Schritt unterteilt worden ist.
  • (Überführungsschritt)
  • Nachdem der Harzauftragsschritt abgeschlossen worden ist, wird ein Überführungsschritt ausgeführt. Nachdem der Harzauftragsschritt abgeschlossen ist, ist wie oben beschrieben kein Chipbindeharz in die Abtrennnuten 22 des Halbleiterwafers W eingetreten und die einzelnen Bauelementchips sind nur durch das Schutzband 23 miteinander verbunden. Der Halbleiterwafer W wird dann von dem Haltetisch 40 der Harzauftragsvorrichtung entfernt und, wie in 6 dargestellt, wird die Rückseite des Halbleiterwafers W, d. h. dessen Fläche, auf der die Chipbindeharzschicht 60 ausgebildet ist, auf die Fläche eines hochelastischen Haftbands T aufgebracht, dessen äußerer Umfangsbereich an einem ringförmigen Rahmen F auf eine Weise montiert ist, um eine innere Öffnung des ringförmigen Rahmens F abzudecken. Dann wird das Schutzband 23, dass die Vorderseite 20a des Halbleiterwafers W geschützt hat, abgezogen, worauf der Überführungsschritt abgeschlossen ist.
  • (Abtrennschritt)
  • Wenn der Überführungsschritt abgeschlossen ist, wird ein Abtrennschritt zum Abtrennen der Bauelementchips mit dem auf ihren Rückseiten aufgetragenen Harz von dem Halbleiterwafer W ausgeführt. Der Abtrennschritt wird durch eine Abtrennvorrichtung 70 ausgeführt, die zum Teil in 7 dargestellt ist. Die Abtrennvorrichtung 70 schließt ein Rahmenhalteelement 71, eine Vielzahl von Klammern 72 zum Halten des ringförmigen Rahmens F an einer oberen Fläche des Rahmenhalteelements 71 und eine Aufweitungstrommel 73 ein, die eine nach oben offene zylindrische Form zum Erweitern des Halbleiterwafers W aufweist, der an dem ringförmigen Rahmen F montiert ist, welcher durch die Klammern 72 an Ort und Stelle gehalten wird. Das Rahmenhalteelement 71 ist in vertikaler Richtung bewegbar durch das Stützmittel 723 unterstützt, dass eine Vielzahl von Luftzylindern 723a aufweist, zu der Aufweitungstrommel 73 umgebend angeordnet sind und eine Vielzahl von Kolbenstangen 723b aufweist, die sich von den Luftzylindern 723a erstrecken.
  • Die Aufweitungstrommel 73 weist einen Außendurchmesser auf, der kleiner ist als der Innendurchmesser des ringförmigen Rahmens F, und weist einen Innendurchmesser auf, der größer ist als der Außendurchmesser des Halbleiterwafers W, der auf das Haftband T aufgebracht ist, welches an dem ringförmigen Rahmen F montiert ist. Wie in 7 dargestellt, kann die Abtrennvorrichtung 70 gezielt eine durch die gepunktete Linie angedeutete Position, bei der das obere Ende des Rahmenhalteelements 71 und das obere Ende der Aufweitungstrommel 73 im Wesentlichen fluchtend zueinander liegen, und eine durch die durchgehenden Linien angedeutete Position einnehmen, wo das obere Ende der Aufweitungstrommel 73 höher ist als das obere Ende des Rahmenhalteelements 71, wenn das Stützmittel 723 das Rahmenhalteelement 71 absenkt.
  • Wenn das Rahmenhalteelement 71 abgesenkt wird, um das obere Ende der Aufweitungstrommel 73 von der durch die gepunkteten Linien angedeuteten Position zu der durch die durchgezogenen Linien angedeuteten Position zu verändern, wo das obere Ende der Aufweitungstrommel 73 höher ist als das obere Ende des Rahmenhalteelements 71, wird das Haftband T, das an dem ringförmigen Rahmen F angebracht ist, mit dem oberen Ende der Aufweitungstrommel 73 in Kontakt gebracht und durch dieses erweitert. Als Ergebnis werden Zugkräfte in radialer Richtung auf den Halbleiterwafer W ausgeübt, der auf das Haftband T aufgebracht ist, was die Freiräume zwischen den einzelnen Bauelementchips aufweitet, die entlang der Abtrennnuten 22 getrennt sind. Während die einzelnen Bauelementchips somit voneinander beabstandet werden, wird eine Aufnahmezange 74 betätigt, um die unterteilten bzw. geteilten Bauelementchips 1 nach dem anderen aufzunehmen, den Bauelementchips von dem Haftband T abzuziehen und aufzunehmen und den Bauelementchip zu einem Formbindeschritt zum Verbinden des Bauelementchips mit einem Tablett oder einer Leiterplatine (nicht dargestellt) zu transportieren. Der Abtrennschritt kommt somit zum Ende, worauf hin das Verfahren zum Bearbeiten eines Wafers in Übereinstimmung mit der vorliegenden Ausführungsform abgeschlossen ist.
  • Bei dem Abtrennnutausbildungsschritt, der wie oben beschrieben als Teil des Schutzbandaufbringschritts dient, wird die Schneidklinge 13, die an der Spitze der Spindel 12 montiert ist, gedreht und gegen die Vorderseite 20a des Halbleiterwafers W gedrückt, um darin Abtrennnuten 22 auszubilden. Jedoch können Abtrennnuten durch beliebige vielfältige andere Schritte ausgebildet werden anstelle des veranschaulichten Schritts. Wie zum Beispiel in dem offengelegten japanischen Patent Nr. 2006-294913 offenbart, können Abtrennnuten in einem Wafer durch einen Trockenätzschritt, wie zum Beispiel einem reaktiven Ionenätzschritt, ausgebildet werden, bei dem ein Gas ionisiert wird und durch ein Plasma in Radikale umgewandelt wird, oder einem Nassätzschritt, der verschiedene Flüssigkeiten verwendet, die in Abhängigkeit des Wafermaterials ausgebildet werden. In Übereinstimmung mit noch einem weiteren Schritt können Abtrennnuten in einem Wafer durch einen Laserbearbeitungsschritt ausgebildet werden, der einen Laserstrahl mit einer Wellenlänge verwendet, die durch die Fläche des Wafers absorbierbar ist.
  • Zum Aufbringen des flüssigen Chipbindeharzes auf den Halbleiterwafer bei dem Harzauftragsschritt wird das Chipbindeharz wie oben beschrieben in Richtung der Rückseite des Halbleiterwafers ausgestoßen. Zu diesem Zeitpunkt ist der Druck der Pressluft, die Geschwindigkeit mit der das flüssige Chipbindeharz von dem Flüssigharztank zugeführt wird oder das Verhältnis, mit dem das flüssige Chipbindeharz und die Pressluft miteinander vermischt werden, so, dass der Partikeldurchmesser der versprühten Flüssigharztropfen vorzugsweise klein sein sollte und die Rate pro Zeiteinheit, mit der das flüssige Harz versprüht wird, sollte vorzugsweise klein sein. Wenn der Partikeldurchmesser der versprühten Flüssigharztropfen zu groß ist oder die Rate pro Zeiteinheit, mit der das Flüssigharz versprüht wird, zu groß ist, neigt das aufgebrachte Flüssigharz dazu, in die Abtrennnuten 22 einzutreten, die auf der Rückseite des Halbleiterwafers exponiert sind, und die Abtrennnuten 22 aufzufüllen, was in einer Notwendigkeit für den zusätzlichen Schritt eines Rennens des Halbleiterwafers resultiert, wie es bei bei dem oben beschriebenen in Beziehung stehenden Stand der Technik der Fall ist. Folglich sollten Bedingungen, wie zum Beispiel die Rate pro Zeiteinheit, mit der das Flüssigharz zugeführt wird, und der Druck der Pressluft, welche den Partikeldurchmesser der versprühten Flüssigharztropfen beeinflusst, so ausgewählt werden, dass sie das Flüssigharz nicht in die Abtrennnuten eintreten lassen, und zwar unter Berücksichtigung der Breite der Abtrennnuten, der Viskosität des Flüssigharzes, etc.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert und sämtliche Änderungen und Abwandlungen, die in den äquivalenten Schutzbereich der Ansprüche fallen, sind somit durch die Erfindung einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000-182995 [0003]
    • JP 2002-118081 [0005]
    • JP 2006-294913 [0005, 0045]

Claims (10)

  1. Waferbearbeitungsverfahren mit einem Bearbeiten eines Wafers, der eine Vielzahl von Bauelementen aufweist, die in Bereichen ausgebildet werden, welche durch vorbestimmte Trennlinien auf dessen Vorderseite abgegrenzt sind, wobei das Verfahren umfasst: einen Schutzelementplatzierungsschritt mit einem Platzieren eines Schutzelements zum Schützen der Vorderseite des Wafers an der Vorderseite des Wafers, die in die einzelnen Bauelementchips getrennt ist; einen Harzauftragsschritt mit einem Aufbringen eines Chipbindeharzes auf den Rückseiten der einzelnen Bauelementchips durch Aufbringen eines flüssigen Chipbindeharzes auf der Rückseite des Wafers und Härten des aufgebrachten flüssigen Chipbindeharzes; und einen Abtrennschritt mit einem Abtrennen der Bauelementchips mit dem auf deren Rückseiten aufgetragenen flüssigen Chipbindeharz von dem Wafer.
  2. Waferbearbeitungsverfahren nach Anspruch 1, bei dem der Schutzelementplatzierungsschritt einschließt: einen Abtrennnutausbildungsschritt mit einem Ausbilden von einer fertiggestellten Dicke der Bauelementchips entsprechenden Abtrennnuten in der Vorderseite des Wafers entlang der vorbestimmten Trennlinien, bevor das Schutzelement auf der Vorderseite des Wafers platziert wird; einen Schutzelementaufbringschritt mit einem Aufbringen des Schutzelements auf die Vorderseite des Wafers mit den darin ausgebildeten Abtrennnuten; und einen Trennschritt mit einem Trennen des Wafers in die einzelnen Bauelementchips durch Verdünnen des Wafers, um die Abtrennnuten auf der Rückseite des Wafers zu exponieren.
  3. Waferbearbeitungsverfahren nach Anspruch 2, bei dem der Abtrennnutausbildungsschritt einschließt: Verursachen, dass eine Schneidklinge in die Vorderseite des Wafers entlang der vorbestimmten Trennlinien schneidet, um Abtrennnuten auszubilden, die eine Tiefe entsprechend der fertiggestellten Dicke der Bauelementchips aufweisen.
  4. Waferbearbeitungsverfahren nach Anspruch 2, bei dem der Abtrennnutausbildungsschritt einschließt: Ausführen eines Nassätzschritts oder eines Trockenätzschritts, um Abtrennnuten mit einer Tiefe entlang der vorbestimmten Trennlinien auszubilden, die der fertiggestellten Dicke der Bauelementchips entspricht.
  5. Waferbearbeitungsverfahren nach Anspruch 2, bei dem der Abtrennnutausbildungsschritt einschließt: Aufbringen eines Laserstrahls entlang der vorbestimmten Trennlinien, um Abtrennnuten auszubilden, die eine Tiefe aufweisen, die der fertiggestellten Dicke der Bauelementchips entspricht.
  6. Waferbearbeitungsverfahren nach einem der Ansprüche 2 bis 5, bei dem der Trennschritt einschließt: Schleifen der Rückseite des Wafers, um den Wafer zu verdünnen und dadurch die Abtrennnuten auf der Rückseite des Wafers zu exponieren.
  7. Waferbearbeitungsverfahren nach einem der vorstehenden Ansprüche, ferner umfassend: nach dem Harzauftragsschritt einen Überführungsschritt mit einem Überführen des Wafers durch Aufbringen eines Haftbands auf die Rückseite des Wafers mit dem Chipbindeharz darauf, einem Unterstützen des Wafers über das Haftband mit einem Rahmen, der eine Öffnung zum darin Aufnehmen des Wafers aufweist, und einem Entfernen des Schutzbands von der Vorderseite des Wafers; wobei nach dem Überführungsschritt der Abtrennschritt durch Aufnehmen der Bauelementchips von dem Haftband ausgeführt wird.
  8. Waferbearbeitungsverfahren nach einem der vorstehenden Ansprüche, bei dem der Harzauftragsschritt einschließt: einen Halteschritt mit einem Halten des Wafers auf einem drehbaren Tisch, während die Rückseite des Wafers exponiert ist; einen Beschichtungsschritt mit einem Drehen des drehbaren Tischs und Aufbringen eines Sprühnebels aus dem flüssigen Chipbindeharz auf die Rückseite des Wafers; und einen Aufbringschritt mit einem Aufbringen eines äußeren Stimulus auf das flüssige Chipbindeharz, das auf die Rückseite des Wafers aufgetragen wird, um das flüssige Chipbindeharz zu härten, wodurch das Chipbindeharz auf der Rückseite des Wafers aufgetragen wird.
  9. Waferbearbeitungsverfahren nach Anspruch 8, bei dem der Beschichtungsschritt einschließt: Aufbringen eines Sprühnebels aus dem flüssigen Chipbindeharz auf die Rückseite des Wafers, um eine erste dünne Schicht auf den Rückseiten der einzelnen Bauelementchips auszubilden; und danach Aufbringen einer zweiten dünnen Schicht auf der ersten dünnen Schicht zu einer vorbestimmten fertiggestellten Dicke.
  10. Waferbearbeitungsverfahren nach Anspruch 9, bei dem während des Beschichtungsschritts sowohl die erste dünne Schicht als auch die zweite dünne Schicht in einem Durchgang zu einer Dicke in einem Bereich von 3 bis 7 μm ausgebildet werden.
DE102016215472.9A 2015-08-21 2016-08-18 Waferbearbeitungsverfahren Pending DE102016215472A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015163365A JP2017041574A (ja) 2015-08-21 2015-08-21 ウエーハの加工方法
JP2015-163365 2015-08-21

Publications (1)

Publication Number Publication Date
DE102016215472A1 true DE102016215472A1 (de) 2017-02-23

Family

ID=57961321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016215472.9A Pending DE102016215472A1 (de) 2015-08-21 2016-08-18 Waferbearbeitungsverfahren

Country Status (7)

Country Link
US (1) US9716040B2 (de)
JP (1) JP2017041574A (de)
KR (1) KR20170022881A (de)
CN (1) CN106469681B (de)
DE (1) DE102016215472A1 (de)
MY (1) MY180537A (de)
TW (1) TW201717267A (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168736A (ja) * 2016-03-17 2017-09-21 株式会社ディスコ ウエーハの加工方法
US20170287768A1 (en) * 2016-03-29 2017-10-05 Veeco Precision Surface Processing Llc Apparatus and Method to Improve Plasma Dicing and Backmetal Cleaving Process
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6823528B2 (ja) * 2017-04-17 2021-02-03 株式会社ディスコ ウエーハの加工方法
JP2018206795A (ja) * 2017-05-30 2018-12-27 株式会社ディスコ ウェーハの加工方法
JP6766758B2 (ja) 2017-06-15 2020-10-14 株式会社デンソー 半導体装置およびその製造方法
JP7062330B2 (ja) * 2017-11-08 2022-05-06 株式会社ディスコ ダイボンド用樹脂層形成装置
JP6994965B2 (ja) * 2018-01-29 2022-02-04 株式会社ディスコ ダイボンド用樹脂の敷設方法
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
KR20200008246A (ko) * 2018-07-16 2020-01-28 삼성전자주식회사 기판 본딩용 진공척, 이를 포함하는 기판 본딩 장치 및 이를 이용한 기판 본딩 방법
KR102617347B1 (ko) * 2018-10-04 2023-12-26 삼성전자주식회사 다이 이젝터 및 상기 다이 이젝터를 포함하는 다이 공급 장치
US11552040B2 (en) * 2020-07-21 2023-01-10 Western Digital Technologies, Inc. Package process, DAF replacement
US20220181208A1 (en) * 2020-12-03 2022-06-09 Western Digital Technologies, Inc. Semiconductor device with reduced stress die pick and place

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2002118081A (ja) 2000-10-10 2002-04-19 Toshiba Corp 半導体装置の製造方法
JP2006294913A (ja) 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4296052B2 (ja) * 2003-07-30 2009-07-15 シャープ株式会社 半導体装置の製造方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4818187B2 (ja) * 2007-04-16 2011-11-16 株式会社東芝 半導体装置の製造方法
JP2009231629A (ja) * 2008-03-24 2009-10-08 Sekisui Chem Co Ltd 半導体ウエハの加工方法
JP2010183014A (ja) * 2009-02-09 2010-08-19 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011233576A (ja) * 2010-04-23 2011-11-17 Shibaura Mechatronics Corp 半導体装置の製造装置及び半導体装置の製造方法
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
WO2011156228A2 (en) * 2010-06-08 2011-12-15 Henkel Corporation Coating adhesives onto dicing before grinding and micro-fabricated wafers
JP5600035B2 (ja) * 2010-06-30 2014-10-01 株式会社ディスコ ウエーハの分割方法
JP5659033B2 (ja) * 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
JP2013008831A (ja) * 2011-06-24 2013-01-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014120494A (ja) * 2012-12-13 2014-06-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
JP6110136B2 (ja) * 2012-12-28 2017-04-05 株式会社ディスコ ウエーハのレーザー加工方法およびレーザー加工装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182995A (ja) 1998-12-14 2000-06-30 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP2002118081A (ja) 2000-10-10 2002-04-19 Toshiba Corp 半導体装置の製造方法
JP2006294913A (ja) 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法

Also Published As

Publication number Publication date
CN106469681A (zh) 2017-03-01
US20170053830A1 (en) 2017-02-23
TW201717267A (zh) 2017-05-16
MY180537A (en) 2020-12-01
CN106469681B (zh) 2022-05-17
KR20170022881A (ko) 2017-03-02
US9716040B2 (en) 2017-07-25
JP2017041574A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102017219343A1 (de) Verfahren zum bearbeiten eines wafers
DE102018203879A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102016221544B4 (de) Waferbearbeitungsverfahren
DE112011102435B4 (de) Verfahren und Vorrichtung zum Zusammenbonden von zwei Wafern durch Molekularadhäsion
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102015220379A1 (de) Wasser-Bearbeitungsverfahren
DE102017206401A1 (de) Verfahren zum bearbeiten eines sic-und wafers
DE10350176A1 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102016224214A1 (de) Bearbeitungsverfahren für einen Wafer
DE102013208352A1 (de) Waferbearbeitungsverfahren
DE102011102175A1 (de) Waferbearbeitungsverfahren
DE102019206713A1 (de) Waferteilungsverfahren
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE112015004455B4 (de) Mehrschichtige Laser-Debonding-Struktur mit einstellbarer Absorption
DE102016203663A1 (de) Schutzelementausbildeverfahren
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102018207497A1 (de) Waferbearbeitungsverfahren
DE102021204071B4 (de) Waferbearbeitungsverfahren
DE102021207672A1 (de) Si-substratherstellungsverfahren
DE102016203320A1 (de) Schneidevorrichtung und Waferschneideverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed